JPH077768B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH077768B2 JPH077768B2 JP59055441A JP5544184A JPH077768B2 JP H077768 B2 JPH077768 B2 JP H077768B2 JP 59055441 A JP59055441 A JP 59055441A JP 5544184 A JP5544184 A JP 5544184A JP H077768 B2 JPH077768 B2 JP H077768B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- hours
- semiconductor substrate
- epitaxial layer
- temperature range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法に関し、特にウエルを
有する半導体装置の製造方法に関する。
有する半導体装置の製造方法に関する。
従来例の構成とその問題点 近年、エピタキシャルウェーハは、CMOSのラッチアップ
対策として、また特性および歩留り向上を目的として、
Ｄ−RAMやCCD等に用いられている。これまで主に、エピ
タキシャルウェーハの基板がエピタキシャル層へ及ぼす
影響として考慮されていたのは、エピタキシャル成長時
における基板不純物によるオートドープや、製造プロセ
ス中の熱処理により基板不純物がエピタキシャル層へ拡
散することにより生じる実効的エピタキシャル幅の減少
等、基板不純物に関するものであった。
対策として、また特性および歩留り向上を目的として、
Ｄ−RAMやCCD等に用いられている。これまで主に、エピ
タキシャルウェーハの基板がエピタキシャル層へ及ぼす
影響として考慮されていたのは、エピタキシャル成長時
における基板不純物によるオートドープや、製造プロセ
ス中の熱処理により基板不純物がエピタキシャル層へ拡
散することにより生じる実効的エピタキシャル幅の減少
等、基板不純物に関するものであった。
ところが、CMOS等のウエルを有する半導体装置において
は、ウエルを形成する工程におけるドライブインという
高温プロセス（1150℃以上、数時間〜十数時間）が原因
となって、エピタキシャル層の表面近傍に欠陥が発生す
ることがある。
は、ウエルを形成する工程におけるドライブインという
高温プロセス（1150℃以上、数時間〜十数時間）が原因
となって、エピタキシャル層の表面近傍に欠陥が発生す
ることがある。
ここで、この欠陥は、半導基板に含まれている過飽和の
酸素原子が、ウエル形成時のドライブインにより、本来
は酸素濃度の低いエピタキシャル層の表面まで拡散し、
そこで析出したものである。
酸素原子が、ウエル形成時のドライブインにより、本来
は酸素濃度の低いエピタキシャル層の表面まで拡散し、
そこで析出したものである。
この欠陥はリーク電流増加の原因となり、歩留りを下げ
る要因の１つとなる。
る要因の１つとなる。
発明の目的 本発明は、上記欠点を解消するためになされたもので、
半導体装置、特にエピタキシャルウェーハを用いたウエ
ルを有する半導体装置において、リーク電流を低減させ
る半導体装置の製造方法を提供するものである。
半導体装置、特にエピタキシャルウェーハを用いたウエ
ルを有する半導体装置において、リーク電流を低減させ
る半導体装置の製造方法を提供するものである。
発明の構成 本発明は、CZ法による半導体基板上にエピタキシャル層
を成長させた後、前記半導体基板を600℃〜800℃の低温
域の温度で数十時間、好ましくは30時間程度熱処理を行
う第１工程と、前記第１工程後に、前記低温域の温度以
上1000℃以下の中温域の温度で数時間、好ましくは６時
間程度熱処理を行う第２工程と、前記第２工程後に、11
50℃以上の高温域で数時間熱処理を行い、ウエルを形成
する第３工程とを含むことを特徴とする半導体装置の製
造方法であり、これにより、表面欠陥の発生を防止する
作用を得るものである。
を成長させた後、前記半導体基板を600℃〜800℃の低温
域の温度で数十時間、好ましくは30時間程度熱処理を行
う第１工程と、前記第１工程後に、前記低温域の温度以
上1000℃以下の中温域の温度で数時間、好ましくは６時
間程度熱処理を行う第２工程と、前記第２工程後に、11
50℃以上の高温域で数時間熱処理を行い、ウエルを形成
する第３工程とを含むことを特徴とする半導体装置の製
造方法であり、これにより、表面欠陥の発生を防止する
作用を得るものである。
実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
図は本発明により形成された半導体装置の構造断面図で
ある。
ある。
半導体基板１上に、前記半導体基板と同一導電型のエピ
タキシャル層２を10〜20μｍ成長させる。そして700℃,
30時間の熱処理と、1000℃,6時間の熱処理を施すことに
より、欠陥３を形成させる。その後選択的に半導体基板
１の導電型と反対の導電型のイオンを注入し、1200℃,6
時間のドライブインを行ないウエル４を形成する。
タキシャル層２を10〜20μｍ成長させる。そして700℃,
30時間の熱処理と、1000℃,6時間の熱処理を施すことに
より、欠陥３を形成させる。その後選択的に半導体基板
１の導電型と反対の導電型のイオンを注入し、1200℃,6
時間のドライブインを行ないウエル４を形成する。
このように、低温と中温の熱処理を施せば、半導体基板
１内にのみ酸素を析出させた欠陥３が形成される。これ
により、基板１の酸素濃度は低下し、ドライブインによ
る酸素の表面拡散を減少させることができる。その結
果、エピタキシャル層２の酸素濃度は、欠陥発生臨界値
以上にはならず、エピタキシャル層２は、抵抗率変化の
少ない、無欠陥領域として保持される。また、従来は無
欠陥領域の幅を、薄く精度良く形成することは困難であ
ったが、本発明の方法によると、かなり精度よく形成す
ることができる。これにより、疑似信号対策およびゲッ
タリング効果がより有効に行なえるようになる。
１内にのみ酸素を析出させた欠陥３が形成される。これ
により、基板１の酸素濃度は低下し、ドライブインによ
る酸素の表面拡散を減少させることができる。その結
果、エピタキシャル層２の酸素濃度は、欠陥発生臨界値
以上にはならず、エピタキシャル層２は、抵抗率変化の
少ない、無欠陥領域として保持される。また、従来は無
欠陥領域の幅を、薄く精度良く形成することは困難であ
ったが、本発明の方法によると、かなり精度よく形成す
ることができる。これにより、疑似信号対策およびゲッ
タリング効果がより有効に行なえるようになる。
発明の効果 以上述べたように、本発明による半導体装置の製造方法
は、ウェルを有する半導体装置に適用すれば、表面欠陥
の発生を防止することにより、リーク電流を減少させる
ことができ、その実用的効果は大なるものがある。
は、ウェルを有する半導体装置に適用すれば、表面欠陥
の発生を防止することにより、リーク電流を減少させる
ことができ、その実用的効果は大なるものがある。
図は、本発明により形成された半導体装置の断面図であ
る。 １……半導体基板、２……エピタキシャル層、３……酸
素析出による欠陥、４……ウェル。
る。 １……半導体基板、２……エピタキシャル層、３……酸
素析出による欠陥、４……ウェル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 広島 義光 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭58−138034（ＪＰ，Ａ) 特開 昭57−17125（ＪＰ，Ａ) 特開 昭58−56462（ＪＰ，Ａ)
Claims (1)
- 【請求項１】CZ法による半導体基板上にエピタキシャル
層を成長させた後、前記半導体基板を600℃〜800℃の低
温域の温度で数十時間、好ましくは30時間程度熱処理を
行う第１工程と、前記第１工程後に、前記低温域の温度
以上1000℃以下の中温域の温度で数時間、好ましくは６
時間程度熱処理を行う第２工程と、前記第２工程後に、
1150℃以上の高温域で数時間熱処理を行い、ウエルを形
成する第３工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055441A JPH077768B2 (ja) | 1984-03-22 | 1984-03-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055441A JPH077768B2 (ja) | 1984-03-22 | 1984-03-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198735A JPS60198735A (ja) | 1985-10-08 |
| JPH077768B2 true JPH077768B2 (ja) | 1995-01-30 |
Family
ID=12998679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59055441A Expired - Lifetime JPH077768B2 (ja) | 1984-03-22 | 1984-03-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077768B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312840A (ja) * | 1988-06-10 | 1989-12-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH022624A (ja) * | 1988-06-17 | 1990-01-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20020157597A1 (en) * | 2000-01-26 | 2002-10-31 | Hiroshi Takeno | Method for producing silicon epitaxial wafer |
| JP2010161237A (ja) * | 2009-01-08 | 2010-07-22 | Toyota Motor Corp | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717125A (en) * | 1980-07-04 | 1982-01-28 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS5856462A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58138034A (ja) * | 1982-02-12 | 1983-08-16 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-03-22 JP JP59055441A patent/JPH077768B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60198735A (ja) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666945B2 (ja) | 半導体装置の製造方法 | |
| US4912062A (en) | Method of eliminating bird's beaks when forming field oxide without nitride mask | |
| JPH0455331B2 (ja) | ||
| DE10131249A1 (de) | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material | |
| US6670259B1 (en) | Inert atom implantation method for SOI gettering | |
| JPS6031232A (ja) | 半導体基体の製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JPH019174Y2 (ja) | ||
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| US3986904A (en) | Process for fabricating planar scr structure | |
| JPS6326541B2 (ja) | ||
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPH023539B2 (ja) | ||
| JPH0422876B2 (ja) | ||
| JPS5853514B2 (ja) | 半導体装置の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JPH0434300B2 (ja) | ||
| JPS60198736A (ja) | 半導体装置の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPS6062111A (ja) | 半導体基体の製造方法 | |
| KR890004873B1 (ko) | 반도체 웨이퍼의 초기 산소농도 | |
| US5039623A (en) | Method of manufacturing a semiconductor device | |
| JPS6129537B2 (ja) |