JPS5820159B2 - 交叉配線を有する薄膜回路基板の製造方法 - Google Patents
交叉配線を有する薄膜回路基板の製造方法Info
- Publication number
- JPS5820159B2 JPS5820159B2 JP49105838A JP10583874A JPS5820159B2 JP S5820159 B2 JPS5820159 B2 JP S5820159B2 JP 49105838 A JP49105838 A JP 49105838A JP 10583874 A JP10583874 A JP 10583874A JP S5820159 B2 JPS5820159 B2 JP S5820159B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film conductor
- thick film
- conductor layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は交叉配線を有する薄膜回路基板の製造方法に関
するものである。
するものである。
従来の薄膜回路基板は二次元であるために、配線が交叉
する場合は基板に設けられた穴を利用してジャンパ線を
用いる方法やワイヤボンディングにより配線する方法が
取られている。
する場合は基板に設けられた穴を利用してジャンパ線を
用いる方法やワイヤボンディングにより配線する方法が
取られている。
しかしながら、近年電子機器の高性能化、多様化に伴い
回路が複雑化し、配線の交叉が増加するとともに小型化
、高信頼性が要求されるようになり、従来のジャンパ線
を用いる方法やワイヤボンディングにより配線する方法
では限界があった。
回路が複雑化し、配線の交叉が増加するとともに小型化
、高信頼性が要求されるようになり、従来のジャンパ線
を用いる方法やワイヤボンディングにより配線する方法
では限界があった。
この問題を解決するために配線の交叉を実現する方法と
して更にエアギャップクロスオーバやボンディッドクロ
スオーバなどが考えられているが、後者は作業性が悪く
マスク設計上の制約が太き(、前者は経済的に引き合わ
ない等の欠点を有している。
して更にエアギャップクロスオーバやボンディッドクロ
スオーバなどが考えられているが、後者は作業性が悪く
マスク設計上の制約が太き(、前者は経済的に引き合わ
ない等の欠点を有している。
その他の方法も考えられているがそれぞれ固有の欠点を
有する。
有する。
本発明は、上記欠点を解消するためになされたものであ
り、その目的とするところは、厚膜導電体、及び厚膜絶
縁層を利用することにより製造が容易で、しかも高信頼
度の交叉配線を有する薄膜回路基板を提供することにあ
る。
り、その目的とするところは、厚膜導電体、及び厚膜絶
縁層を利用することにより製造が容易で、しかも高信頼
度の交叉配線を有する薄膜回路基板を提供することにあ
る。
また他の目的は外部リードを含むすべての搭載部分を熱
圧着により高信頼度で接続できる交叉配線を有する薄膜
回路基板を提供することにある。
圧着により高信頼度で接続できる交叉配線を有する薄膜
回路基板を提供することにある。
本発明の特徴は、絶縁基板上に厚膜導電体ペーストによ
り所望パターンの厚膜導電体層を形成する工程と、この
厚膜導電体層の一部分を除いて厚膜絶縁体層を形成する
工程と、この厚膜絶縁体層から露出したこの厚膜導電体
部を除(基板全面に薄膜絶縁体層を被着する工程と、更
にこの基板全面に薄膜導電体層を被着する工程と、この
厚膜絶縁体層上においてこの厚膜導電体と立体的に交叉
するような所望の回路パターンにこの薄膜導電体層をエ
ツチング除去する工程とを含む交叉配線を有する薄膜回
路基板の製造方法にある。
り所望パターンの厚膜導電体層を形成する工程と、この
厚膜導電体層の一部分を除いて厚膜絶縁体層を形成する
工程と、この厚膜絶縁体層から露出したこの厚膜導電体
部を除(基板全面に薄膜絶縁体層を被着する工程と、更
にこの基板全面に薄膜導電体層を被着する工程と、この
厚膜絶縁体層上においてこの厚膜導電体と立体的に交叉
するような所望の回路パターンにこの薄膜導電体層をエ
ツチング除去する工程とを含む交叉配線を有する薄膜回
路基板の製造方法にある。
以下図面を参照して、本発明の具体的実施例を詳細に説
明する。
明する。
第1図は本発明の方法に基いて、形成された交叉配線を
含む薄膜回路基板の平面図であり、第2図乃至第6図ま
では第1図の薄膜回路基板の製造工程順を示す断面図で
あり、1はセラミック基板2は厚膜導電体層、3は厚膜
絶縁体層、4′は酸化タンタル膜、5は窒化タンタル膜
、6は薄膜導電体層である。
含む薄膜回路基板の平面図であり、第2図乃至第6図ま
では第1図の薄膜回路基板の製造工程順を示す断面図で
あり、1はセラミック基板2は厚膜導電体層、3は厚膜
絶縁体層、4′は酸化タンタル膜、5は窒化タンタル膜
、6は薄膜導電体層である。
本発明の薄膜回路基板の製造方法としては、まず、第2
図に示すように薄膜素子を形成しようとするセラミック
基板1の上に、交叉する配線のうち、一方の配線の交叉
部分を厚膜導電体ペーストを印刷、焼成することにより
厚膜導電体層2を形成する。
図に示すように薄膜素子を形成しようとするセラミック
基板1の上に、交叉する配線のうち、一方の配線の交叉
部分を厚膜導電体ペーストを印刷、焼成することにより
厚膜導電体層2を形成する。
この厚膜導電体層上にガラス等の絶縁ペーストを印刷、
焼成して厚膜絶縁体層3を形成する。
焼成して厚膜絶縁体層3を形成する。
この時、厚膜導電体層2が絶縁体層3から0.2朋乃至
Q、 3 m7ft程度露出するように形成する。
Q、 3 m7ft程度露出するように形成する。
次に第3図に示すように、基板全面にスパッタリングに
より500乃至1000オングストロームの厚さでタン
タル膜4を被着する。
より500乃至1000オングストロームの厚さでタン
タル膜4を被着する。
このタンタル膜はボンディング性のよいベータタンタル
の結晶構造が好ましい。
の結晶構造が好ましい。
続いて周知のホトレジスト技術を用いて絶縁体層から露
出した厚膜導電体層上のタンタル膜をエツチングにより
除去する。
出した厚膜導電体層上のタンタル膜をエツチングにより
除去する。
その時用いられる典型的なエツチング液としてはフッ酸
と、硝酸の混合液がある。
と、硝酸の混合液がある。
次に500℃乃至600℃の温度で5時間前後加熱して
基板上に残っているタンタル膜を熱的に酸化させて第4
図に示す酸化タンタル膜4′を形成する。
基板上に残っているタンタル膜を熱的に酸化させて第4
図に示す酸化タンタル膜4′を形成する。
この酸化タンタル膜は相続く処理工程中で、エツチング
液から基板を保護する役割を果す。
液から基板を保護する役割を果す。
基板面は、絶縁体層から露出した厚膜導電体層以外すべ
て酸化タンタル膜で覆われており、露出した厚膜導電体
層は後で被着する薄膜導電体層とのコンタクトを形成す
る。
て酸化タンタル膜で覆われており、露出した厚膜導電体
層は後で被着する薄膜導電体層とのコンタクトを形成す
る。
次に第5図に示すように通常の薄膜回路基板と同一条件
で薄膜抵抗体となる窒化タンタルなどの金属5をスパッ
タリングで被着し続いて薄膜導電体層6を蒸着により被
着する。
で薄膜抵抗体となる窒化タンタルなどの金属5をスパッ
タリングで被着し続いて薄膜導電体層6を蒸着により被
着する。
通常薄膜導電体層としては熱圧着ボンディングの接合強
度の点から2乃至3種類の金属を重ねて被着している。
度の点から2乃至3種類の金属を重ねて被着している。
次に選択エツチングにより薄膜導電体層及びメンタル薄
膜抵抗のパターン形成を行うことにより第6図に示すよ
うな交叉配線を有する薄膜回路基板が形成される。
膜抵抗のパターン形成を行うことにより第6図に示すよ
うな交叉配線を有する薄膜回路基板が形成される。
このパターン形成6同知のいづれかの手法を用いても形
成できる。
成できる。
第6図のパターンを真上から見たのが第1図であり、左
から抵抗体部、交叉配線部外部端子パット部を示す。
から抵抗体部、交叉配線部外部端子パット部を示す。
配線の交叉部分について見ると抵抗体の一端からの薄膜
導電体配線は酸化タンタルにあけられた穴を通して厚膜
導電体層2の一端に接続され厚膜導電体層を通してもう
一端に接続された薄膜導電体配線に接続される。
導電体配線は酸化タンタルにあけられた穴を通して厚膜
導電体層2の一端に接続され厚膜導電体層を通してもう
一端に接続された薄膜導電体配線に接続される。
つまり薄膜導電体−窒化タンタル−厚膜導電体−窒化タ
ンタル−薄膜導電体となる。
ンタル−薄膜導電体となる。
これと交叉する配線は絶縁体層を介して下の厚膜導電体
と交叉して薄膜導電体だけで配線される。
と交叉して薄膜導電体だけで配線される。
以上、本発明の一実施例である交叉配線を有する薄膜回
路基板の製造工程にわたって説明した。
路基板の製造工程にわたって説明した。
なお、上記実施例では厚膜導電体層と、厚膜絶縁体層を
別々に焼成して形成しているが同時に焼成して形成する
ことも可能であることは言うまでもない。
別々に焼成して形成しているが同時に焼成して形成する
ことも可能であることは言うまでもない。
また本実施例においては薄膜抵抗体層を同時に形成する
場合について述べたがこの薄膜抵抗体層は本発明の必須
要件ではない。
場合について述べたがこの薄膜抵抗体層は本発明の必須
要件ではない。
更に本発明の応用例としては、隣接して複数の交叉配線
が存在する場合には第7図に示すようスルーホールTを
利用して交叉部分を形成することも可能である。
が存在する場合には第7図に示すようスルーホールTを
利用して交叉部分を形成することも可能である。
以上述べた本発明によれば次のような特徴及び効果が得
られる。
られる。
(1)通常の薄膜回路基板に厚膜導電体層と、厚膜絶縁
体層の形成工程が加わるだけであり、製造が非常に単純
かつ容易である。
体層の形成工程が加わるだけであり、製造が非常に単純
かつ容易である。
(2)厚膜導電体層、厚膜絶縁体層の形成は、製造工程
の最初に行うため後で形成する薄膜導電体、薄膜抵抗体
に一切悪影響を及ぼすことはない。
の最初に行うため後で形成する薄膜導電体、薄膜抵抗体
に一切悪影響を及ぼすことはない。
(3)交叉配線間の絶縁体として厚膜絶縁体層を利用し
ているために、絶縁の信頼性が高く機械的にも強く、交
叉配線間の容量も少ない。
ているために、絶縁の信頼性が高く機械的にも強く、交
叉配線間の容量も少ない。
(4)ボンディング、半田デイツプ抵抗調節など薄膜回
路基板で可能なことは総て本発明による基板においても
可能である。
路基板で可能なことは総て本発明による基板においても
可能である。
第1図は本発明による方法で形成した交叉配線を有する
薄膜回路基板の平面図であり、第2図乃至第6図は第1
図の薄膜回路基板の製造工程順に示した断面図である。 第7図は、スルーホールにより交叉配線を形成した場合
の断面図である。 なお、図において、1・・・・・・セラミック基板、2
・・・・・・厚膜導電体層、3・・・・・・厚膜絶縁体
層、4・・・・・・ベータタンタル、4′・・・・・・
酸化タンタル膜、5・・・・・・窒化タンタル膜、6・
・・・・・薄膜導電体層、である。
薄膜回路基板の平面図であり、第2図乃至第6図は第1
図の薄膜回路基板の製造工程順に示した断面図である。 第7図は、スルーホールにより交叉配線を形成した場合
の断面図である。 なお、図において、1・・・・・・セラミック基板、2
・・・・・・厚膜導電体層、3・・・・・・厚膜絶縁体
層、4・・・・・・ベータタンタル、4′・・・・・・
酸化タンタル膜、5・・・・・・窒化タンタル膜、6・
・・・・・薄膜導電体層、である。
Claims (1)
- 1 絶縁基板上に厚膜導電体ペーストにより所望パター
ンの厚膜導電体層を形成する工程と、該厚膜導電体層の
一部分を除いて厚膜絶縁体層を形成する工程と、該厚膜
絶縁体層から露出した該厚膜導電体部を除く基板全面に
薄膜絶縁体層を被着する工程と、更に該基板全面に薄膜
導電体層を被着する工程と、該厚膜導電体層上目ルク該
厚膜導電体と立体的に交叉するような所望の回路パター
ンに該薄膜導電体層をエツチング除去する工程とを含む
ことを特徴とする交叉配線を有する薄膜回路基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49105838A JPS5820159B2 (ja) | 1974-09-13 | 1974-09-13 | 交叉配線を有する薄膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49105838A JPS5820159B2 (ja) | 1974-09-13 | 1974-09-13 | 交叉配線を有する薄膜回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5132954A JPS5132954A (ja) | 1976-03-19 |
| JPS5820159B2 true JPS5820159B2 (ja) | 1983-04-21 |
Family
ID=14418159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49105838A Expired JPS5820159B2 (ja) | 1974-09-13 | 1974-09-13 | 交叉配線を有する薄膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820159B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895668U (ja) * | 1981-12-22 | 1983-06-29 | 松下電器産業株式会社 | 印刷配線基板 |
| WO2018117111A1 (ja) * | 2016-12-21 | 2018-06-28 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141516B2 (ja) * | 1971-10-29 | 1976-11-10 | ||
| JPS4879987A (ja) * | 1972-01-28 | 1973-10-26 | ||
| JPS494994A (ja) * | 1972-04-27 | 1974-01-17 |
-
1974
- 1974-09-13 JP JP49105838A patent/JPS5820159B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5132954A (ja) | 1976-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7557014B2 (en) | Semiconductor system-in-package | |
| US4439813A (en) | Thin film discrete decoupling capacitor | |
| JPH0358550B2 (ja) | ||
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JPH0363237B2 (ja) | ||
| JP2545107B2 (ja) | 回路基板 | |
| JP2530008B2 (ja) | 配線基板の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH0225276B2 (ja) | ||
| JPS62242325A (ja) | チツプコンデンサ−の製造方法 | |
| JPH07263865A (ja) | 薄膜多層配線基板 | |
| JPH03104190A (ja) | 多層配線板およびその製造方法 | |
| JPH0824215B2 (ja) | 厚膜回路装置の製造方法 | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPS61256688A (ja) | 回路基板の製造方法 | |
| JPS6146973B2 (ja) | ||
| JPH06140215A (ja) | 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法 | |
| JPS63177582A (ja) | 混成集積回路装置の製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPS5893298A (ja) | 多層配線基板 | |
| JPS58147097A (ja) | 多層配線板の製造方法 | |
| JPS61144049A (ja) | 混成集積回路用基板 | |
| JPS6191994A (ja) | 電子回路装置 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPS6052095A (ja) | 多層配線基板およびその製造方法 |