JPS59201422A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59201422A JPS59201422A JP58076544A JP7654483A JPS59201422A JP S59201422 A JPS59201422 A JP S59201422A JP 58076544 A JP58076544 A JP 58076544A JP 7654483 A JP7654483 A JP 7654483A JP S59201422 A JPS59201422 A JP S59201422A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous
- sio2
- amorphous silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法、特に多結晶シリコン及
び／リコン化合物によるパターンをレジストを用いるこ
となく形成する製造方法に関する。
び／リコン化合物によるパターンをレジストを用いるこ
となく形成する製造方法に関する。
（ｂ） 従来技術と問題点
半導体装置の製造工程における微細加工は、王としてい
わゆるリンクラフィ法によって行なわれている。すなわ
ち例えば基板上の畳体、半導体もしｋは絶縁体の皮膜等
を所要の形状・寸法とするｙ＋こ、この皮膜上にレジス
ト皮膜による所要のパターンを形成してこのレジスト皮
膜をマスクとして目的とする前記皮膜等をエツチングす
ること、或いはレジスト皮膜の所要のパターン部分を迅
択的に除去し、その上に所要の材料を用いて反１莫を形
成し、該皮ＩＭの不要の部分をレジスト皮膜とともに剥
甜除去することが行なわれている。
わゆるリンクラフィ法によって行なわれている。すなわ
ち例えば基板上の畳体、半導体もしｋは絶縁体の皮膜等
を所要の形状・寸法とするｙ＋こ、この皮膜上にレジス
ト皮膜による所要のパターンを形成してこのレジスト皮
膜をマスクとして目的とする前記皮膜等をエツチングす
ること、或いはレジスト皮膜の所要のパターン部分を迅
択的に除去し、その上に所要の材料を用いて反１莫を形
成し、該皮ＩＭの不要の部分をレジスト皮膜とともに剥
甜除去することが行なわれている。
このレジストを用いてバクーン形成するり′ノクラフィ
法においては、レジスト自身の解像特性、感光特性、密
着性及び１（Ｊ１エツチング性等の緒特性について目的
（こ応して選択し、かつレジストの塗布方法、照光、現
１象処理及びその前後の熱処理等を何れも光分に管理さ
れた状態で実施することが必要であるが、なお次の如き
問題点を有する。
法においては、レジスト自身の解像特性、感光特性、密
着性及び１（Ｊ１エツチング性等の緒特性について目的
（こ応して選択し、かつレジストの塗布方法、照光、現
１象処理及びその前後の熱処理等を何れも光分に管理さ
れた状態で実施することが必要であるが、なお次の如き
問題点を有する。
飼えばパターンの微細化を行なうためにはレジスト膜厚
を薄くすることが必要であるが、レジスト膜厚を薄くす
ればピンホール等を生ずる危硬性が増大する。
を薄くすることが必要であるが、レジスト膜厚を薄くす
ればピンホール等を生ずる危硬性が増大する。
露光処理においてはパターンが微細化するに伴って、光
の回折とコヒーレンシイが画質に大きい影響を及ぼすな
どレジストパターンの相変低下が問題となる０例えば牌
像峙性に優れるポジ型のフォトレジストを用い紫外Ｍ
ｆｉ’に光を行っても、光の回折及び定在彼の影響によ
りレジスト膜厚方間の元エネルギ分布が不均一となって
現像後の端面が垂直とはならず、パターンの寸法が例え
ばτμｍ〕程１■以下である場合は左右の端面が分離し
ないいわゆるブリッジ現象を生ずることがある。
の回折とコヒーレンシイが画質に大きい影響を及ぼすな
どレジストパターンの相変低下が問題となる０例えば牌
像峙性に優れるポジ型のフォトレジストを用い紫外Ｍ
ｆｉ’に光を行っても、光の回折及び定在彼の影響によ
りレジスト膜厚方間の元エネルギ分布が不均一となって
現像後の端面が垂直とはならず、パターンの寸法が例え
ばτμｍ〕程１■以下である場合は左右の端面が分離し
ないいわゆるブリッジ現象を生ずることがある。
また現像処理において用いられる有機浴剤はレジストを
膨潤させるために、その溶剤の除去さレジストの密着性
を向上するためにポストヘークと呼ばれる熱処理が必要
とされているが、前記の膨潤、熱処理もレジストパター
ンの精度低下の要因となっている０ 該 史にレジストパターン形１殉エツチング処理においても
、レジストＢＬＯ−；の桁幅性か不充分であるならば、
ウェットエツチング処理においてはレジスト皮膜と下地
との間にエツチング液が浸入してパターン４゛負度が著
しく劣化する。また的、にτ２エソトエソチンク処理Ｚ
こおいて強く現われるザイドエソチング１こよって、得
られるパターンの精度は大きく低下している。この様１
こパターン’６６上問題の多いウェットエツチング処理
に代えてドライエツチング処理が次第に多く行なわれて
いるが、ドライエツチング処理）ず一般に物質の差によ
る選近性に乏しく、レジスト膜厚をウェットエツチング
処理に比較して厚くする必要かゐるＩＳどの不利な点を
治する。
膨潤させるために、その溶剤の除去さレジストの密着性
を向上するためにポストヘークと呼ばれる熱処理が必要
とされているが、前記の膨潤、熱処理もレジストパター
ンの精度低下の要因となっている０ 該 史にレジストパターン形１殉エツチング処理においても
、レジストＢＬＯ−；の桁幅性か不充分であるならば、
ウェットエツチング処理においてはレジスト皮膜と下地
との間にエツチング液が浸入してパターン４゛負度が著
しく劣化する。また的、にτ２エソトエソチンク処理Ｚ
こおいて強く現われるザイドエソチング１こよって、得
られるパターンの精度は大きく低下している。この様１
こパターン’６６上問題の多いウェットエツチング処理
に代えてドライエツチング処理が次第に多く行なわれて
いるが、ドライエツチング処理）ず一般に物質の差によ
る選近性に乏しく、レジスト膜厚をウェットエツチング
処理に比較して厚くする必要かゐるＩＳどの不利な点を
治する。
（ｃ） 発明の目的
本発明は前記問題点に対処するため１こ、レジストを用
いることなくパターン形成を行なう半導体装置の製造方
法を提供することを目的とする。
いることなくパターン形成を行なう半導体装置の製造方
法を提供することを目的とする。
（ｄ） 発明の椹成
本発明の前記目的は、半導体基体上に非晶質／リコン膜
を形成し、１咳非晶負ソリフン膜に選孤的にエネルギ崖
を烈射して該非晶貝シリコン膜を多結晶ノリコン又は該
゛非晶質ノリコン膜に接する雰囲気中に３才れる元素と
の化合物よりなる膜に変換し、該変換された膜に対して
選択的に前記非晶質ノリコン膜を除去する製造法により
達成される０更に前記非晶質シリコン膜上に不純＠を含
む皮膜を形成し、しかる後に前記エネルギΩ照射を行な
うことによって、前記多結晶／リコン摸に該不純物を尋
人してその抵抗軍を低下させることができる。
を形成し、１咳非晶負ソリフン膜に選孤的にエネルギ崖
を烈射して該非晶貝シリコン膜を多結晶ノリコン又は該
゛非晶質ノリコン膜に接する雰囲気中に３才れる元素と
の化合物よりなる膜に変換し、該変換された膜に対して
選択的に前記非晶質ノリコン膜を除去する製造法により
達成される０更に前記非晶質シリコン膜上に不純＠を含
む皮膜を形成し、しかる後に前記エネルギΩ照射を行な
うことによって、前記多結晶／リコン摸に該不純物を尋
人してその抵抗軍を低下させることができる。
（ｅ） 発明の実施例
以下本発明を実施例により図面を参照して具体的に説明
する０ 第１図（ａ）乃至（ｃ）は本発明のＭＯ８型電界効果ト
ランジスタ（ＭＯＳ ＦＥＴ）のゲート電極にかかる第
１の実施例を示す断面図である。
する０ 第１図（ａ）乃至（ｃ）は本発明のＭＯ８型電界効果ト
ランジスタ（ＭＯＳ ＦＥＴ）のゲート電極にかかる第
１の実施例を示す断面図である。
第１図（ａ）参照
ｐ型７リコン基版１上に従来技術によってフィールド酸
化膜２及びゲート酸化膜３を形成するＱゲート酸化膜３
及びフィード酸化膜ｚ上に、例えば電子ビーム蒸着法に
よって非晶質ノリコン膜４を厚さ例えば０．４〔μｍ〕
程度に形成する。
化膜２及びゲート酸化膜３を形成するＱゲート酸化膜３
及びフィード酸化膜ｚ上に、例えば電子ビーム蒸着法に
よって非晶質ノリコン膜４を厚さ例えば０．４〔μｍ〕
程度に形成する。
次いで非晶質シリコン膜４上に、例えばスパッタリング
法ｌこよって燐Ｐ）をドープした二酸化７リコン膜５を
厚さ例えば約０．６〔μｍ〕に形成する０この二酸化ン
リコン漠５の厚さは本実施例の即くエネルギ崖として光
を用いる場合には反射車を極小とし、かつ、ドープする
に十分な不純ｗ重を有する厚さが選択される０ 第１図（ｂ）参照 非晶質／リコン膜４のゲート電極とする値域４に選択的
にエネルギ線照射を行なつＯ不芙品例においてはエネル
ギ巖としては連続波、出力的１〔Ｗ〕のアルゴン（Ａ
ｒ）レーザを用い、ビーム径をＹｊｌ〔μｍ〕として速
度約５（ｃｍ／５ｅｃ）で定歪を行っている。照射領域
を選択する手段はマスクを用いても又マスクを用いな・
い選択的照射でもよいＯなおこのアルゴンレーザ光照射
の際に、本実施例においては半導体基体の温度を２５０
（ｍり程度に加熱している。
法ｌこよって燐Ｐ）をドープした二酸化７リコン膜５を
厚さ例えば約０．６〔μｍ〕に形成する０この二酸化ン
リコン漠５の厚さは本実施例の即くエネルギ崖として光
を用いる場合には反射車を極小とし、かつ、ドープする
に十分な不純ｗ重を有する厚さが選択される０ 第１図（ｂ）参照 非晶質／リコン膜４のゲート電極とする値域４に選択的
にエネルギ線照射を行なつＯ不芙品例においてはエネル
ギ巖としては連続波、出力的１〔Ｗ〕のアルゴン（Ａ
ｒ）レーザを用い、ビーム径をＹｊｌ〔μｍ〕として速
度約５（ｃｍ／５ｅｃ）で定歪を行っている。照射領域
を選択する手段はマスクを用いても又マスクを用いな・
い選択的照射でもよいＯなおこのアルゴンレーザ光照射
の際に、本実施例においては半導体基体の温度を２５０
（ｍり程度に加熱している。
このエネルギ線が照射された領域４ の非晶質ソリコン
は加熱され結晶粒を成長させて多結晶シリコンとなる。
は加熱され結晶粒を成長させて多結晶シリコンとなる。
更にこの過程において二り化シリコン１莫５にドープさ
れた燐が拡散しヱら、１記多結晶ノリコンはｎ＋型とな
る。
れた燐が拡散しヱら、１記多結晶ノリコンはｎ＋型とな
る。
第１図（ｃ）参照
二酸化シリコン膜５を弗酸（ＨＦ）系エツチング液によ
り除去し、次いで弗酸、硝酸（ＨＮ Ｏｓ ）、燐酸（
ＨｓＰＯ４）及び過塩素酸（ＨＣＣＯ２）を含むエツチ
ング液によって、非晶質シリコン膜４を選択的に除去す
る。この選択的エンチングは反応性イオンエツチング法
によって実施することも可能である。この結果ｎ”Ｗ多
結晶ノリコンよりなるゲート電極６が形成される。
り除去し、次いで弗酸、硝酸（ＨＮ Ｏｓ ）、燐酸（
ＨｓＰＯ４）及び過塩素酸（ＨＣＣＯ２）を含むエツチ
ング液によって、非晶質シリコン膜４を選択的に除去す
る。この選択的エンチングは反応性イオンエツチング法
によって実施することも可能である。この結果ｎ”Ｗ多
結晶ノリコンよりなるゲート電極６が形成される。
以下従来技術ｌこよってｎチャネル／リコンゲートＭＯ
８ＦＥＴ８ｍ造することができる。また二飯化ンリコン
膜５に例えば硼素（８）をドープして前てｐ＋型多結晶
ノリコンケート電極が形成できる０更ζこゲート′電極
以外の例えば配線等も前記実施例と同様に形成可能であ
る。この配線が接続される電離又は下層配線が高融点金
属或いはそのシリサイドである場合においても、本発明
のエネルギ純照射によって自から共融化が行なわれる。
８ＦＥＴ８ｍ造することができる。また二飯化ンリコン
膜５に例えば硼素（８）をドープして前てｐ＋型多結晶
ノリコンケート電極が形成できる０更ζこゲート′電極
以外の例えば配線等も前記実施例と同様に形成可能であ
る。この配線が接続される電離又は下層配線が高融点金
属或いはそのシリサイドである場合においても、本発明
のエネルギ純照射によって自から共融化が行なわれる。
第２図（ａ）乃至（ｃ）はシリコン酸化物よりなる選択
的イオン注入のマスクを形成する本発明の実施例を示す
断面図である。
的イオン注入のマスクを形成する本発明の実施例を示す
断面図である。
第２図（ａ）参照
高−子移動度亀界効果トランジスタの半導体基体として
、半絶縁性ガリウム・砒素化合物（ＧａＡａ）半導体基
Ｄｉｌｌ上に、分子線緒晶成長方法によって、厚さ１〔
μｍ〕程度の／ンドープのガリウム−砒素化合物（Ｇａ
Ａｓ）半導体層１２及び厚さ１０１００（ｎ程度のｎ型
アルミニウム・ガリウム・砒素化合物（ＡＡＧａＡｓ）
半導体層１３を形成する０更にＡｌＧａＡｓ１φ１３の
大気中における酸化を防止するために、その結晶成長後
に真壁状態を継続しと て、窒化アルミニウム（Ａ Ｊ Ｎ）膜１．−４か厚さ
２００（ｎｍ：ｌ８度にスパッタリング法等によって形
成する。なお１５はＧａＡｓ１ｉ１２のへテロ接合界面
近傍に形成される屈子＃積層である。
、半絶縁性ガリウム・砒素化合物（ＧａＡａ）半導体基
Ｄｉｌｌ上に、分子線緒晶成長方法によって、厚さ１〔
μｍ〕程度の／ンドープのガリウム−砒素化合物（Ｇａ
Ａｓ）半導体層１２及び厚さ１０１００（ｎ程度のｎ型
アルミニウム・ガリウム・砒素化合物（ＡＡＧａＡｓ）
半導体層１３を形成する０更にＡｌＧａＡｓ１φ１３の
大気中における酸化を防止するために、その結晶成長後
に真壁状態を継続しと て、窒化アルミニウム（Ａ Ｊ Ｎ）膜１．−４か厚さ
２００（ｎｍ：ｌ８度にスパッタリング法等によって形
成する。なお１５はＧａＡｓ１ｉ１２のへテロ接合界面
近傍に形成される屈子＃積層である。
第２図（ｂ）参照
窒化アルミニウム１ｇ１’４上に例えば電子ビーム蒸ヲ
３法によって、非晶質ノリコン（戻１６を厚さ０、５
〔Ａｍ ）程度以上に形成する〇次いで鹸化雰囲気中例
えは１夜紫気流に接する状態で、非晶質シリコン膜１６
のマスクを形成する領域１６ に選択的にエネルキ線照
Ｑ４を行なう０本実施しリにおいては前記実〃ｍしＵと
同様にアルコンレーザ光を用いている。
３法によって、非晶質ノリコン（戻１６を厚さ０、５
〔Ａｍ ）程度以上に形成する〇次いで鹸化雰囲気中例
えは１夜紫気流に接する状態で、非晶質シリコン膜１６
のマスクを形成する領域１６ に選択的にエネルキ線照
Ｑ４を行なう０本実施しリにおいては前記実〃ｍしＵと
同様にアルコンレーザ光を用いている。
このエネルギ線が照射された領域１６ の非晶質ソリコ
ンは加熱されて酸化し、酸化ノリコン膜１７を形成する
。
ンは加熱されて酸化し、酸化ノリコン膜１７を形成する
。
第２図（Ｃ）参照
一■記実施汐１」と同様に弗酸、硝酸、燐酸及び過塩ｆ
、 ｍ （１−ＩＣｌ ０４）を含むエツチング液によ
るつ再ットエッチンク、或いは反応性イオンエツチング
法によって非晶質７リコン膜１６を選択的に除去して、
酸化シリコン膜１７によるマスクが形成される０ このマスクによって例えばシリコンを、ＡＪＧａＡｓ層
１３のソース及びドレイン形成領域１８に選択的にイオ
ン注入する。
、 ｍ （１−ＩＣｌ ０４）を含むエツチング液によ
るつ再ットエッチンク、或いは反応性イオンエツチング
法によって非晶質７リコン膜１６を選択的に除去して、
酸化シリコン膜１７によるマスクが形成される０ このマスクによって例えばシリコンを、ＡＪＧａＡｓ層
１３のソース及びドレイン形成領域１８に選択的にイオ
ン注入する。
以下従来技術によって高電子移動度電果効果トランジス
タを製造することができる。
タを製造することができる。
（ｆ） 発明の詳細
な説明した如く本発明ζこよれば、多結晶ソリフン１こ
よる電極及び配置’３ ’Ｌど、並びに酸化シリコンな
どのノリコン化合物よりなるパターン等をレジストを用
いることなく形成することが可能であり、かつパターン
形成の手段としてはマスクを用いる光学的方法のみなら
す、レーザ光もしくは電子ビームによる直接描画法も適
用することが可能であって、レジストにかかる問題点が
排除された半導体装置を製造することができる。
よる電極及び配置’３ ’Ｌど、並びに酸化シリコンな
どのノリコン化合物よりなるパターン等をレジストを用
いることなく形成することが可能であり、かつパターン
形成の手段としてはマスクを用いる光学的方法のみなら
す、レーザ光もしくは電子ビームによる直接描画法も適
用することが可能であって、レジストにかかる問題点が
排除された半導体装置を製造することができる。
第１図（ａ）乃至（ｃ）はＭＯ８型電界効果トランジス
タの７リコンゲート電極形成にかかる本発明の実施例を
示す断面図、第２図（ａ）乃至（ｃ）は酸化シリコンに
よりマスクを形成する本発明の実施例を示す断面図であ
る。 九 図において、１は７リコン基板、２はフィＳ乍酸化膜、
３はケート酸化膜、４は非晶質ンリコン膜、５は燐をド
ープした二酸化シリコン膜、６は７リコンゲート電極、
１１は半絶縁性ＧａＡｓ基板、１２はＧａＡｓ層、１３
はＡＡＧａＡｓｌｍ、１４はＡＪＮ暎、工５は電子蓄積
層、１６は非晶質シリコン膜、１７は酸化シリコンによ
るマスク、１８はソース及びドレイン形成領域を示す〇
第 １ 閣
タの７リコンゲート電極形成にかかる本発明の実施例を
示す断面図、第２図（ａ）乃至（ｃ）は酸化シリコンに
よりマスクを形成する本発明の実施例を示す断面図であ
る。 九 図において、１は７リコン基板、２はフィＳ乍酸化膜、
３はケート酸化膜、４は非晶質ンリコン膜、５は燐をド
ープした二酸化シリコン膜、６は７リコンゲート電極、
１１は半絶縁性ＧａＡｓ基板、１２はＧａＡｓ層、１３
はＡＡＧａＡｓｌｍ、１４はＡＪＮ暎、工５は電子蓄積
層、１６は非晶質シリコン膜、１７は酸化シリコンによ
るマスク、１８はソース及びドレイン形成領域を示す〇
第 １ 閣
Claims (2)
- （１）半導体基体上に非晶質シリコン膜を形成し、該非
晶質シリコン膜に選択時にエネルギ線を照射して該非晶
質シリコン膜を多結晶シリコン又は該非晶質シリコン膜
に接する雰囲気中に含まれる元素との化合物よりなる膜
に変換１該変換された膜に対して選択的に前記非晶質シ
リコン膜を除去する工程を含むことを特徴とする半導体
装置の製造方法。 - （２）前記非晶質ノリコン膜上に不純物を含む皮膜を形
成し、しかる後に選択的に前記エネルギ線照射を行なっ
て、該非晶質シリコン膜を前記不純物を含む多結晶ソリ
コン膜に変換することを特徴とする特許趙求の範囲第１
項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076544A JPS59201422A (ja) | 1983-04-30 | 1983-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076544A JPS59201422A (ja) | 1983-04-30 | 1983-04-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59201422A true JPS59201422A (ja) | 1984-11-15 |
| JPH0410221B2 JPH0410221B2 (ja) | 1992-02-24 |
Family
ID=13608204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58076544A Granted JPS59201422A (ja) | 1983-04-30 | 1983-04-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201422A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6214684B1 (en) * | 1995-09-29 | 2001-04-10 | Canon Kabushiki Kaisha | Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator |
| KR100954332B1 (ko) | 2003-06-30 | 2010-04-21 | 엘지디스플레이 주식회사 | 액정표시소자와 그 제조방법 |
| JP2018037628A (ja) * | 2016-08-31 | 2018-03-08 | 国立大学法人島根大学 | パターニング方法、薄膜トランジスタ作製方法、および、パターニング装置 |
-
1983
- 1983-04-30 JP JP58076544A patent/JPS59201422A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7329906B2 (en) | 1992-08-27 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7416907B2 (en) | 1992-08-27 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6214684B1 (en) * | 1995-09-29 | 2001-04-10 | Canon Kabushiki Kaisha | Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator |
| KR100954332B1 (ko) | 2003-06-30 | 2010-04-21 | 엘지디스플레이 주식회사 | 액정표시소자와 그 제조방법 |
| JP2018037628A (ja) * | 2016-08-31 | 2018-03-08 | 国立大学法人島根大学 | パターニング方法、薄膜トランジスタ作製方法、および、パターニング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410221B2 (ja) | 1992-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4880493A (en) | Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication | |
| JPH03114049A (ja) | シリコンシャドウマスク形成方法 | |
| US4460413A (en) | Method of patterning device regions by oxidizing patterned aluminum layer | |
| JPS59201422A (ja) | 半導体装置の製造方法 | |
| CN119653912B (zh) | 一种超晶格红外探测器芯片制作方法 | |
| US20210202240A1 (en) | Arrays of high-aspect-ratio germanium nanostructures with nanoscale pitch and methods for the fabrication thereof | |
| JP2870579B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5104481A (en) | Method for fabricating laser generated I.C. masks | |
| JPS5923105B2 (ja) | 軟ｘ線露光用マスクの製造方法 | |
| US20100055888A1 (en) | Semiconductor device fabrication method | |
| JP2004247444A (ja) | 薄膜パターンの形成方法 | |
| JPH1145863A (ja) | 基板にイオンインプラントする方法 | |
| JPS59182529A (ja) | 半導体層のパタ−ン形成方法 | |
| JPH0629968B2 (ja) | パタ−ン形成法 | |
| JP3080860B2 (ja) | ドライエッチング方法 | |
| JPS6029921B2 (ja) | 回折格子作製方法 | |
| JP3439488B2 (ja) | 半導体装置の製造方法 | |
| US11315788B2 (en) | Etching method for forming micro silicon pattern in semiconductor manufacturing process | |
| JPH0410739B2 (ja) | ||
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPH05175175A (ja) | ドライエッチング方法 | |
| JPS582031A (ja) | 半導体装置の製造方法 | |
| JPS5923104B2 (ja) | 軟ｘ線露光用マスクの製造方法 | |
| JPH0245929A (ja) | 半導体装置の製造方法 | |
| JPH03147338A (ja) | 半導体装置の製造方法 |