JPH0319692B2 - - Google Patents

Info

Publication number
JPH0319692B2
JPH0319692B2 JP55059988A JP5998880A JPH0319692B2 JP H0319692 B2 JPH0319692 B2 JP H0319692B2 JP 55059988 A JP55059988 A JP 55059988A JP 5998880 A JP5998880 A JP 5998880A JP H0319692 B2 JPH0319692 B2 JP H0319692B2
Authority
JP
Japan
Prior art keywords
layer
pattern
deposited layer
workpiece
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55059988A
Other languages
English (en)
Other versions
JPS56157026A (en
Inventor
Yoshiharu Ozaki
Kazuo Hirata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5998880A priority Critical patent/JPS56157026A/ja
Publication of JPS56157026A publication Critical patent/JPS56157026A/ja
Publication of JPH0319692B2 publication Critical patent/JPH0319692B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は集積回路の製造工程においてレジスト
層を用いることなくウエハー上の被加工物層の微
細パターンを形成する方法に関するものである。
従来の集積回路のパターンを形成する方法は被
加工物層上にレジスト膜を形成し、次にこのレジ
スト膜にパターンを形成し、このパターン形成さ
れたレジスト膜をマスク層として被加工物層をエ
ツチングしてパターンを形成するものであつた。
このようにレジスト膜を用いる方法は、次のよう
な欠点をもつていた。即ち、レジスト膜は耐熱性
が劣るために、たとえば200℃以上の雰囲気での
加工が不可能であること、レジスト膜は通常スピ
ナによつて塗布されるが、このために膜厚がウエ
ハー内で均一にならないこと、レジスト材を構成
する高分子の分子量が大きいこと、特に被加工物
をドライエツチングするためにはレジスト膜厚を
厚くする必要があり、しかもウエハーの表面段差
部でレジスト膜厚が一様にならないことによつ
て、線幅1μm以下のパターンをエツチングする
ためのマスク層としてはレジスト膜は不適であつ
た。
また、最近このような欠点を除去するため、レ
ジスト膜を用いないで被加工物層上にパターンを
形成する方法が提案されている。
一つは特開昭53−102845号公報に記載された方
法で、絶縁層上に電子ビームを所望パターン状に
照射して、この電子ビームの電荷で絶縁層上に潜
像を形成し、この潜像を利用して絶縁層をドライ
エツチングしてパターンを形成する方法である。
しかしながら、この方法は適用できる被加工物が
表面に電荷を保持できる絶縁層に限られるという
欠点があるばかりでなく、潜像のある領域と他の
領域とのエツチング選択比がどの程度とれるか問
題がある。
他の一つは特開昭54−61477号公報に記載され
た方法で、アルミニウム層表面に電子ビームを照
射して、照射されたアルミニウム層表面上に汚染
膜を形成し、この汚染膜をマスク層としてアルミ
ニウム層をエツチング又は陽極酸化して、アルミ
ニウム層のパターンを形成する方法である。しか
しながら、この方法は適用できる被加工物がアル
ミニウム層に限られるという欠点があるばかりで
なく、汚染膜を形成するための雰囲気中の成分が
以後の製造工程に与える影響が問題である。
本発明はこれらの欠点を解決するために、プラ
ズマ雰囲気中でウエハー上の被加工物層表面に堆
積層を形成し、この堆積層に粒子線ビームを所望
のパターン状に照射して、照射された領域の堆積
層を除去し、このパターン状に残つた堆積層をマ
スク層として被加工物層をエツチングして、パタ
ーンを形成するようにしたもので、以下に実施例
で詳細に説明する。
図は本発明の実施例で、1はシリコン基板、2
はシリコン基板1を熱酸化して形成した層間絶縁
膜となる酸化シリコン膜であり、本実施例では酸
化シリコン膜2が被加工物層である。
はじめに、1及び2からなる試料をCF4ガスを
導入した円筒型プラズマ装置に入れ、約10分間試
料表面をプラズマ雰囲気にさらすと、吸着作用に
よつて、酸化シリコン膜2の表面にC(炭素)と
C及びF(フツ素)からなる化合物とからなる堆
積層3が図Aに示すように膜厚約100Å形成され
た。このときのプラズマ条件は圧力0.6Torr、パ
ワー300Wである。この場合、シリコン基板1上
の被加工物層がアルミニウム膜であつても、これ
は吸着作用であるから同様に上記堆積層が形成さ
れる。また、この堆積条件はプラズマエツチング
にならない条件であることを意味するものである
から、装置としては円筒型装置に限らず他の装置
を用いても可能であり、そのガス成分もC及びF
を含むガスであればCF4ガスに限らず、さらに
CxFy、CxFyClz、CxFyHz等のいわゆるフロン
系ガスであつても堆積層3の形成は可能であるこ
とは明らかであろう。また、堆積層3の膜厚は後
に粒子線ビームで除去する点、及びエツチングの
マスク材とする点から100Å程度が望ましい。
次に、図Bに示すように、堆積層3表面の必要
な部分に、所望のパターン状にたとえばコンタク
ト・ホールの形状に粒子線ビーム4を照射し、照
射された部分の堆積層を除去し、所望のパターン
5を形成する。この場の粒子線ビームはビーム径
を絞つて微細なパターンを描ける点から電子ビー
ムが適当であるが、要は堆積層3を除去できるだ
けのエネルギをもつた粒子線ビームであればよ
い。
次に、この試料をCF4(標準状態で50c.c./分)
とH2(標準状態で25c.c./分)との混合ガスで、パ
ワー300W、20分間反応性スパツタエツチングを
行つた。このとき、図Cに示すように、パターニ
ングされた堆積層3の領域では堆積3とプラズマ
とが相互作用して、プラズマ重合膜の成長と反応
性スパツタエツチングがほぼ平衡状態になり、こ
のエツチング中も堆積層3の厚さは殆んど減少し
ない。一方、堆積層3のない領域ではプラズマ重
合が起らないため反応性スパツタエツチングのみ
が進行し、酸化シリコン膜2はエツチングされて
いく。即ち、堆積層3のない領域のみが選択的に
エツチングされ、パタン5が形成され、従つて酸
化シリコン膜2のパタンが形成されることにな
る。この実験例では酸化シリコン膜2が1170Åエ
ツチングされたのに対して、堆積層3は90Åエツ
チングされただけである。即ち、酸化シリコン膜
2と堆積層3とのエツチング速度は各々73Å/
分、5.5Å/分となり、両者のエツチング選択比
は10以上が得られている。なお、この場合被加工
物層をアルミニウム層とするときはアルミニウム
のエツチング可能な雰囲気とすればよい。
次に、25KV、25mAのイオンビームを約1分
間照射して、プラズマ重合した残存する堆積層3
を除去すると、図Dに示すような所望の幅1μm
以下の酸化シリコン膜のパターンが形成された。
この堆積層は分子間の結合力も弱く、又下地層と
の密着力も弱いため、Ar(アルゴン)イオンビー
ムのエネルギによつて照射された部分の堆積層の
分子がはじき飛ばされたものと考えられる。上述
の堆積層3を除去するには酸又は有機溶剤による
処理でも可能であるが、要は堆積層3と相互作用
してプラズマ重合しないようなエネルギ粒子の雰
囲気中でのドライプロセス処理であるならば可能
である。たとえば、上述のArの他、N2、O2等の
プラズマやイオン・ビームに試料をさらせば、堆
積層は容易に除去できる。また、堆積層3のパタ
ーニングに用いた電子ビームによつてももちろん
除去可能である。
以上説明したように、本発明は粒子線ビームで
ウエハ上の被加工物層のパターンを形成するこ
と、更にマスク材となる堆積層の膜厚が100Å程
度と極めて薄いためパターン分解能が高いこと、
エツチング選択比が高いことが相埃つて、1μm
以下の微細パターンが極めて容易に形成できるも
のである。さらに、本発明はレジストを用いない
パターン形成法であるので、エツチング時の温度
条件の限定を受けないことはもちろん、マスク材
となる堆積層はウエハーの表面段差のどの部分で
も均一性よく形成され、ウエハ内でのパターン形
成の均一性が良い。
【図面の簡単な説明】
図AからDは本発明の一実施例で、各工程にお
ける断面図を示したものである。 1……シリコン基板、2……酸化シリコン膜、
3……堆積層、4……粒子線ビーム、5……堆積
層の除去されたパターン。

Claims (1)

    【特許請求の範囲】
  1. 1 被加工物層表面を炭素と弗素と塩素からなる
    フロン系ガスのガスプラズマ雰囲気にさらして、
    前記被加工物層表面に前記フロン系ガスの構成元
    素を成分とする堆積層を形成する工程と、次に前
    記堆積層表面に粒子線ビームを所要パターン状に
    照射して、照射された前記堆積層の領域を除去
    し、前記堆積層のパターンを形成する工程と、次
    に前記堆積層のパターンをマスク層として前記被
    加工物層を弗化炭素に水素を混合したガスのガス
    プラズマ雰囲気にさらして前記所望のパターンに
    形成する工程とからなることを特徴とするパター
    ン形成法。
JP5998880A 1980-05-08 1980-05-08 Formation of pattern Granted JPS56157026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5998880A JPS56157026A (en) 1980-05-08 1980-05-08 Formation of pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5998880A JPS56157026A (en) 1980-05-08 1980-05-08 Formation of pattern

Publications (2)

Publication Number Publication Date
JPS56157026A JPS56157026A (en) 1981-12-04
JPH0319692B2 true JPH0319692B2 (ja) 1991-03-15

Family

ID=13129051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5998880A Granted JPS56157026A (en) 1980-05-08 1980-05-08 Formation of pattern

Country Status (1)

Country Link
JP (1) JPS56157026A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63198327A (ja) * 1987-02-13 1988-08-17 Nec Corp 電子ビ−ム脱離による吸着層の超微細パタ−ン形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2342544A1 (fr) * 1975-05-28 1977-09-23 Pechiney Aluminium Procede de fabrication de fils en alliage al-mg-si destines a la fabrication de cables aeriens de transport d'energie
JPS55129345A (en) * 1979-03-29 1980-10-07 Ulvac Corp Electron beam plate making method by vapor phase film formation and vapor phase development

Also Published As

Publication number Publication date
JPS56157026A (en) 1981-12-04

Similar Documents

Publication Publication Date Title
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPS6350860B2 (ja)
US5023204A (en) Method of manufacturing semiconductor device using silicone protective layer
JPS61194834A (ja) ポリシリコンのエツチング方法
US6218084B1 (en) Method for removing photoresist layer
US4774164A (en) Chrome mask etch
US4470871A (en) Preparation of organic layers for oxygen etching
US6379872B1 (en) Etching of anti-reflective coatings
JPH0319692B2 (ja)
JPH0466345B2 (ja)
JP2829301B2 (ja) 絶縁膜の形成方法
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
JPH0314172B2 (ja)
JPH01280316A (ja) ドライエッチング方法
KR20010091901A (ko) 반도체장치의 제조방법
JPS6213813B2 (ja)
JPH07106310A (ja) ドライエッチング方法
JPH0143453B2 (ja)
KR101951456B1 (ko) 반도체 제조 공정에 있어서 미세 실리콘 패턴을 형성하기 위한 신규 식각방법
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
JP2768462B2 (ja) 集積回路デバイスの製造方法
JP3104388B2 (ja) ドライエッチング方法
JPS582031A (ja) 半導体装置の製造方法
JPH0738388B2 (ja) パタ−ン形成法
KR900005344B1 (ko) 반도체 기판의 평탄화 방법