JPS58205331A - アナログ・デジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はｌｌ１６ｆｆ度及び高速度のアナログ・デジタ
ル変換器を比較的簡単に行５ことが可能な多重積分型ア
ナログ・デジタル変換器Ｋｇ４１するものである。

積分型アナログ・デジタル変換器の１つである二車積分
型アナログ・デジタル変換器は、被＠足喧圧を一定期間
積分後、被測定電圧と逆極性の基準電圧ｔ−積分し、積
分器出力が初期レベルに通するまでの時間、却ちクロッ
クパルスを計数することにより、被測定電圧をデジタル
値に変換するように構成されている。この方式でアナロ
グ・デジタル変洟速Ｋを下げることなく、変換桁数１に
増加しようとすると、クロックパルスｔ−Ｘ速にしなけ
ればならない。またレベル検出器は遅れの少い筒速度な
ものでなければならない。この欠点を改良したものとし
て第１図に示す三点積分型アナログ・デジタル変換器が
知られている。

この第１図に於いて、ｉｌ＋は破測足電圧惧給回路であ
って、−Ｖｉの被測定電圧を人力させる入力端子（ＩＮ
）と、被測定電圧を供給する所定時間Ｔｉのみオンにさ
れる５ｇｌの積分入力選択スイッチ嶋とから成る。（２
）は第ｌの基準電圧供給回路であって、第１の基準電圧
子Ｖｒ、を供給する１を源Ｅ、と、指定された期間のみ
第１の基準電圧子Ｖｒ、を積分器に供給する１１Ｌ２の
積分入力選択スイッチ８．とから成る。（３）は第２の
基準電圧供給回路であって、縞２の基準電圧＋Ｖｒ、　
ｆ供給する電源Ｅ、と、指定された期間のみ第２の基準
電圧＋Ｖｒ、を積分器に供給する第３の積分入力選択ス
イッチＳ、とから成る。

第１、第２及び第３の積分人力選択スイッチＳ３．５ｈ
Ｓｓは共通に接続された後に共通の抵抗ル、を介して積
分器（４）ｔ−構成する演算増幅器（５）の反転入力端
子（６）に接続されている。演算増幅＠（５）の非反転
入力端子（７）は基準電位（ｖリライン（この例ではＯ
Ｖライン）Ｋ接続されている。また演算増幅器（５）の
出力端子（８）から一方の入力端子（６）に至る負ｍ還
ループに積分コンデンサＣＩが接続され、このコンデン
サＣ８に並列にリセットスイッチ＆が接続されている。

（９）はコンパレータがら成る第１のレベル検出器であ
って、積分器（４）の出力が第１の検出レベル（＋Ｖｃ
レベル）に達したこと全検出するものである。このため
、この反転入力端子（−）が前段の演算増幅器（５）の
出力端子（８）に結合され、非反転入力端子（＋）が第
１の検出レベル（＋Ｖｃ）のラインに接続されている。

曲はコンパレータから成る、Ａ２のレベル検出器であっ
て、積分６（４）の出力が初期値レベル（この例ではＯ
■レベル）Ｋ達したことを検出するものである。このた
め、この反転入力端子（−）が演算増幅器（５）の出力
端子に結合され、この非反転入力端子（＋）が初期値レ
ベルＶｓを与えるラインに接続されている。ＩＩＤはク
ロックパルス発生回路であり、μ２は１Ｍ及びスイッチ
制御回路である。計数及びスイッチ制御回路ａシはクロ
ックパルスを計数し、スイッチＳｓ　、Ｓｔ　ｓ　８Ｂ
　及ヒＳｍの制御パルスを発生し、且つ！″を故結果即
ちデジタル出力を発生するものである。

第１図の回路で被測定電圧−Ｖｉ　ｆデジタル信号に変
換する際には、第２図ａ４′）に示す如く１□時点まテ
ＩＪセットスイッチＦ３ｍ　ｋオンに保ち、他のスイッ
チＳ１、Ｓ２、Ｓ、はオフに保ち、積分器（４）ｔリセ
ットしておく。次−に、第２図ＩＱＫ示す如く第１の時
点１１から第２の時点−までの所定ＪＪＡ間（Ｔｉ　）
だけ積分入力通釈スイッチＳ、をオンにして被測定電圧
−Ｖｉ金積分６　（４１Ｋ供給する。これにより、積分
抵抗殉に−Ｖ＋　／　Ｒｔの電流が流れ、積分器（４）
の出力は第２１囚に示す如く正方向に増大する。尚所定
期間Ｉｌｌ　ｉはクロックパルスｔｌｉ叡及びスイッチ
制卸回路ｕ４で計数することＫよって決定することが出
来る。

第２の時点ｔ、に達したらスイッチＳ１２オフにし、代
ってスイッチＳ１２オフにする。これにより、仮醐定葺
圧−Ｖｉと逆極性の第１の基準電圧＋Ｖｒ、が積分器（
４）に供給され、積分抵抗へにはＶｒｌ／Ｒ１の１訛が
流れ、積分出力は第２１囚に示すよ５に減少する。この
際、＃！２図（５）に示すように第２の時点−から第３
の時点′ｔすまでの期間Ｔｒ、では次の期１ｉＪＴ’ｇ
よりもＡ速りロックパルスを発生させ、これ全計数する
。第１の基準電圧＋Ｖｒ、の積分で積分出力が低下し、
初Ｊ９Ｊ１１！ｔ（ＯＶ）近傍の第１の検出レベル＋Ｖ
ｃになると、第２１四に示す如く第ｌのレベル検出器（
９）Ｋよって＋Ｖｃ　ｙｃなったことが慣用され、第２
図■のクロックパルスにＦＩ　ＭしてスイッチＳ２がオ
フ制御され、スイッチＳ、がオン市ｔ＋ｍされる。これ
により、＋Ｖｒ、よりも低いｊＪ、２の基準電圧子Ｖ〜
が積分器（４）に供給され、積分抵抗煽にｒ は　１　／Ｒ，の電流が流れ、積分出力はゆるい傾斜テ
初Ｘ１ｊｆｆｉ　（ＯＶ）に向って減少する。この際、
電。

〜１４期間Ｔｒ、では低速クロックパルスを発生させる
。積分出力が嬉２図囚罠示す如く減少し、初期値レベル
に壌すると、第２のレベル検出６叫の出力が第２図Ｑに
示す如く変化し、期間Ｔｒ、の終了が決定され、スイッ
チＳ畠がオフに劃−され、リセットスイッチ８ｍがオン
に制御され、　Ａ−１）変換が終了する。そして、ｔｌ
〜ｔ！期間Ｔｉの電衛蓄槓量とｈ〜１４勘間（Ｔｒ、　
＋　Ｔｒ、　）の亀荷放出菫とが等しいことを利用し、
期間Ｔｒ、のパルス数と期間Ｔｒ、のパルス数とにムみ
づけｔした和によって被測定電圧のデジタル値を出力す
る。

上ｄピの三重積分型アナログ・デジタル変換器によれば
、＠２のレベル検出器ｔｉｌｌで初期値レベルにに極め
て低レベルの横用能力が要求される。例えば被測定電圧
１１０Ｖ、そのときの積分器出力を１０Ｖとし、１／１
，０００，０００の分解能でアナログ・デジタル変換す
る場合を仮定すると、デジタル出力の１カウントは１０
μＶに相当し、初期イ直検出用の第２のレベル検出器Ｕ
αには１０μ■の判別能力が必要とされる。又このレベ
ル検出器ｕＯ１は一般的Ｋ　＊　ｍ１１定電圧の憔性判
別器としても使用されるため、ＷＬ測定電圧が微小レベ
ルの場合ノイズの影響により極性の判別を誤りやすい欠
点がある。

又嬉２のレベル検出６叫の出力を一般の論理回路（ＴＴ
Ｌ等）と接続するためには数Ｖ以上の出力が必要とされ
る。即ち数十万倍のゲインを有していなければならない
。また積分器（４）の出力に含まれるノイズをピーク値
で鳳０μＶ以下に抑えることが要求され、低ノイズ積分
器が必要となり、電源及び積分器出力のノイズを除去す
るズイルタ回路を付加すること等が必要となり、回路が
複雑になる欠点があった。積分器（４）の出力振幅を犬
にすれば、レベル検出能力、ノイズ等の問題がある程度
改善されるが、積分器（４）を構成する増幅器（５）の
耐電圧及び電ＩＩＩ　Ｋ　ｆｌｌＪ　＠があるので、無
制限に出力像幅を大きくできない。

そこで、本発明の目的は、初Ｍ値しベルｔ−谷易且つ正
確に検出することが可能な多重積分型アナログ・デジタ
ル変洪！に提供することにある。

上記目的を達成するための本発明は、積分コンデンサを
含む積分器と、前記積分器にＩＩＥ測定電圧を所定期間
のみ供給する破開定電圧供給回路と、前記積分器に前記
被測定電圧を供給した後に前配槓分器に複数に一一一の
基準電圧又は電流を選択的に供給する基準電圧又は電流
供給回路と、前記複数−一一一の基準電圧又は電流の供
給期間を決定するためＫ　Ｍｔｌ記積分器の出力電圧の
レベルを検出するレベル検出回路と、クロックパルスを
発生するクロックパルス発生回路と、少なくとも前記複
数の基準電圧又は電流を供給する期間に於いて前記クロ
ックパルスを計数し、核計数に基づいて前記被測定電圧
に対応したデジタル出力を送出する計数回路とから成る
多重積分型アナログ・デジタル変換器に於いて、前記積
分器のコンデンサ金複数の積分コンデンサ者で構成し、
！ｉｔＩ記複数の基準電圧又は電流から選択された基準
電圧又は電流の供給終了時点と次の基準電圧又は暖流の
供給開始時点との間で前記複数の積分コンデンサから選
択された積分コンデンサの電荷を別の積分コンデンサに
移動させる電荷移動回路ｔ−設け、ｌ！ｔｌ記積分器で
前記次の基準電圧又は電流１に積分する動作に別の積分
コンデンサのみを関係させるように構成したことを特徴
とする多重積分型アナログ−デジタル変換器に係わるも
のである。

上記発明によれば、複数の積分コンデンサを設け、次の
基準電圧又は電流の積分に先立って一方の構分コンデン
サの電４７　ｋ他方の積分コンデンサに移動させ、電荷
量の変化がない状態で振幅のみｔ大ＫＬ、次の基準電圧
又は電流の積分開始時のレベルと初期値レベルとのレベ
ル差を大になし、しかる後、次の基準電圧又は電流の積
分を行うので、レベル検出器による初期値レベルの検出
を容易且つ高精度に行うことが可能になる。従って、レ
ベル検出器に対する低レベル検出能力及び高ゲイン及び
＾速応答性等の豊水が緩和される。また積分器のノイズ
レベルに関するＪ＆累も緩和される。このため、ＩＩ６
梢皮且つ＾速度のアナログ・デジタル変換全容易に行う
ことが可能になる。

次に、第３図及び第４図を参照して本発明の１実施例に
係わる三重積分型アナログ・デジタル変換器について述
べる。但し、ｇ３図に於いて第１図と同一符号で示す部
分は第１図と実質的に同一であるので、その説明を省略
する。

本実施例では、積分器（４）に於いて第１慣分コンデン
サ０１にこれよりも容量の小さい第２の積分コンデンサ
Ｃ８が並列接続されている。また、電荷移動回路ｕ３が
設けられている。［荷移動回路ｔｔｉは第１檀分コンデ
ンサＣ１の出力一端と基準電位Ｖｓ（本実施例ではＯＶ
＞を与えるライン圓との間に設けた電荷移動用スイッチ
Ｓ４と第１檀分コンデンサＣ８の出力側端と増幅器（５
）の出力端子（８）との間の回路を遮断する切り離し用
スイッチＳＩとから成り、スイッチ”１　ｓ　”ｔ　ｓ
　Ｓｓ及びスイッチＳ廖ヲオフにしてスイッチ５４ｔ−
オンにすることによって第１積分コンデンサＣ３の電荷
が第２積分コンデンサＣ１に移動するようＶＣ慣成され
ている。尚、谷スイッチ鵠〜８゜及び８鳳は市１ｊ御ス
イッチであり、ｎｔ数及びスイッチ＋ｔｌｌＩ御回路Ｕ
シから４出されているＳ、〜Ｓ、、８ｍで示すラインの
出力で制御されるように形成されている。

ｉｉｇａ図の各部の状態を示す第４図を参照して、この
アナログ嗜デジタル変換器の動作を説明する。

変換開始面にはスイッチＳ４及びリセットスイッチＳｓ
　ｔ″オンなし、その他のすべてのスイッチ會オフに保
つ。久に、変換開始の第ｌの時点型、で第４図００に示
す如くスイッチＳ１及び８ｓＫ’オンになし、１ｇ４図
（ト）■に示す如くスイッチ８４及びＳｌをオフにする
。これにより、被側定電圧−Ｖｉ　Ｋより抵抗比、に−
Ｖ　ｉ／Ｒ，の電流が流れ、第４図（４）に示す如く積
分器出力電圧は正の方向に増大する。予め次められた一
定期闇ＴｉＫ積分コンデンサＣ１及びＣ１に蓄積される
総電荷量Ｑはｆｉ１式となる。

ｉ Ｑ＝　　　　Ｔｉ・・・・・・・Ｉｌ＋九重 前記一定期間Ｔｉ経過後の第２の時点−でスイッチ５１
ｔ−オフとし、第４図０に示す如くスイッチＳ！をオン
にして第１の基準電圧＋Ｖｒ１を積分する。この際、積
分抵抗ｋＬ１にはＶｒ、　７Ｈ，なる電流が流れ積分出
力は初期値に向って減少する。積分出力が第１の検出レ
ベル（＋Ｖｃ）以下になり第１のレベル検出器（９）の
出力が第４図（Ｊ）に示す如（高レベルとなった後にお
いて第４図■のクロックパルスト同期がとれた時点でス
イッチＳ２及びＳラヲオフとし、スイッチＳ４ヲオンに
する。スイッチＳ４のオン抵抗上ｒ４とすると積分コン
デンサＣＩに炊貿している１［＃はｒ４を通して流出す
る。このときスイッチＳ４以外のスイッチはすべてオフ
であるので、第１の積分コンデンサＣｉの電荷の帰還Ｍ
ＭＩは積分コンデンサＣ８のみである。増幅器（５）の
反転入力端子（６）は非反転入力端子（７）と同レベル
を維持するように動作するので、積分器出力は書び増大
し、積分コンデンサＣ１の両端電圧が初期値と等しくな
るまで増大する。

如ち第１積分コンデンサＣ１め残留電荷が第２檎分１ ｙ　ｙ　ｙ　ｖ　Ｃ＠ｔｉｃ移動し・積分器出力＆ｆ−
（τ＋１）活に増大する。この電荷移動はｒ４・Ｃ１な
る時定数で行われるが、実際上はｒ４は小さな値である
ので、ＩＩｔ向移動に関する誤差は短時間内に無視でき
る値となる。＃！３の時点ｔ１からｇ４の時点型、まで
の電何移動期蘭ｔ−Ｔｃとし、ＴＣ経過故スイッチＳ、
をオンとし、第２の基準電圧＋Ｖｒ、を積分する。第２
の基準電圧＋Ｖｒ！は、第２のレベル検出器（ＩＧが十
分応答できるゆっくりした傾斜が得られる値に選んであ
り、積分抵抗ＲＩＶｃはＶｒ、　／Ｒ，なる電流が流れ
、積分器出力は初期値に同って減少する。第５の時点１
．で積分器出力が初期値レベル慣出器００の出力が第４
図（Ｉ）に示すｙ口く制レベルになり、これに応答して
スイッチ８．がオフ、スイッチＳｒがオンになり変換を
終了する。

上記の変換に於いて、第ｌの基卓電圧子■ｒ１倉積分し
ている期間ｉＴｒ□とすると、このＪＩＡＩＭｌで電荷
放出量Ｑ、は（２）式で表わされる。

また第２の基！！［圧子Ｖｒ、を積分している期間をＴ
ｒ、とすると、この期間での電荷放出量Ｑ、は（３）式
で表わされる。

勘闇’１’ｉＫ於ける被測定電圧−ｖ１に基づく総電荷
畜積１ｋＱは１１［＃Ｉ放出’ｊｌＱｔ及びＱ、を加鼻
したものに寺しいから（４）式が成立する。

Ｑ＝喝十Ｑ、・・・・・・・・（４） １１１〜１４１式より被測定電圧−Ｖｉは（５）式で表
わされる。

上式に於いてＴｉは一定期間、Ｖｒ、及びＶｒ、は既知
であるから、Ｔｒ、及びＴｒ、　Ｍ間内のクロックツ（
ルス数を針数し、その係数を乗じ加昇することによって
被測定電圧−Ｖｉ　ｆ求めることができる。尚（５）式
から明らかなように積分コンデンサＣ８及びＣ２の１１
１は醐定梢度に無関係である。

上述から明らかなように、本実施例の方式では第３の時
点−になったら、容量の大きい第１の積分コンデンサＣ
３の残部電荷を容量の小さい第２の積分コンデンサＣ，
に移動させ、第３の時点ｉ１の横２の基準電圧＋Ｖｒ、
で電＃を放出させるので、第４の時点１．から第５の時
点１．までのレベル差が大きくなる。従って、初期値レ
ベルの慣用が容易になり、レベル検出器ｔｉｔ）の検出
能力及びゲイン及び応答速度に対する制限が軽減され、
且つ積分器ノイズに対する制限も＠減される。

又、被測定電圧の極性を判別する場合、被測定電圧が微
小レベルでも、前記電荷移動期間Ｔｃでの拡大された積
分器出力の極性を判別すればよく憔めて容易になる。

又、積分器を小振幅で動作させること力；　ｑ　１２で
あるので、バッテリーで動作する機器の変換器として壱
′効である。

以上、本＠明の実施例につ（・て述べた力ｔ１本発明は
これに限定されるものでなく、史に変形可＃ｉ巨なもの
である。例えば、２つの基＄電＜１’ｊｊ’ｔ　ｓ　”
＊’７を収ける代りに、第５図に示すｙ口＜共通の基準
電源Ｅｌとし、第２の基準電流を得るために抵抗凡宜會
設けてもよい。要するに第１及び第２の基準電流全供給
するように構成してもよ℃・。

又、第６図に示すように、−〜１１１司で第２の基準電
圧又は電流による積分を初Ｍ１直Ｖペル（ＯＶ）以下ま
で行い、し力・る後、４を積分コンデンサＣＩの［荷を
第２積分コンデンサＣ！に桜し、１．〜１、で仮−１定
電圧と同一極性のｇ２の２！１ｉｎＰ電圧又電流を積分
し、初期値にしてもよい。この場合には、（５１式のＴ
ｒ、の係数を負とする。また、この場合には−Ｖｃｉ初
期１直レベルと等しいとみなしてレベル検出器（９）を
省略し、レベル検出器（１１のみとしてもよい。肌ち、
−Ｖｃ　’ｔ？）ＪＭ＊レベルと同一として検出しても
、一時点をクロックパルスに同期させるため等（よる遅
れでコンデンサＣ，、Ｃ，には逆極の光電がなされ、＃
！２の基準電圧による放電が可能になる。勿論第６図の
方式に於いても第１及び第２のレベル検出器（９）叫を
設けてもよい。

又、被測定電圧−Ｖｉ７！−＋ｖｉとし、４卑亀圧＋Ｖ
ｒ、、十ｖｒ、及び第１の検出レベル＋Ｖｃの極性を負
に変更した構成とすることも可能である。又、：４ｒｓ
電位ｖａヲゼロ電位と仮足したが他の電位にしてもよい
。又、電荷移同回路ｕ３）の基準電位■３と増幅器（５
）の基準電位ｖ移とを一致させない場合でも動作可ｌｊ
とである。又、クロックパルスは同一周期ヲ持つもので
なく、前記（５）式のｒ１＋　ｒ、及びＴ−の係数に対
応した周期とじ１クロック周期が同一の重みを持つよう
Ｋしても構成できる。

また、第３図の回路に対して第７図に示すように第３積
分コンデンサＣ１、スイッチＳｓ　、　Ｓｔ　Ｊｋ含ｔ
ｒ１１［荷移動回路（１３す、十ｖｒ、の電源Ｅ、とス
イッチＳ、とを含む嬶３の基準電圧供給回路（３ａ）、
＋Ｖ。

ｉｓ出する第３のレベル検出器（９ａ）ｉ付加した回路
とし、第８図に示すように、励闇’ｌ’ｉで被測定電圧
を積分し、期間’ｌｌ’ｒ、で第１の基準電圧子ｖｒ１
ｔ−積分し、期間１１１ｃでコンデンサＣ１の電荷をＣ
１及びＣ。

に移動させ、期間Ｔｒ、でコンデンサＣ！及びＣ５ｆｉ
”便用して＃！２の基準電圧＋Ｖｒ、を積分し、期間Ｔ
ｏでコンデンサＣ畠の電荷ＣＩＫ移動し、期間Ｔｒ、で
Ｃ１を使用して第３の基準電圧＋Ｖｒｓ１に積分しても
よい。また、コンデンサの数を更に増やし、４重以上の
多重構分方式としてもよい。

【図面の簡単な説明】

第１図は従来の三重積分型アナａグーデジタル変換器を
示すブロック図、第２図は第１図のＡ〜Ｈ点の状態を示
す波形図、第３図は本発明の実施例に係わる三重積分型
アナログ−デジタル変換器を示すブロック図、第４図は
８３図のＡ−Ｊ点の状態を示す波形図、第５図は基準電
源の変形例を示す回路図、第６図は積分方式の変形例を
示す波形図である。第７図は変形例に係わる変換器のＩ
Ｓｔ示すブロック図、第８図は第７図の積分器出力を示
す波形図である。 尚図面に用いられている符号に於いて、ｉｌ＋は被測定
暖圧供給回路、（２）は第１の基準電圧供給回路、１３
）は５１４２の基準電圧供給回路、（４）は積分器、（
５）は０ＬＩＪ！増幅器、（９）は第１のレベル検出器
、Ｕαは菓２のレベル検出器、μυはクロックパルス発
生Ｉｌｌ、Ｏは計数及びスイッチ制餌回路、ｕ３１は蒐
荷移動回紐Ｃある。８１は第１の積分人力選択スイッチ
、Ｓ。 は第２の積分入力選択スイッチ、Ｓ、は第３の積分入力
選択スイッチ、Ｓ、は電荷移動用スイッチ、Ｓ。 はコンデンサ切り離し用スイッチである。 代理人　高野則次

Claims (1)

1. 【特許請求の範囲】 １１１　　積分コンデンサを含む積分器と削紀槓分器に
   被側定１１１［ξを所足期間のみ供給する被側定電圧供
   給回路と、前記積分器に前記破損り足電圧を供給した後
   にｊｌｌ記積分器に複数のＩｋ、単電圧又を工電流を選
   択的に供給するｉｋ、４’１４圧又は酸訛供給回路と、
   前記複数の基準電圧又は電流の供坩勘間を決足するため
   に前記積分器の出力電圧のレベルを検出するレベル検出
   回路と、クロックパルスを発生するクロックパルス発生
   回路と、少なくとも前記複数の基準電圧又は電流を供給
   する期間に於いて＠紀りロックパルスを計数し、該計数
   に基づいて前記機側定電圧、Ｋ対応したデジタル出力を
   送出する一↑畝回路とから成る多重積分型アナログ・デ
   ジタル変換器に於いて、 ＋４ＬＩ紀槓分器のコンデンサを複数の積分コンデンサ
   で構成し、ＩＩＩＩ記複数の基準電圧又は電流から選択
   された基準電圧又は電流の供給終了時点と次の基準電圧
   又は電流の供給開始時点との間で削記幀畝の積分コンデ
   ンサから選択された積分コンデンｔのＩＩＬ荷を別の積
   分コンデンサに移動させるｍ荷＋＋ｌＩ２１回路を設け
   、前記積分器で＝＋＋紀次の基準電圧又は電流を積分す
   る動作に１ｉｌｔＩ記別の積分コンデンサの一’ｓｋ関
   係させるように構成したことを％倣と−Ｃる多電積分型
   アナログ・デジタル変換器。 １２１　　Ｒｕｅ積分器は積分ｗＬ流が入力する一方の
   人力端子及び基準電位とされた他方の入力−子ｔＶする
   演算項ｌ１１１！器と、該演算増幅器の前記一方の入力
   端子と出力端子との間に夫々接続された第１及び第２積
   分コンデンサとから成るものであり、前記電荷移動回路
   は前記＃！ｌ檎分コンデンサの一層とｌ’！Ｈ４ｔ己演
   Ｊ！増嘱器の出力端子とのｌ１ｊｌ　’に通訳的に切り
   離すスイッチと、前ｉｉｅ　ｄＬ　１　ａｆｔ分コンデ
   ンサの一端を電荷移動時に基４！１電位ラインに僑続す
   るスイッチとから成るものである％ｆｆ請求の範囲第１
   項記載のアナログ・デジタル変換器。 （３）前記第２積分コンデンサはその容量が前記第１槓
   分コンデンサの容量より小さいものである％ｆｆｆｆ請
   求囲第２項記載のアナログ声デジタル変侯器。