JPS58206977A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPS58206977A JPS58206977A JP57090061A JP9006182A JPS58206977A JP S58206977 A JPS58206977 A JP S58206977A JP 57090061 A JP57090061 A JP 57090061A JP 9006182 A JP9006182 A JP 9006182A JP S58206977 A JPS58206977 A JP S58206977A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- voltage
- transistor
- circuit
- collectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電圧比較回路に係り、特にパイ、バー２集積回
路内に設けられる電圧比較回路に関する。
路内に設けられる電圧比較回路に関する。
この種の電圧比較回路と（１、ては、米国時＋１’Ｆ
均Ｃ３，６４９，８４６号明細１に−ピ載されているよ
うに、−組の差動ペアトランジスタを用いたものが知ら
れており、また本願と同一出願人に係る特願昭５５−７
１７２２号のウインドコンノ母レータ［１？ｉのように
、２組の差動ペアトランジスタを並列に用いたものが考
えられている。前者の従来の電圧比較回路は反転電圧（
閾値電圧）が１個だけであり、後者のウィンドコン・や
レータ回路は反転璽、圧が２個ある。′このように反転
電圧が１個もり、 ＜は２個の従来の電圧比較回路は、
応用〔発明の目的〕 本発明は上記の事情に鑑みてなされたもので、３個以上
の奇数の反転電圧を持ち、全体としてはインバータとし
ての論理動作を行ない、単一出力で安定した動作が得ら
れ、応用範囲が広くなる電圧比較回路を提供するもので
おる。
均Ｃ３，６４９，８４６号明細１に−ピ載されているよ
うに、−組の差動ペアトランジスタを用いたものが知ら
れており、また本願と同一出願人に係る特願昭５５−７
１７２２号のウインドコンノ母レータ［１？ｉのように
、２組の差動ペアトランジスタを並列に用いたものが考
えられている。前者の従来の電圧比較回路は反転電圧（
閾値電圧）が１個だけであり、後者のウィンドコン・や
レータ回路は反転璽、圧が２個ある。′このように反転
電圧が１個もり、 ＜は２個の従来の電圧比較回路は、
応用〔発明の目的〕 本発明は上記の事情に鑑みてなされたもので、３個以上
の奇数の反転電圧を持ち、全体としてはインバータとし
ての論理動作を行ない、単一出力で安定した動作が得ら
れ、応用範囲が広くなる電圧比較回路を提供するもので
おる。
すなわち、本発明の電圧比較回路は、奇数組の差動対ト
ランジスタの各一方のトランジスタのペースに共通に入
力電圧を印加し、各他方のトランジスタのペースにそれ
ぞれ異なる基準電圧を印加し、上記差動対トランジスタ
のうちの奇数着目の前記入力電圧印加側のトランジスタ
のコビクタおよび偶数番目の前記基準電圧印加側のトラ
ンジスタのコレクタに共通に第１の負荷回路を接続し、
残りのトランジスタのコレクタに共通に第２の負荷回路
を接続し、・この第２の負荷回路に接続される上記コレ
クタ共通部の出力により出力トランジスタを駆動するよ
うにしたものである。したかつ・て、奇数の基準電圧そ
れぞれが反転電圧点とな９、全体としてはインバータの
論理動作が行なわれ、単一出力が得られることになる。
ランジスタの各一方のトランジスタのペースに共通に入
力電圧を印加し、各他方のトランジスタのペースにそれ
ぞれ異なる基準電圧を印加し、上記差動対トランジスタ
のうちの奇数着目の前記入力電圧印加側のトランジスタ
のコビクタおよび偶数番目の前記基準電圧印加側のトラ
ンジスタのコレクタに共通に第１の負荷回路を接続し、
残りのトランジスタのコレクタに共通に第２の負荷回路
を接続し、・この第２の負荷回路に接続される上記コレ
クタ共通部の出力により出力トランジスタを駆動するよ
うにしたものである。したかつ・て、奇数の基準電圧そ
れぞれが反転電圧点とな９、全体としてはインバータの
論理動作が行なわれ、単一出力が得られることになる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図において、＋は第１電源、−は第２を源であり、
奇数組（たとえば３組）の差動対トランジスタ（ＱＩＡ
ＩＱ＋ｍ汽（ＱＩＡ 、 ４１ｍ）、 （ＱＳＡ 、
Ｑｓａ）およびその定電流源ＩＩ ＋ Ｉｔ ＋
Ｉ）は入力回路を形成しており、トランジスタＱＩｏ
ｔおよびＱ＋ｏｔはカレントミラー回路を形成し上記入
力回路の能動負荷となり、Ｑｏｏは上記入力回路の出力
によシスイツチング駆動される出力用トランジスタであ
る。
奇数組（たとえば３組）の差動対トランジスタ（ＱＩＡ
ＩＱ＋ｍ汽（ＱＩＡ 、 ４１ｍ）、 （ＱＳＡ 、
Ｑｓａ）およびその定電流源ＩＩ ＋ Ｉｔ ＋
Ｉ）は入力回路を形成しており、トランジスタＱＩｏ
ｔおよびＱ＋ｏｔはカレントミラー回路を形成し上記入
力回路の能動負荷となり、Ｑｏｏは上記入力回路の出力
によシスイツチング駆動される出力用トランジスタであ
る。
上記差動対の各一方のトランジスタＱｒｈ ＋ ＱＩＡ
ＩＱ３Ａのペースは共通の入力信号端子１に接続され、
各他方のトランジスタＱ１ｓ ｖ Ｑｔｍ ＊ Ｑｓｍ
のペースは基準電圧入力端子’ｌ ＋’ｌ ＩＪ？
ｌに対応して接続されている。そして、入力電圧９１１
１０上ｍｌトランノスタＱＩＡ ＋ （ｈＡ ＋ Ｑｓ
ムのうちの奇数番目のトランジスタＱｓＡ＋ Ｑｓ＾の
コレクタと蔦基準電圧側の前記トランジスタＱ＋ｓ ＋
Ｑｔｉ ＋ Ｑｓｍのうちの偶数番目のトランジスタ
ＱＢのコレクタとが一括接続されて前記カレントミラー
回路の一次側トランジスタＱ１゜１の出力端に接続され
ている３、また、偶数番目の入力電圧側トランジスタ（
ｈＡのコレクタと、奇数番目Ｑ基準電圧側トランジスタ
Ｑ、ｓ ＋ Ｑｓｓのコレクタとが一括接続すれて前記
カレントミラー回路の二次側トランジスタＱ＋ｏｚの出
力端に接続されている。
ＩＱ３Ａのペースは共通の入力信号端子１に接続され、
各他方のトランジスタＱ１ｓ ｖ Ｑｔｍ ＊ Ｑｓｍ
のペースは基準電圧入力端子’ｌ ＋’ｌ ＩＪ？
ｌに対応して接続されている。そして、入力電圧９１１
１０上ｍｌトランノスタＱＩＡ ＋ （ｈＡ ＋ Ｑｓ
ムのうちの奇数番目のトランジスタＱｓＡ＋ Ｑｓ＾の
コレクタと蔦基準電圧側の前記トランジスタＱ＋ｓ ＋
Ｑｔｉ ＋ Ｑｓｍのうちの偶数番目のトランジスタ
ＱＢのコレクタとが一括接続されて前記カレントミラー
回路の一次側トランジスタＱ１゜１の出力端に接続され
ている３、また、偶数番目の入力電圧側トランジスタ（
ｈＡのコレクタと、奇数番目Ｑ基準電圧側トランジスタ
Ｑ、ｓ ＋ Ｑｓｓのコレクタとが一括接続すれて前記
カレントミラー回路の二次側トランジスタＱ＋ｏｚの出
力端に接続されている。
なお、入力信号端子１に印加される入プｊ電圧’ｋ Ｖ
ｌｎ ％基準電圧入力端子２１ Ｈ２ｔ ＋２１に
印加°される基準電圧をｖｒｌ ＋ ｖｒｔ ＋ ｖｒ
； （Ｖｒｌ ＜Ｖｒｚ ’＜ Ｖｒｓ ）、出力信号
端子３の出力電圧をｖｏ、差動対トランジスタ（ＱＩＡ
、Ｑ＋ａ ）の各ｉｔ［１１１＾。
ｌｎ ％基準電圧入力端子２１ Ｈ２ｔ ＋２１に
印加°される基準電圧をｖｒｌ ＋ ｖｒｔ ＋ ｖｒ
； （Ｖｒｌ ＜Ｖｒｚ ’＜ Ｖｒｓ ）、出力信号
端子３の出力電圧をｖｏ、差動対トランジスタ（ＱＩＡ
、Ｑ＋ａ ）の各ｉｔ［１１１＾。
ＩｌＢ ％差動対トランジスタ（Ｑｔａ ｒ ＱｔＩｉ
）の各電流をｔ、ＡＩ Ｉ１１％差動対トランノスタ（
ＱＡＡ 、Ｑｓｓ ）の各電流をｔ、Ａｓ １ｍｌ、定
電流源１１〜Ｉ、の各電流をＩ’ｌ ” １３ 、入力
回路から出力トランジスタＱｏｏのペースに向かう出力
１１ ｆＬｋ Ｉ ｏで表わすものとする。
）の各電流をｔ、ＡＩ Ｉ１１％差動対トランノスタ（
ＱＡＡ 、Ｑｓｓ ）の各電流をｔ、Ａｓ １ｍｌ、定
電流源１１〜Ｉ、の各電流をＩ’ｌ ” １３ 、入力
回路から出力トランジスタＱｏｏのペースに向かう出力
１１ ｆＬｋ Ｉ ｏで表わすものとする。
第２図は第１図における入力電圧Ｖｉｎと各部の電流と
の関係を示しており、以下第２図を参照して第１図の動
作を説明する６いま、入力電圧Ｖｌｎが基準電圧ｖｒ１
より低いと、トランジスタＱＩＡ ＋ ＱｔＡ＋ Ｑ３
Ａはオフ、トランジスタＱ＋、ｓ ＋Ｑｚａ ＋ Ｑｓ
ｓがオンであり、電η目＋ａ（＝１＋ ） ＋ Ｉｔｓ
（”Ｉｔ ） ＋ １ｓ＋＋（＝Ｉｎ ） が流れ
る。これに対して、Ｖｒｉ ＜ ”Ｉｎ ＜ Ｖｒｔに
なると、トランジスタＱｓｉ＋がオフ、トランジスタＱ
ＩＡがオンに反転して電流１１Ａ （〜１１ ）が流れ
る。また、Ｖｒｔ＜、Ｖｉｎ＜ Ｖｒｓになると、さら
り（トランジスタＱ！腸がオフ、トランジスタＱｔＡが
オンに反転して電流ｌ、Ａ（”ｔｔ）が流れる。また、
Ｖｉｎがｖｒｓより高くなると、トランノスタＱ１１．
鼾Ｂ ＋ Ｑｓｍはオフ、トランジスタＱＩＡ ＋ Ｃ
ｂｌ ｒ Ｑｓｌ ｄ５オンになり、電流ｌＩＡ ＋
ｌｔＡ ＋ ＩＩＩＡ （＝ｔｓ ）が流れる。
の関係を示しており、以下第２図を参照して第１図の動
作を説明する６いま、入力電圧Ｖｌｎが基準電圧ｖｒ１
より低いと、トランジスタＱＩＡ ＋ ＱｔＡ＋ Ｑ３
Ａはオフ、トランジスタＱ＋、ｓ ＋Ｑｚａ ＋ Ｑｓ
ｓがオンであり、電η目＋ａ（＝１＋ ） ＋ Ｉｔｓ
（”Ｉｔ ） ＋ １ｓ＋＋（＝Ｉｎ ） が流れ
る。これに対して、Ｖｒｉ ＜ ”Ｉｎ ＜ Ｖｒｔに
なると、トランジスタＱｓｉ＋がオフ、トランジスタＱ
ＩＡがオンに反転して電流１１Ａ （〜１１ ）が流れ
る。また、Ｖｒｔ＜、Ｖｉｎ＜ Ｖｒｓになると、さら
り（トランジスタＱ！腸がオフ、トランジスタＱｔＡが
オンに反転して電流ｌ、Ａ（”ｔｔ）が流れる。また、
Ｖｉｎがｖｒｓより高くなると、トランノスタＱ１１．
鼾Ｂ ＋ Ｑｓｍはオフ、トランジスタＱＩＡ ＋ Ｃ
ｂｌ ｒ Ｑｓｌ ｄ５オンになり、電流ｌＩＡ ＋
ｌｔＡ ＋ ＩＩＩＡ （＝ｔｓ ）が流れる。
ここで、差動対トランジスタのペース接地・１流増幅率
αΣｌとし、能動負荷トランジスタＱ＋ｏ＋ ＋Ｑ＋ｏ
ｔの電流伝達比をｒｔＪと仮定すれば、１ｂ力電流１０
は次式で示される。
αΣｌとし、能動負荷トランジスタＱ＋ｏ＋ ＋Ｑ＋ｏ
ｔの電流伝達比をｒｔＪと仮定すれば、１ｂ力電流１０
は次式で示される。
Ｉｓ −＝（ｔ、Ａ＋ｘ、ｍ＋ ＩＩＡ）−（１＋ａ
＋−ｘ、Ａ＋ｌ５ａ）・・・（１）上式（１）において
、電流（ＬＡ’＋ Ｌｍ） ＋ （■２Ａ＋［！Ｂ ）
ｌ （ＩｍＡ ｔ ｌｓｍ ）は前述したように基準電
圧ｖｒ、 ｌ ｖｒｆ ＊ ■ｒＢの点で反転す
るので、■。
＋−ｘ、Ａ＋ｌ５ａ）・・・（１）上式（１）において
、電流（ＬＡ’＋ Ｌｍ） ＋ （■２Ａ＋［！Ｂ ）
ｌ （ＩｍＡ ｔ ｌｓｍ ）は前述したように基準電
圧ｖｒ、 ｌ ｖｒｆ ＊ ■ｒＢの点で反転す
るので、■。
・〜１１をたとえばはば同じ′ｔＩＬ流値に設定してお
けば、上記出力電流ＩＯおよび出力電圧ｖＯも上記３点
で反転し、 （１） Ｖｌｎ ＜ Ｖｒｉ ’ＨＶｒｔ ＜ Ｖｌ
ｎ ＜ Ｖｒｓのときｌ。力；負極性、したがって出力
トランジスタＱｓ＋。妙五オンとな９、ｖｏはノ１イ１
Ｈ＃レベル（は＃チ第１響啄篭位） ｖｏＨとなり、 （２） Ｖｒｉ ＜ Ｖｌｎ ＜ Ｖｒｔ ｒ Ｖｒ
ｓ ＜ Ｍｉｎのときｌ。〃（正極性、したがって出力
トランジスタＱ＋＋。−オフとなり、ｖｏはロー１Ｌ”
レベルｖ。Ｌとなり、 上記４つの状態に応じてｖｏのレベルのｕ ＨＩＩ。
けば、上記出力電流ＩＯおよび出力電圧ｖＯも上記３点
で反転し、 （１） Ｖｌｎ ＜ Ｖｒｉ ’ＨＶｒｔ ＜ Ｖｌ
ｎ ＜ Ｖｒｓのときｌ。力；負極性、したがって出力
トランジスタＱｓ＋。妙五オンとな９、ｖｏはノ１イ１
Ｈ＃レベル（は＃チ第１響啄篭位） ｖｏＨとなり、 （２） Ｖｒｉ ＜ Ｖｌｎ ＜ Ｖｒｔ ｒ Ｖｒ
ｓ ＜ Ｍｉｎのときｌ。〃（正極性、したがって出力
トランジスタＱ＋＋。−オフとなり、ｖｏはロー１Ｌ”
レベルｖ。Ｌとなり、 上記４つの状態に応じてｖｏのレベルのｕ ＨＩＩ。
“Ｌ′が定まるっ
すなわち、第１図の電圧比較回路は、奇数の反転電圧を
持ち、全体としてはインバータとしての論理動作をし、
単一出力で安定した動作が得られる特長がある。この特
長は、従来の亀Ｌｔ比較回路（奇数が「ｌ」の場合）に
も当てはまるものであり、奇数の反転電圧を持つインバ
ータが電圧比較回路の一般理論となる。
持ち、全体としてはインバータとしての論理動作をし、
単一出力で安定した動作が得られる特長がある。この特
長は、従来の亀Ｌｔ比較回路（奇数が「ｌ」の場合）に
も当てはまるものであり、奇数の反転電圧を持つインバ
ータが電圧比較回路の一般理論となる。
第３図は本発明の第２実施例を示すもので、第１図に比
べて差動対トランジスタ（Ｑ４Ａ、Ｑ４１１）。
べて差動対トランジスタ（Ｑ４Ａ、Ｑ４１１）。
（Ｑ、Ａ、Ｑ５Ｂ）およびその定電流源１４＋Ｉ５なら
びに基準電圧Ｖｒ４（＞ Ｖｒｓ ）＊ Ｖｒｓ （＞
Ｖｒｉ ）を追加し、５個の反転電圧を持つようにし
ている。
びに基準電圧Ｖｒ４（＞ Ｖｒｓ ）＊ Ｖｒｓ （＞
Ｖｒｉ ）を追加し、５個の反転電圧を持つようにし
ている。
第４図は第３図における入力電圧ｖＩｎと各部電流の関
係を示すものであり、出力電圧ｖｏは（１） Ｖｌｎ（
ｖｒｔ 、 Ｖｒ、（Ｖｌｎ（ｖｒｓ 、Ｖ、４（Ｖｌ
ｎ＜ＶｒｓのときＩＩ Ｈ＃レベル （２） Ｖｒｉ＜ Ｍｉｎ ＜Ｖｒｔ ＋ Ｖｒｓ＜Ｖ
ｌｎ＜Ｖｒ４ｔ Ｖｒｓ＜Ｖｔｎのとき＠ Ｌ ＃レベ
ル の６つの状態をとる。
係を示すものであり、出力電圧ｖｏは（１） Ｖｌｎ（
ｖｒｔ 、 Ｖｒ、（Ｖｌｎ（ｖｒｓ 、Ｖ、４（Ｖｌ
ｎ＜ＶｒｓのときＩＩ Ｈ＃レベル （２） Ｖｒｉ＜ Ｍｉｎ ＜Ｖｒｔ ＋ Ｖｒｓ＜Ｖ
ｌｎ＜Ｖｒ４ｔ Ｖｒｓ＜Ｖｔｎのとき＠ Ｌ ＃レベ
ル の６つの状態をとる。
このように反転電圧が５つの場合の動作は、反転電圧が
３つの場合の延長に過ぎず、前述の電圧比較回路の一般
理論に合っている。
３つの場合の延長に過ぎず、前述の電圧比較回路の一般
理論に合っている。
第５図は、第１図におけるトランジスタＱＩＡＩＱｓＡ
のコレクタ同志、ペース同志が共通に接続されている点
に着目し、これらをマルチエミッタトランジスタＱ＋ｓ
ｈに置換したものであり、入力電圧側トランジスタの素
子数が２個で済む、。
のコレクタ同志、ペース同志が共通に接続されている点
に着目し、これらをマルチエミッタトランジスタＱ＋ｓ
ｈに置換したものであり、入力電圧側トランジスタの素
子数が２個で済む、。
第６図は、第３図におけるトランジスタＱＩＡＩＱｓｈ
＋ ＱＩ＆ のコレクタ同志、ペース同志が共通に
接続されており、またトランジスタＱｔＡ＋Ｑ４Ａのコ
レクタ同志、ペース同志が共通に接続されている点に着
目し、これらをそれぞれマルチエミッタトランジスタＱ
ＩＳＳＡ ＋ Ｑ、ｔａＡに置換したものであり、入
力電圧側トランジスタの素子数が２イー；で済み、第３
図の５個に比べて大幅に減少しでいる。
＋ ＱＩ＆ のコレクタ同志、ペース同志が共通に
接続されており、またトランジスタＱｔＡ＋Ｑ４Ａのコ
レクタ同志、ペース同志が共通に接続されている点に着
目し、これらをそれぞれマルチエミッタトランジスタＱ
ＩＳＳＡ ＋ Ｑ、ｔａＡに置換したものであり、入
力電圧側トランジスタの素子数が２イー；で済み、第３
図の５個に比べて大幅に減少しでいる。
なお、上記各実施例は差動対トランジスタとしてＮＰＮ
形、カレントミラー回路のトランジスタおよび出力トラ
ンジスタとしてＰＮＰ形を使用したが、これらの極性を
逆転させると共に電源の極性を逆転させるように変形し
てもよい。
形、カレントミラー回路のトランジスタおよび出力トラ
ンジスタとしてＰＮＰ形を使用したが、これらの極性を
逆転させると共に電源の極性を逆転させるように変形し
てもよい。
たとえば第１図の回路の各極性を逆転させれば第７図に
示すような電圧比較回路とな塾、ここで第７図中第１図
のトランジスタと逆極性のトランジスタには第１図と同
一符号を用いた上で″を付している。同様に、第８図は
、稟３図の回路の各極性を逆転させたものでおり、やは
り第３図のトランジスタと逆極性のトランジスタには第
３図と同一符号を用いた上で′を付している。第９図は
、第８図における入力電圧ｖＮｎと出力電圧Ｖ。との関
係を示すもので、ｖｎはＶ。
示すような電圧比較回路とな塾、ここで第７図中第１図
のトランジスタと逆極性のトランジスタには第１図と同
一符号を用いた上で″を付している。同様に、第８図は
、稟３図の回路の各極性を逆転させたものでおり、やは
り第３図のトランジスタと逆極性のトランジスタには第
３図と同一符号を用いた上で′を付している。第９図は
、第８図における入力電圧ｖＮｎと出力電圧Ｖ。との関
係を示すもので、ｖｎはＶ。
〜ｖｒ１１の各電圧点でそれぞれ反転（計５回）してい
るが、′全体として見るとインバータの論理となってい
る。
るが、′全体として見るとインバータの論理となってい
る。
なお、上述したような電圧比較回路の動作を確認するた
めの実験回路の一例を第１０図に示す。これは５つの反
転レベルを持つＰＮＰ入力型の電圧比較回路であシ、第
、１０図中第８図と同一部分は同一符号を付している。
めの実験回路の一例を第１０図に示す。これは５つの反
転レベルを持つＰＮＰ入力型の電圧比較回路であシ、第
、１０図中第８図と同一部分は同一符号を付している。
第１電源→−がＩＯＶ、第２に源−が接地電位、抵抗Ｒ
，＝５ＫＱ、抵抗Ｒ１＝Ｉ Ｋ ０％ ｖｒ１＝１ ”
％ ”ｒｔ＝２ Ｖ、 Ｖｒ３ ＝３ Ｖ、
Ｖｒ４ ＝４ Ｖ、 Ｖｒ５ ＝５ Ｖ。
，＝５ＫＱ、抵抗Ｒ１＝Ｉ Ｋ ０％ ｖｒ１＝１ ”
％ ”ｒｔ＝２ Ｖ、 Ｖｒ３ ＝３ Ｖ、
Ｖｒ４ ＝４ Ｖ、 Ｖｒ５ ＝５ Ｖ。
Ｒｓ ＝１００ＫΩ、 １．＝１．＝１．＝Ｉ４ ＝
ｔ、！；ｘｏｏμＡとし、入力電圧ｖＡｎとして０．４
ｖ〜５．６ｖの間で変化する三角波電圧を入力した場合
、この三角波の周期を１０ ｍｍ−１０μＳに変化させ
ても、第９図の入出力伝達特性と同じ動作を安定に行な
い、出力波形の立上り、立Ｆり期間に発振波形等の不安
定動作は見られないことが確認された。
ｔ、！；ｘｏｏμＡとし、入力電圧ｖＡｎとして０．４
ｖ〜５．６ｖの間で変化する三角波電圧を入力した場合
、この三角波の周期を１０ ｍｍ−１０μＳに変化させ
ても、第９図の入出力伝達特性と同じ動作を安定に行な
い、出力波形の立上り、立Ｆり期間に発振波形等の不安
定動作は見られないことが確認された。
上述したように本発明の電圧比較回路によれは、３個以
上の奇数の反転電圧を持ち、全体としてはインバータと
しての論理動作を行ない、単〉出力で安定した動作が得
られる、したかつで、゛たとえば三角波入力を３点で反
転させれば周期が入力の２になった・ぐルス出力が得ら
れ、また５点で反転させれば周期が２に゛なった・せル
ス出力が得られるようになり、本発明回路はノクルス周
波数の逓倍回路に応用することができる。
上の奇数の反転電圧を持ち、全体としてはインバータと
しての論理動作を行ない、単〉出力で安定した動作が得
られる、したかつで、゛たとえば三角波入力を３点で反
転させれば周期が入力の２になった・ぐルス出力が得ら
れ、また５点で反転させれば周期が２に゛なった・せル
ス出力が得られるようになり、本発明回路はノクルス周
波数の逓倍回路に応用することができる。
また、本発明回路は、入力電圧範囲を奇数の反転電圧点
により偶数の領域に区分し、入力電圧が奇数番目の領域
区分にあるか偶数番目の領域にあるかによって出力電圧
のレベルが異なるから、入力電圧の領域区分の検出回路
に応用することができる。
により偶数の領域に区分し、入力電圧が奇数番目の領域
区分にあるか偶数番目の領域にあるかによって出力電圧
のレベルが異なるから、入力電圧の領域区分の検出回路
に応用することができる。
第１図は本発明の第１９７１施例に係るＮＰＮ人力人力
型３レ転レベル電圧比較を示す回路図、第２図は第１図
の入力電圧対各部電流の関係を示す図、第３図は本発明
の第２実施例に係るＮＰＮ入力入力型５レ転レベル電圧
比較を示す回路図、第４図は第３図の入力電圧対各部電
流の関係を示す図、第５図は本発明の第３実施例に係る
マルチエミッタ型３反転レベル電圧比較回路を示す回路
図、第６図は同じく第４実施例に係るマルチエミッタ型
５反転レベル電圧比較回路を示す回路図、第７図は同じ
く第５実施例に係るＰＮＰ入力入力型３レ転レベル電圧
比較を示す回路図、第８図は同じく第６実施例に係るＰ
ＮＰ入力入力型５レ転レベル電圧比較を示す回路図、Ｗ
Ｊ９図は第８図の入出力伝達特性を示す図、第１Ｏ図は
第８図に対応する実験回路を示す回路図である。 （ＱＩＡ 、 Ｑ＋ｍ ） 、 （ＱＩＡ、Ｑｔｉ）
、 （Ｑ３Ａ、Ｑ３Ｂ）。 （Ｑ４ム１Ｑ４Ｂ）、（９口、 Ｑｓ＋＋ ）・・・差
動対トランジスタ、！、〜Ｉ、・・・定電流源、Ｑ＋ｎ
＋ ｒ Ｑ＋ｏｔ・・・能動負荷トランジスタ、ＱＩＩ
Ｏ・・・出力トランジスタ、１・・・入力信号端子、２
．〜２ｓ・・・基準電圧入力端ヱ、６・・・出力信号端
子、Ｑ１８Ａ ｒ ＱｔｓｓＡ＋ＱＣ４＾ ・・・マル
チエミッタトランジスタ。
型３レ転レベル電圧比較を示す回路図、第２図は第１図
の入力電圧対各部電流の関係を示す図、第３図は本発明
の第２実施例に係るＮＰＮ入力入力型５レ転レベル電圧
比較を示す回路図、第４図は第３図の入力電圧対各部電
流の関係を示す図、第５図は本発明の第３実施例に係る
マルチエミッタ型３反転レベル電圧比較回路を示す回路
図、第６図は同じく第４実施例に係るマルチエミッタ型
５反転レベル電圧比較回路を示す回路図、第７図は同じ
く第５実施例に係るＰＮＰ入力入力型３レ転レベル電圧
比較を示す回路図、第８図は同じく第６実施例に係るＰ
ＮＰ入力入力型５レ転レベル電圧比較を示す回路図、Ｗ
Ｊ９図は第８図の入出力伝達特性を示す図、第１Ｏ図は
第８図に対応する実験回路を示す回路図である。 （ＱＩＡ 、 Ｑ＋ｍ ） 、 （ＱＩＡ、Ｑｔｉ）
、 （Ｑ３Ａ、Ｑ３Ｂ）。 （Ｑ４ム１Ｑ４Ｂ）、（９口、 Ｑｓ＋＋ ）・・・差
動対トランジスタ、！、〜Ｉ、・・・定電流源、Ｑ＋ｎ
＋ ｒ Ｑ＋ｏｔ・・・能動負荷トランジスタ、ＱＩＩ
Ｏ・・・出力トランジスタ、１・・・入力信号端子、２
．〜２ｓ・・・基準電圧入力端ヱ、６・・・出力信号端
子、Ｑ１８Ａ ｒ ＱｔｓｓＡ＋ＱＣ４＾ ・・・マル
チエミッタトランジスタ。
Claims (3)
- （１）３以上の針数の組の差動対トランジスタと、これ
らの差動対トランジス−タの谷エミッタ接続点にそれぞ
れ対応して接続される定電流源と、前゛記差動対トラン
ジスタの各一方のトラン・ノスタのペースに共通に入力
電圧を印加し、各他方のトランジスタのペースにそれぞ
れ異なる基準電圧を印加する手段と、前記全数組の差動
対トランジスタのうちの奇数番目の前記入力電圧が印加
されるトランジスタのコレクタおよび偶数番目の前記基
準電圧が印加されるトランジスタのコレクタに共通に接
続される第１の負荷回路と、同じく前記全数組の差動対
トランジスタのうちの偶数番目の前記入力電圧が印加さ
れるトランジスタのコレクタおよび奇数番目の前記基準
電圧が印加されるトランジスタのコレクタに共通接続さ
れる第２の負荷回路と、この第２の負荷回路に接続され
る前記コレクタ共通部の出力によりスイッチング駆動さ
れる出力トランジスタとを具備し、入力電圧が奇数個の
基準電圧それぞれで定まる反転電圧を越える毎に出力ト
ランジスタの出力電圧が反転するようにしたことを特徴
とする電圧比較回路、 - （２）前記差動対トランジスタのうちのコレクタ同志が
共通の負荷回路に接続されかつ共通の入力端子が印加さ
れるトランジスタはマルチエミッタトランジスタが用い
られることを特徴とする特許請求の範囲第１項記載の電
圧比較回路。 - （３）前記第１の負荷回路および第２の負荷回路はカレ
ントミラー回路の一次側トランジスタシよび二次側トラ
ンジスタであり、この二次側トランジスタのコレクタに
前記出力トランジスタのペースが接続されること・を特
徴とする特許請求の範囲第１項６己載の電圧比較回路。 ＋４）前記定電流源それぞれはほぼ同一の電流値が流れ
ることを特徴とする特許請求の範囲第１項乃至第３項の
いずれかに記載の電圧比較回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090061A JPS58206977A (ja) | 1982-05-27 | 1982-05-27 | 電圧比較回路 |
| EP83104976A EP0095671B1 (en) | 1982-05-27 | 1983-05-19 | Voltage comparator circuit |
| DE8383104976T DE3365606D1 (en) | 1982-05-27 | 1983-05-19 | Voltage comparator circuit |
| US06/497,131 US4529893A (en) | 1982-05-27 | 1983-05-23 | Voltage comparator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090061A JPS58206977A (ja) | 1982-05-27 | 1982-05-27 | 電圧比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58206977A true JPS58206977A (ja) | 1983-12-02 |
| JPH0237547B2 JPH0237547B2 (ja) | 1990-08-24 |
Family
ID=13988045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090061A Granted JPS58206977A (ja) | 1982-05-27 | 1982-05-27 | 電圧比較回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4529893A (ja) |
| EP (1) | EP0095671B1 (ja) |
| JP (1) | JPS58206977A (ja) |
| DE (1) | DE3365606D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012124858A (ja) * | 2010-12-10 | 2012-06-28 | Asahi Kasei Electronics Co Ltd | 多入力差動増幅器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0235862B1 (en) * | 1986-03-07 | 1991-11-06 | Koninklijke Philips Electronics N.V. | Gamma correction circuit |
| FI87860C (fi) * | 1988-04-05 | 1993-02-25 | Nokia Mobira Oy | Differentialutgaongens koppling som enpolig |
| US5045732A (en) * | 1989-03-02 | 1991-09-03 | Mitsubishi Denki Kabushiki Kaisha | Polygon circuit |
| DE10053374C2 (de) * | 2000-10-27 | 2002-11-07 | Infineon Technologies Ag | Bipolarer Komparator |
| TWI222783B (en) * | 2002-11-01 | 2004-10-21 | Winbond Electronics Corp | Differential comparison circuit system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3649846A (en) * | 1971-01-07 | 1972-03-14 | Motorola Inc | Single supply comparison amplifier |
| JPS5329767A (en) * | 1976-09-01 | 1978-03-20 | Hitachi Ltd | Control circuit |
| US4270118A (en) * | 1978-01-05 | 1981-05-26 | Analog Devices, Incorporated | Parallel analog-to-digital converter |
| JPS5555605A (en) * | 1978-10-20 | 1980-04-23 | Hitachi Ltd | Protective circuit for power output circuit |
| US4300063A (en) * | 1979-11-26 | 1981-11-10 | General Motors Corporation | Multiple input window detector |
| JPS56168168A (en) * | 1980-05-29 | 1981-12-24 | Toshiba Corp | Window comparator circuit |
-
1982
- 1982-05-27 JP JP57090061A patent/JPS58206977A/ja active Granted
-
1983
- 1983-05-19 EP EP83104976A patent/EP0095671B1/en not_active Expired
- 1983-05-19 DE DE8383104976T patent/DE3365606D1/de not_active Expired
- 1983-05-23 US US06/497,131 patent/US4529893A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012124858A (ja) * | 2010-12-10 | 2012-06-28 | Asahi Kasei Electronics Co Ltd | 多入力差動増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0095671B1 (en) | 1986-08-27 |
| EP0095671A1 (en) | 1983-12-07 |
| US4529893A (en) | 1985-07-16 |
| JPH0237547B2 (ja) | 1990-08-24 |
| DE3365606D1 (en) | 1986-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0529886A (ja) | 出力回路 | |
| JPH0448285B2 (ja) | ||
| TW407398B (en) | Chopper type voltage comparing circuit capable of correctly determining output polarity, and voltage comparing method | |
| JP2990785B2 (ja) | 論理回路 | |
| JPH0226410B2 (ja) | ||
| US4310810A (en) | Modulator systems | |
| US4529893A (en) | Voltage comparator circuit | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JPH02162915A (ja) | ウィンドウコンパレータ | |
| CN107846212B (zh) | 高端电源开关控制电路 | |
| US6744306B2 (en) | Filter circuit | |
| JPH0328581Y2 (ja) | ||
| Vanaja et al. | Analysis of Different Generations of Current Conveyors Using CMOS and Its Simulation | |
| JPS62292014A (ja) | シユミツト回路 | |
| US7250790B2 (en) | Circuit for providing a logic gate function and a latch function | |
| JPS60236324A (ja) | 半導体論理集積回路 | |
| SU636628A1 (ru) | Устройство дл умножени широтномодулированных сигналов | |
| JP2906414B2 (ja) | 電圧−電流変換回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 | |
| JPS60207487A (ja) | 四相信号発生回路 | |
| JPH01303923A (ja) | 半導体装置 | |
| JPH07105710B2 (ja) | 論理回路 | |
| JPS61171218A (ja) | シユミツトトリガ回路 | |
| JPH10276051A (ja) | 増幅回路および半導体集積回路 | |
| JPH05299978A (ja) | コンパレータ |