JPS58207106A - プログラム可能な制御装置およびその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、機構の制１ｉ１１１装置に関し、特にプログ
ラマブル・コントローラとして知られるタイプの格納プ
ログラムの制御システムに関する。

〔従来技術の説明〕

格納さｈたプログラノ、がグイヤグラムと関連するスイ
ッチ接点およびリレー、またはアクチュエータ・コイル
と対応する一ノロゲラマブル・コントローラは公知であ
る。この夕゛イヤグラムは、梯子の段部な形成する各要
素が中・−のコイルに°ｔｄいて最終的に終る直列およ
び（または）並列に接続された接点の組合せを呈し得る
梯子の段部の如く構成されている。本コントローラは、
接点のその時の条件の論理的結果を累積する梯子段部の
各要素を順次進行することにより、また前記コイルを累
積した論理的結果に従って付勢もしくは消勢条件に設定
することにより格納プログラムを処理する。

各段部は交互に処理され、全ての段部が処理されると、
このサイクルは反復される。その時の接点の状態、即ち
接点が開路および閉路のいずれにあるかは、接点を検査
する瞬間もしくは前記の梯子型り゛イヤグラムの処理が
完了した後において判定される。この梯子型ダイヤグラ
ムのプログラム構造は制御波゛術者にとって馴染のある
ものであるという利点を有するが、このプログラム構造
はりログラムのどの部分＋Ｌ対する修正も全ての処理が
禁正されること、またその結果制御ａ１された機構の操
作が一時的に中断されろことを必要とする如き特有の短
所を有する。更に、プログラムの接点貼よびコイルは一
般に制御される諸素子と接続さオシた特定のインターフ
ェース回路に対ｌ−専用化されるため、プログラム用各
素子に対するインターフェース回路の置換は、プロ、グ
ラム要素の名称？新たなインターフェース回路の’ｒＮ
当てを反映１−るように変更することを必”皮とするの
ひある。

〔本発明の目的〕

従って、本発明の目的は、プログラムの実行が継続する
間のプログラムの修正を許容する制御された機構の処理
のための一ノ゛ログラムの生成に容易に１更用できる命
令ヒツトをｒ１′する一ノログラマプル・コントローラ
の提供！＝こある。

本発明の別の目的は、機構の操作サイクルを表わす複数
の命令シーケンス、ｔ６よび制御素子と対応する変更可
能な関連名称ならびに変数を含むプログラムを実行−す
るプログラマブル・コントローラの提供にある。

本発明の更に別の目的は、複数の命令シーケンスと関連
した変更可能な名称を含むプログラムを実行し、かつ他
の命令シーケンスの実行が＃続中選択された命令シーケ
ンスの修１［をｔｒｆ容するプログラマブル・コントロ
ーラの提供にある。

本発明の更に他の目的は、制御されるプロセスのプログ
ラムの生成とは無関係に実施される機構σ）諸素子と関
連するインターフェース回路の割当てを許容するプログ
ラマブル・コントローフ　＋７）　Ｓ供にある。

本発明のこれ以上の目的および長所については以下の記
述から明らかになるであろう。

前述の目的に従って、制御される素子の命令およびデー
タと関連する諸条件および変数を記憶するメモリーをイ
イし、かつ命令の実行のためおよび記憶されたプログラ
ム、陀よびデータの修正を行なうためのプロセッサを有
するプログラマブル・コントローラが提供される。記憶
されるプログラムは、各々が機構の操作サイクルのプロ
セスケ規定する複数の命令シーケンスを含むように構成
さＪしている。各命令は、実施される動作およびこの動
作の主題である少なくとも１つのデータ要素を識別する
オＲラン１−゛を含んでいる。この命令のすくランドは
、変数および機構の諸素子と対応する変更可能な名称を
含んでいる。各機構のサイクルのシーケンスは、命令シ
ーケンスのその時の実行１１能性を表わすためのｉＪ、
、関連するサイクルの状態信号ヲ有する。プロセッサは
この一υ〜イクル信号を周期的に検査し、状態信号か゛
リーイクルの実行ｉｉＪ能な条件ヲ表わすサイクル・シ
ーケンスの諸命令を実行する。実行不可能な条件１ま、
予ｌυ１されないプログラムされた斤延間隔および１１
されるが不光分゛ｔ【素子条件を含む。本装置は・ｊｑ
　Ｋ、コノトローラと外部のある素子との間のメツセー
ジの交換のための通信チャネルを含んでいる。本プロセ
ッサはこの通信チャネルを経て受取る選択されたメツセ
ージの形式に応答してサイクルの状態信＞ｊ、命令、ｔ
６よびデータを変更−する、、本コントローラは、機構
の６素子のモニターおよび：！ｉｌｌ　イ卸のためのイ
ンターフェース回路を含んで（・る。各素子と対応する
変更可能な名称がインターフェース回路しで対して独立
的１て割当てられて、記憶さハたサイクル・プログラム
を変更することなくインターフェース回路の割慢てを可
能にする。変更用能な名称および関連するデータは、ツ
リー型の２進数データ構造を有する名称テーブル・メモ
リーにおいて記憶さオｔるのである。

〔図面１（よる説明〕 以下に述べる望ましい実施態様は、本発明の譲受人であ
るＣ１ｎｃｊ−ｎｎａｔｉ　Ｍｊｌａｃｒｏｎ　Ｉｎｃ
、により製造されるプログラマブル・コントローラと対
応するものである。本出願人はＩｎｔｅ１社の８０８６
型もしくは相当品の如き市販されるマイクロプロセッサ
を用いて本発明を構成することを選択したが、他の素子
を使用することもでき、これにより本発明の頭書の特許
請求の範囲を限定する意図は全くない。

第１図において、プログラマブル・コントローラ１０の
主な構成要素には、揮発性、メモリー１２、プロセッサ
１４、オペレーティング・システムの不揮発性読出し専
用メモリー１８、インターフェース・ラック３２乃至４
０によりインターフェース回路即ちＩ１０モジュール４
２乃至６０と川に接続するバス・アダプタ２２乃至ろ０
を駆動する入出力インターフェース・バス２０、および
インターフェース・バス８０を介してプロセッサ１４と
接続された通信インターフェース７６が含マれる。２こ
の通信インターフェースは、Ｅ　Ｉ　Ａ　−ＲＳ　４２
２型通信リンク７Ｂを斤して外部の素子と通信する。

プロセッサ１４は、オペレーティング・システムｎｏｔ
ｖｉｓにおけろオペレーティング・システムのプログラ
ムに従ってメモリー・バス１６を介してデータケアクセ
スするごとによりメモリー１２に存在する格納プログラ
ムの諸品名を実行する。このオペレーティング・システ
ムのプロクラムは、割込みサービス・ルーチン、サイク
ル処理ルーチンおよびメツセージ処理ルーチンを含んで
いる。

主システムの連発性メモリーは、サイクル・プログラム
・ストア６２．関連（−るサイクル記述ｆストア６４、
サイクルクル叩インタープリタ作業領域６８、名称テー
ブル７０．オペランド・ストア７２、およびメッセーノ
・バッファ７４をぽむいくつかの主たるブロックに別当
てられる。本出願人の制御１方式は、命令ジークンスを
規定する災数の機構操作サイクルとして機械全体の制御
機構の規足に依存する。メモリーに格納される時、これ
らのサイクルは命令Ｂｌｌち命令コートゞ、アドレス指
定モート９およびオはラント９を含ムプログラム・スト
ア６２の命令コートとして現われる。このサイクル・プ
ログラム・ストア６２に加えて、各サイクルと関連する
サイクル記述子がサイクル・リストを構成するサイクル
記述子ストア６４に記１意される。このサイクル記述子
の情報は、ある機構のサイクルおよびその関連する命令
シーケンスのその時の実行可能度を示す２つのサイクル
状態ワード、サイク／Ｌの実行が再開される場合の命令
の、部所を示すその時のプログラム・カウンタ、遅延命
令の場所を示す１次の○Ｐ」プログラム・カウンタ、１
つのサイクルの遅延間隔において残る時間を監視するワ
ード、あるサイクルの時間制限間崗の時間の残りに対す
るワード、ｔｄよび関連する時間切れポインタに対する
ワードを含み、また直前０リサイクルのサイクル記述子
の部所、および実行される次のサイクルのサイクル記述
子の場所を含んでいる。

インタープリタ・頭１或６８内では、プロセッサ１４は
その時実行中のサイクルの各命令と関連する情報の即時
可用度に依存する。インタープリタ領域６８内には、そ
の時のプログラム・カウンタおよび［次のＯＰＪプログ
ラム・カウンタを含むサイクル記述子の情報のいくつか
の局部的複写、ビット［直を保管するためのビット・ス
タック、ワード値の保管のためのワー　１・゛・スタッ
ク、このビット・スタックおよびワード゛・スタックに
対する適゛ｈｆｆスタック・ポインタ、論理演算機能の
解（、てＭいて使用されるビット・アキュムレータ、デ
ィジタＩし算術演１１（Ｆ−おいて使１［１されるワー
ド・アキュムＶ−タ、およびある命令即ｒ）操作が実行
されるオ〜？ランドの値を一時的に記憶−４−ろオはラ
ン）、゛一時スストが含まれている。

オペランｌ−”・ストア７２内已τは、インターフェー
ス・モジュール４２１′７至６０の１つに一日ける！特
定の入出力インターフェース回路と対応する素子のイメ
ージ・ストアに格納さ矛した選択されたワー１−’の入
力ビツトおよび出力ビットを選（尺的にアクセスするた
めに使用されるバイト・マスクが存在する。入出力素子
のイメージ−ストアは、入出力素子、即即ち入出カモジ
ュール４２乃至６０′Ｌ現われるインターフェース信号
により反映される如き制御される機構のリミット・スイ
ッチの如き条件検出素子（入力側）およびソレノイドゝ
の如き作動素子（出力側）のその時の値を記憶するため
の領域である。オイランド・ストア７２は中た、入出力
インターフェース回路とは吋応しないビット値（ｃ対−
する変更可能な名称に関する内部のビットに対する記憶
域と、アナログ・インターフェースの如キワード・デー
タについて作動する入出力素子と関連して使用される入
出力ワードに対する記憶域をモ含んでいる。プログラム
・ストア６２に格納されるオはランド・ワードは単に名
称テーブル７０に対する指標に過ぎないため、変更可能
な名称の値はこの時オはランド・ストア７２に対して与
えられる如き名称テーブル７０において見出さ」ｔたオ
はランド・ストアのアドレス゛ケ介して検索される。プ
ログラム・スト了６２内のオイラントゝの評価の詳細に
ついては以下において論述しよう。

次に第２ａ図においては、プログラマブル・コントロー
ラのオペレーデイング、システム、プログラムの実行は
パワー・オンに続いて、処理ステップ１００ｂてより示
される・℃ノー・アップ初期化ルーチンの実行から開始
する。このパワー・アップ初期化ルーチンは、システム
の）・−ビラエアが適ＩＥに機能していることを検査し
かつ多くのシステム変数の値を初声１比するためある自
己検在ノログラムの実行に使用される。この・ξノー・
アップ初ａｌ化がエラーなしに終りまで実行されること
を前提として、判断ステツーノ１０２は・・・ノー・了
ツブの障害が存在することを＾と・■・シ、システムは
吐行して処理ステップ１０６により示される如き／ステ
ム・クロックの割込みを可能にする。本プロセスはこの
時処理メツセージ１０８に対するプロセス・ステップま
で継続する１１１０信メツセージ処理、ルーチンについ
ては以下に詳細に記述する。もし実際叫パワー・アップ
、、Ｉ−＋に障′Ｍが１７−在したならば、ツロセツナ
は処理ターミナル１０４により示される如き停正相省が
与えられる。

システム・クロックの割込みに応答するクロック割込み
サービス・ルーチンを第２ｂ図に示す。

処理ステップ１１０テよりンステム、クロック、カウン
タが増進させられ、クロック・カウンタの内容が検査さ
れてシステム・クロックが判断ステップ１１２により示
される如く１秒の量測定したかを判定する。１秒の間隔
が経過すると、次に間隔厚延割込みが設定されて遅延間
隔刈込みサービス・ルーチンの実行を行なう。これは処
理ステップ１１４により示されている。一方、クロック
・カウンタが１秒の、ｊ’％　渦を判定しなければ、こ
の時のノットウェアの状態が走査と等しいかどうか１で
ついてステップ１１６に粘いて即時判断が行なわれる。

もし走査割込みサービスルーチンの実行中にクロック割
込みが生じ木ならば、走査サービス・ルーチンは実行の
ための許容し得る１００間だけ超過１７て、判断ステッ
プ１１６が判断ステップ１２２に至りこの時間のオー、
・Ｚ−ランが許容されるかどうかにつし・て判断する１
、もしオーバーランが許容されるならば、クロック、；
１ｊ込みサービス・ルーチンが完了し、実行はターミナ
ル１２４の復帰（・でより再び走査割込みルーチンに戻
ることにより続行する。もしオーバーランが許容されな
け土ｔば、処理ステラ、７’１２６により示される如く
オー・ミー　ラン・フラッグが設定され、その時のサイ
クルが灰埋ステップ１２８により示される如くエラー条
件：・こ設定される。その後、このプロセスはター　ミ
ナル１５Ｏへの帰、−２により継続する。もし正存ｊ；
’ｌ　を源７＾シ°−ビスがタロツク割込みの発生と同
時に萌行しＩＫければ、処理ステップ１１８により示さ
れるように走査割込みの設定によりこのプロセスは継続
してサイクルの処理を可能にし、次いでターミナル１２
０により戻るのである。

次に第２ｃ図においては、走査割込みサービス・ルーチ
ンが示されている。この走査割込みが設定されたものと
し、かつこれ以上の高い優先順位のサービスの必要がな
いものと仮定すれば、処理ステップ１６２により示され
る入出力交換ルーチンを最初に実行することにより実行
が進行し、次いでステップ１６４により示される如くサ
イクル処理ルーチンによる処理サイクルに続くのである
。この走査割込みサービス・ルーチンは、第２６図のメ
ツセージ処理ルーチンへの帰還により、あるいはターミ
ナル１ろ６により示される如き割込み（でよって終結す
ることになる。

全体的１ニオ−ミレーティング・システム・ルーチン即
ちループの最後のものが第２ｄ図乃至第２ｒ図遅延間隔
の割込みサービス・ルーチンを表わしている。本出願人
は、プログラムの遅延間隔が秒もしくは分単位で測定さ
れることを許容し、あるいは−日のプログラム時間まで
遅延するように選択した。この遅延間隔割込みサービス
。ルーチンは種々の間隔カウンタを更新させ、現在活動
状態にあるサイクルのどれが仔延間隔にあるかを判定し
、かつプログラムの遅延間隔が終了したがどうかを判定
するように作用−する。遅延間隔割込みサービス・ルー
チンは、遅延間隔割込みが設定さＪｌかつこれがこの時
最も高い優先順位の割込みである時に実行される。この
サービス・ルーチンは、最初のサイクルに対してサイク
ル・セレクタを設定することにより、即ちサイクル・リ
ストの最初のサイクルのサイクル記述ｒの選択により処
理ステップ１４０において開始する。関連するサイクル
に対する効果における遅延、によび時間制限のタイプを
記録するため便用される２番目の状態ワードが処理ステ
ップ１４２によりサイクル記述子から検索され、また選
択されたす・ｆクルがその時判断ステップ１４４により
秒単位で測定される遅延間隔にあるかどうかを判断する
ため検査される。もし選択されたサイクルが秒？Ｐ−位
で遅延する場合は、この遅延値がステップ１４６により
減分され、次にこの値を検査してステップ１４８により
零に等しいかどうかを判定する。もしこれが零に等しけ
れば、選択されたサイクルが体重状態でないことを表示
する状態に最初の状態ノー　ドが設定され、サイクルが
秒単位で遅れて（・ないことを表示する状態に２番目の
状態ワードが設定され、その時のプログラム・カウンタ
が次の６ｐプログラム・カウンタに等しくなるよう強制
されるが、その全ては処理ステップ１５０において示さ
れる。一方、もし選択されたサイクルが秒単位で送れな
かった場合は、ステップ１４６乃至１５０が飛越され、
プロセスは判断ステップ１５２において継続することに
なる。もし遅延間隔が終了していなげれば、処理ステッ
プ１５０が飛越され、プロセスは処理ステップ１５２に
おいて続行することになる。

第２ｄ図の処理ステップ１５２乃至１６６は、選択され
た機構の操作サイクルの実行のため許容された時間の制
御のために使用される。もしこの機構の操作サイクルが
ある制限された時間内に実行されるべき場合、制限タイ
マーが選択された間隔の解に従って所要の間隔の値にな
るように設定される。判断ステップ１５２は、秒単位の
解のタイマー制限値が２番目の状態ワードにより反映さ
れる如く設定されたかどうかを判定し、もしそうであれ
ば、この１直は判断ステップ１５４において減分され、
判断ステップ１５６において零と等しいかどうか検査さ
れる。もしこの制限時間が終了しておｆｔば、このサイ
クル記述子の２番目の状態ワードは、制限抄タイマーか
ステップ１５８により時間切れになったことを示すため
設定され、判断ステップ１６０は予め選択されたプログ
ラムの継続点が記録されたかどうかを判定する。もし時
間切れポインタが存在するならば、判断ステップ１６４
が時間切れポインタの値と等しくなるようにその時のプ
ログラム・カウンタを設定し、処理ステップ１６６は最
初の状態ワードを活動状態に設定する。もし時間切れポ
インタが存在しなければ、最初の状態ソードが処理ステ
ップ１６２ニより時間切れ状態に設定されることになる
。選択さ才したサイクルが秒の制限間隔を設定しない場
合、あるいは秒の制限間隔が終了していない場合には、
プロセスは判断ステップ１６８において続行して選択さ
れたサイクルがサイクル・リストにおける最後のサイク
ルであるかどうかを判定し、もしそうでなければ、サイ
クル・セレクタ処理ステップ１７０により次のサイクル
に設定される。一方、もし選択されたサイクルがサイク
ル・リストの最後のサイクルである場合ニは、プロセス
は秒のカウンタの増進により処理ステップ１７２におい
て続行し、これから負性の線Ｂを経て第２ｅ図まで続く
のである。

次に第２ｅ図においては、処理ステップ１７４乃至１８
８を用いて時間単位の遅延が選択されたサイクルに対し
て設定された時使用される分カウンタおよび時間カウン
タを更新する。判断ステップ１７４に、しいては、秒カ
ウンタを６０に等しいかどうかについて検査し、もし６
０に等しくなければ、遅延間隔割込みルーチンは完了し
、プロセスの実行は遅延間隔割込みにより割込が行なわ
れたプロセス内で継続す不・。もし秒カウンタが６０と
等しければ、この秒カウンタは零に設定され、分カウン
タが処理ステップ１７６および１７Ｂに示される如く増
進させられる。分カウンタはこの時判断ステップ１８０
によって６０と等しいかどうかについて検査され、もし
６０と等しければステップ１８２により零に等しく設定
され、時間カウンタはステップ１８４により増進させら
れる。時間カウンタは判断ステップ１８乙において？４
に等しいかについて検査され、もし２４に等しければ、
このカウンタは処理ステップ１８８により零に等しく設
定される。

もし分カウンタが６０に等しくないか、あるいは時間カ
ウンタが２４に等しくないか、あるいはこの両方の条件
が満たされるならば、プロセスは処理ステップ１９０に
おいてＭ　ｒｊ　ｌ、、こ〜でサイクル・セレクタがサ
イクル・リストにおける最初のサイクルに設定されるの
である。

秒ｌト位の遅延の処理に関−号るルーチンの場合と同様
に、選択されたサイクルのサイクル状態を検査して選択
されたサイクルが判断ステップ１９ろにより分単位で測
定された間］１噛で遅延−するがどうかについて判定す
る。分を修泣の遅延間隔は秒単位の遅延間隔と同じよう
に処理され、この場合、分単位の遅延間隔の調整を行な
い、これを検査し、かつ適当な処理経路を用いるため第
２ｅ図の処理ステップ１９４乃至２０２を用いるのであ
る。

選択したサイクルが分単位で測定された間隔の遅延に設
定されない場合は、プロセスはＪ２ｆ図において判断ス
テップ２０４で継続して選択したサイクルがプログラム
された時刻に対して〃延状態にぬるかどうかの判定を行
なう。第２ｆ図の処理ステップ２０６乃至２１２は、プ
ログラムされた遅延時間に対して実際に測定された時刻
を検査し、選択されたサイクルの状態ワードを適当な条
件に調整する。時刻処理に続いて、選択された間隔は分
単位の間隔制限によりプログラムされているがどうかに
ついて判定するため検査され、もしそうでなければ、プ
ロセスは判断ステップ２２８で継続１−て選択されたサ
イクルがサイクル・リストの最後のサイクルであるかど
うかについて判定する。もしそうでなければ、サイクル
・セレクタがサイクル・リストの次のサイクルに進めら
れ、プロセスは負性の線Ｂ１　から第２ｅ図の処理ステ
ップ１９２で継続する。もし選択されたサイクルがサイ
クル・リストの最後のサイクルであれば、遅延間隔割込
みルーチンのプロセスは完了し、プロセスはターミナル
２６２の帰還を経て割込みされたプロセスに戻る。もし
選択したサイクルが分単位の解の間隔制限を受けるなら
ば、第２ｆ図のステップ２１４乃至２２６は前に述べた
間隔の秒栄位制限と同じ方法で間隔の分単位の制限を処
理する。

第２ａ図乃至第２ｆ図の３つの主なループがクロック割
込み、走査割込”　：Ｆ６よび遅延間隔割込みに対する
割込みサービス・ルーチンの割当てられり優先しはルに
従ってプログラマブル・コントローラ内の機構のサイク
ル都合の全体的な実行を管理することが判るであろう。

第２ｃ図の走査割込みサービス・ルーチン（ｉ機構の操
作サイクルの実行のための主なループで旨り、工１０交
換およびサイクル処理ルーチンとして示される２つの主
なルーチンを含んでいろ。第２１１図のクロック割込み
ルーチン、Ｍよび第２ｅ図乃至第２ｆ図の遅延間隔割込
みルーチンはプログラマブル・コントローラ１４の全体
的な処理時間を管理するため使用されるのである。

次に第３図においては、工・′０素子のイメージおよび
オはランｌ−’・ストア７２を更新しかつＩ、１０モジ
ユール４２乃至６０における出力インターフェースに対
するインターフェース回路のその時の状態を更新するた
め１重用されたＩ１０交換ルーチンが示され℃いる。こ
のＩ１０素子イメージ・ストアは、Ｉ１０モジュール４
２乃至６０の両人出力素子のインターフェース回路のそ
の時の状態を反映している。サイクル命令がプロセッサ
１４により処理される時、出力素子と関連するＩ’１０
インターフェース回路に対する新たな値が制御さ、）℃
る機構の入力素子と関連するインターフェース回路のそ
の時の条件に従って生成される。従って、１／○交換ル
ーチンは工１０イメージ・テーブル内の入力素子のその
時の状態を維持１〜、かつ出υ素子と関連するインター
フェース回路に対して新たに生じた状態を伝送するため
の手順である。第１図のモジュール４２乃至６Ｄのイン
ターフェース回路に関して実際に出入りするデータ転送
はＩ１０バス２０貼よびバス・アダプタ２２乃至３０に
より達成される。各バス・アダプタは１／′○モジユー
ルからのインターフェース回路の条件を符号化して、デ
ータ・ワード９をラック、モジュールおよび回路を識別
し、かつ回路の状態を表わすＩ１０バス２０上に置く。

同様に、各バス・アダプタは、選択された回路の状態を
更新するため、プロセッサ１ＡによりＩ１０パス２０上
に置かれたランク、モジュール、でよび回路を識別−す
るデータ。ワードを復号するのである１、 第ろ図Ｋ　、ｔ６いては、Ｉ１０文喚ルーチンは、交喚
了ドレス・カウンタが素子のイメージの最初のアビレス
と等しく設定さｉｔろ処理ステップ２４０から開始する
。オはランド・ストア７２からの適当な入出力マスクが
処理ステップ２４２　において選４尺されて反転されろ
。この反転されたマスクは逃狸ステップ２Ａ４（で１６
いてＩ、’Ｏ−ミスとｌ’　Ａ　Ｎ　Ｄ　ｌされて、入
力素子と関；Ｌｆ−るインターフェース回路の状態を茂
わすビットを切、’；ｌ−む。その結果：ま、この時処
理ステップ２ａ６ｔｃおいて保管される。処理ステップ
２４Ｂに、喧いて１１０マスクが再び検索され、処理ス
テップ２５０においてこのマスクは１／○イメージの選
択されたバイトと［−ＡＮＤ」さｈて出力素子を駆動す
るインターフェース回路と関連するビットを切離す。、
、こ、、５れらのヒ゛ットの状態は次に処理ステップ２
５２にｔ６いて工１０．ｅスに対して転送される。処理
ステップ２５４に旨いては、保管され入力ビツトが新た
に転送された出力ビットと「ＯＲ」され、次にこの組合
せが処理ステップ２５６によりＩ１０素子のイメージ・
テーブルに対して復元される３、アトゝレス・カウンタ
がこの時検査されて、選択されたアトゝレスがテーブル
の最後の了ドレスであるかどうかを判定し、もしそうで
なければ、この了トゝレス・カウンタは処理ステップ２
６０において増進される。一方、もし了ドレス・カウン
タが判断ステップ２５８により判定される如くイメージ
・テーブルの最後のアビレスと等シければ、このプロセ
スは処理ステップ２６２におし・て継続ｌ−てワード値
をＩ１０バスから■／○入力レジスタにおいて記憶し、
次いでこれから処理ステップ２６４に至り、Ｉ１０出力
レジスタからｌ−１０バスに対してワード値を出力する
。これらの最後の２つのステップは、アナログからディ
ジタルへ、またディジタルからアナログへの変換の如き
ワード情報について作動する工／○インターフニー７ス
を包含する。これによりＩ１０交換迅埋を完了し、シス
テム全体の処理がターミナル２６６を経て定在；’；−
ＩＩ込みサービス・ルーチンまで継続するのである。

次に第４図において、走査ンＩ］込入サービスの制御卸
下で実行されるサイクル叫埋ルーチンが示されている。

前述のθ［」＜、ある機構の操作サイクルと関連する命
令シーケンスはサイクル名称により識別され、２つのサ
イクル状態ワードと関連している。最すの状態ワードは
サイクルの天行可能度を反映し、２番目のソービ遅延間
隔喧よび時間制限の判定内容を反映する。最初の状態ワ
ードがその時選択されたサイクルの実行ｕＪ能度な反映
する条件にあるためのこれらの１イノ１はライフル処理
、・ルーチンによりα埋されろことになる。サイクルの
処［！（ｌは、サイクル・リストの最初のサイクルの選
択により第４図のα１（（ｊステツノ２７０において開
始°市る。選択されたサイクルｏ）２ｍ目の状態ワード
は処理ステップ２７２により示さｈる如く検索さ土ｔ、
選択されたサイクルが判１仇ステップ２７４ＩＣより示
される如くミリ秒単位で次さ牙′シる調時された間桶の
制限を受けるかどうかについて判定するため倹存さハゐ
。もし七５でル、り゛しば、このプロセスは、遅延間崗
ｔす込みサービス−ル−チンに関してｍｌシこ述べた間
隔１！ｉｌｌ限の処理のため使用されたと同じ方法でス
テップ２８８乃至２９６にピいて５・継続する。もしミ
リ秒単位の間隔制限が設定されなければ、あるいはもし
設定されたミリ秒単位の制限間隔が満了しなければ、こ
のプロセスは選択されたサイクルに対する最初の状態ワ
ードを受信する処理ステップ２７６において続行する。

この状態ワードは、判断ステップ２７８に示される如く
選択されたサイクルの実行可能度の判定のため試験され
るのである。

選択されたサイクルが実行可能なサイクルであるものと
すれば、命令シーケンスの実行はその時のプログラム・
カウンタしてより識別される命令の実行により進行する
。もしこの操作の実行の完了と同時にサイクル出１」フ
ラッグが設定されなければ、判断ステップ２８２により
判定される如く、命令シーケンスの別の命令の実行はス
テップ２８０に：Ｆ６けるプロセスを継ｉ売する判断ス
テップ２８２からの戻り１詠により行なしれる。−力選
択されたサイクルのサイクル出１］゛フラッグがある命
令の実行により設定されたならば、全体的なサイクル処
理ルーチンは判断ステップ２８乙において継続し、ここ
で選択されたサイクルがサイクル・リストの最後のサイ
クルであるかど′うかが判定される。もしそうであれば
、あのサイクル処理ルーチンは尼了し、処理はターミナ
ル２９８により示される如く走査割込みルーチン（（戻
る。選択されたサイクルがサイクル・リストにでける（
債後のサイクルでなければ、サイクル・セレクタは処理
ステップ２８乙によりリストの次のサイクルまで進めら
れ、サイクル処理ルーチンが反復される。このように、
サイクル・リストの全てのサイクルのその時の状態につ
いて質疑が行なわれ、実行されるべきサイクルの条件が
実行不可能な条件定設定されるまで、あるいはサイクル
出［」フラッグが設定されるまで実行可能なサイクルの
命令が実行されるのである。

、１ｊ 実行可能なサイクルの命令の実際の実行は、第５ａ図乃
至第５ｒ図の命令実行ルーチンに従って実施さＩＬる〇 次に第５ａ図に町いて、第４図の処理ステップ２８０は
第５ａ図において拡張されて命令シーケンスの各命令の
実行のため必要な諸ステップを示す。

第５ａ図の処理ステップ６００から開始した次の命令ワ
ード９はサイクル・プログラム・ストア６２から検索さ
れ、命令アドレスは処理ステップ３０２において保管さ
れ、検索された命令ワードゞのアトゝレス指定モードは
処理ステップ３０４により示される如く評価され、命令
コードはステップ３０６において復号され、判定された
操作サブルーチンはこの時処理ステップ６０８によって
呼出される。インタープリタ６８と共働してプロセッサ
ｉａにより実行されるべき各命令は、一義的なサブルー
チンにより規定される。操作サブルーチンの実行の完了
と同時にこの命令の処理は完了し、処理は第５ａ図の戻
りターミナル６１０におり第４図のサイクル処理ルーチ
ンに戻されるのである。

当業者には、コントローラの完了な命令セットが本文に
記述され第５ｂ図乃至第５ｒ図に示される事例に限定さ
れることなく、これらが本発明により実施される機構全
体のサイクル処理の達成に役立つ命令の例示に過ぎない
ものであることが理解されよう。本願の意図するところ
は、機構の操作サイクル少なくとも１つの条件付き命令
、即ちプログラムされた間隔の満了もしくは予測される
条件の満足にいずれかに依存する命令を包含することで
ある。このため、サイクルの処理中、ある特定のサイク
ルの実行がｆ’　ｉｔ！１１された条件が満たされない
か、あるいはプログラムされた間隔が満ｒしていない故
に一時的に禁市される期間が存在することが予期される
。主な条件付き命令は第５ｂ図、第５ｃ図および第５ｄ
図に示されている。

第５ｂ図において、待機数式命令は、数式の評価を意図
した一連の命令の実行に先立って、選択されたサイクル
のその時のプログ゛ラム・カウンタ（ｐｃ）を保管させ
る。第５ｃ図において、相補待機試験命令が、数式の評
ｍＩｉの結果が判断ステップ３２０におけるプログラム
された条件と等しいかどうかを判定し、もしそうであれ
ば、ターミナル６２６に進む判断ブロック３２０の肯定
側により示されるように処理は以降の命令の実行を継続
する。

一方、もしその結果がプログラムされた条件に等しくな
ければ、その時のプログラム・カウンタは第５ｂ図のス
テップ３１２により保管されたプログラム・カウンタの
値と対応する保管値と等しくなるよう設定され、その後
処理ステップ６２４に帖いてサイクル出口フラッグが真
の条件に設定される。

処理はターミナル６２６および３１０を経てサイクル処
理ルーチンの実行に戻すことにより続行するのである。

次に第５ｄ図においては、遅延間隔を開始するための遅
延命令ルーチンが示されている。遅延間隔の処理につい
ては既に第２ｄ図乃至第２ｆ図の遅延間隔サービス割込
みルーチンに関して記述した。第５ｄ図の処理ステップ
ろろ０は、遅延命令のオはランドであるプログラムされ
た遅延値を選択したサイクルの遅延時間の記憶場所にロ
ート’−する。

処理ステップろ６２は、選択されたサイクルのその時の
プログラム・カウンタを遅延命令アト９レスに等しくな
るように、また次のＯＰプログラム・カウンタを次の命
令子ドレスに等しくなるよって強制し、処理ステップ６
ろ４は、次元即ち分、秒または時刻に従って、最初の状
態ワードを体重状態に等しく設定し、２番目の状態ワー
ドを選択された遅延状態に設定する。処理ステップ６６
６は、サイクル処理がターミナルろろ８の戻りを経て継
続される遅延命令サブルーチンを完−ｒする真の条件に
サイクル出口フラッグを記憶する。

第５ｅ図はサイクルの間隔制限タイマーを記憶するため
の命令サブルーチンを示し、その処理過程については；
￥延間隔サービス・ルーチンに関して既に記述した。第
５ｅ図の処理ステップ４ろＯは２番目の状態ワードを選
択された制限間隔次元に記憶し、処理ステップ４ろ２は
制限タイマーに制限値を有する命令のオはランドを記憶
−する。ターミナル４ろろは第４図のサイクル処理過程
への戻りを生じる。

第５ｆ図乃至第５１図は、ディジタル演算ｉ６よび論理
演算の実行に必要な主なルーチンを示す。

特に、第５ｆ図のサブルーチンはディジタル演算のセッ
トを示し、第５ｇ図のサブルーチンは算術演算の組合せ
を容易にするためのワード・スタックの使用を示してい
る。第５ｆ図においては、算術演算サブルーチンが指示
された算術演算を実行し、インタープリタ６８のワード
９・アキュムレータに結果を置いて第４図のサイクル処
理に戻る。一連の算術演算が実施される場合、インター
プリタ６Ｂのワード・スタックの使用により中間結果を
このスタックのロートゝさせ、こｋからスタック・ポイ
ンタの操作によって検索させる。ある命令によりスタッ
クに対するエントリが行なわれ、あるアト９レス指定モ
ードの評価によって検索される。

このため、処理ステップ４４０はワード・アキュムレー
タからのワードゝ・スタックをロートゝし、処理ステッ
プ４４２はワード・スタック・ポインタを更新する。こ
のスタックの操作の完了と同時に、第４図のフローチャ
ートに対するターミナル４４２への戻りによりサイクル
処理が継続する。

同様に、論理演算が第５ｈ図のサブルーチンのフローチ
・ヤードに示される如〈実施することができる。こ〜で
、選択された論理演算が処理ステップ３９０により実行
されて、論理的結果をインタープリタ５８のビット・ア
キュムレータに残し、処理過程はターミナルろ９２の戻
り冗より継続する。一連の論理演算を組合せるため、中
間結果をこのビット・スタックに置くことができ、また
ビット・スタックに対するエントリのためのサブルーチ
ンは第５１図に示されるが、こ〜で処理ステップ４５０
が７キユムレータからのスタックの最上位をロードシ、
処理ステップ４５２はこのビット・スタック・ポインタ
を更新゛する。ワードゝ・スタックの場合と同様に、値
は了ドレス指定モート９の評価によりビット・スタック
から検索される。このビット・スタックの操作の完ｒと
同時に、サイクル処理は第４図のフローチーＹ−）に対
するターミナル４５４の戻りを経て継続するのである。

カウント機能の構成はディジタル演算の使用により可能
になるが、選択された入力の条件に応じである論理的結
果に対−する解を与える従来のプログラマブル・コント
ローラ機能は論理演算を使用して最も良好に実施される
ことが判るであろう。

この論理演算の結果はインタープリタ６８内のビット・
アキュムレータの記憶領域に残される。このビット・ア
キュムレータがらオペランドゝ・ストア７２に対する転
送を行なうために、ストア・ビット命令が使用される。

第５Ｊ図に示されたサブルーチンは、処理ステップ４１
ｏによるビット・アキュムレータからオペランド５・ス
トアに対してず直を転送し、然る後第４図のサイクル処
理ルーチンに戻る。更に別の命令（図示せず）はビット
、アキュムレータに対するオペランド直のロー１を許容
する。命令セットのビット処理能力を完全に発揮させる
ため、第５ｍ図のセット・ビット命令はあるビット・オ
はラン１の状態を直接処理ステップ４００により示され
る如く［○ｔＪＪまたはＪＯＦ　Ｆ　ｊにセットするこ
とを可能にし、その後サイクルの処理はターミナル４０
２の戻しにより継続するのである。

第５に図のストア・ワードゝ命令サブルーチンはストア
・ビット請合と対志し、処理ステップ３５０によるワー
ド・アキュムレータからオペランド・ストアに対する値
の転送を行、・１い、その後ターミナル６５２を経て第
４図のサイクル処理ルーチンに戻ル。ワード９・アキュ
ムレータに対するオペランド値のロート８の命令は許容
されるが図には示さない。ワード処理に対する命令セッ
トを完了するため、第５ｎ図のフローチＹ−）の比較８
令が、ワードの値をオペランドの値と比較するため適当
な８令を経て２つの値が等しいか、また不等レベルにつ
いての比較を許容する。もしこのワードの比較が判断ス
テップ４２０により判断される如くある真の条件をもた
らすならば、またもしこの比較条件が満たさなければ、
ビット・アキュムレータは処理ステップ４２２により偽
にセントされる。いずれの場合（（も、ビット・アキュ
ムレータの設定ニ続いて、ターミナル４２６を解する戻
りによりサイクルの処理が継続するのである。

全体的なサイノル処理を直接制御するため２つの別の命
令が使用されるが、これらの命令は、処理ステップ６６
０によって選択されたサイクルの最初の状態ワードの状
態をその活動条件に設定した後、ターミナル６６２にサ
イクル処理を戻す第５ｐ図の開始サイクル命令を含んで
いる。選択されたあるサイクルの処理を開始する能力に
加えて、選択されたあるサイクルの処理は出口命令の実
行により指令と同時に付勢され、そのためのサメルーチ
ンは第５ｑ図に示されている。第５ｑ図の処理ステップ
４６０においては、選択されたサイクルの最初の状態ワ
ードが不活動状態に設定され、サイクルの出口フラッグ
は処理ステップ４６２によって真の条件１（設定され、
その後サイクル処理はターミナル４６４へ戻ることによ
り継続する。

あるサイクル内のサイクル処理の別の制御は第５ｒ図に
示さ几た飛越し命令により行なわれるが、これはプログ
ラムをして必要に応じて茄令ンーケンス内の分岐の実施
を可能にする。第５ｒ図の処理ステップ６４０はその時
格納されるプログラム・カウンタに対する新たな値の計
算を行ない、サイクル・プロセスはターミナル６４２に
戻ることにより継続するのである。

再び第５ａ図に戻って、全体的な向合実行ルーチンは処
理ステップ３０４　Ｋより示される如きオ深うンドアト
ゝレス指定モートゞの評価を要求する。第６ａ図はこの
了ドレス評価ルーチンを示してし・る。処理ステップ４
８０がも開始するこのアドレス指定モードは復号され、
その後このモード手順は処理ステップ４８２により示さ
れる如く実行される。アドレス指定モードの評価の完了
と同時に、この命令の処理は第６ａ図のター　ミナル４
８４によ’）示される如く継続され、処理ステップ６０
６における第５ａ図のルーチンに７寸して戻ることにな
る。

ｍ１述の如く、オはランド変更用能な値と共に制御され
た素子と対応する変更可能な名称を含んでいる。別のオ
ペランド・タイプは、リテラルで示された実際のオペラ
ンドと、ワード９・スタックおよびビット・スタックか
らのスタックイ直を含んでいる全体的なアドレス指定モ
ード使用を史に強化するため単一のアレー名称による一
連の値の指定およびアレーの相係による一連の値の内あ
る特定の値の選択を可能にするアレー・アドレスノ旨定
を含むように選択された。最も広いアレーのアドレス指
定範囲を可能にするため、アレーの名称は常に変更可能
な名称として記憶され、アレーの指標ｒ１・↓リテラル
、または変更可能名称、またはあるスタック値として記
憶することもできるものである。

第６ｂ図および第６ｃ図は、ビットおよびワードの両方
の変数に対する変更可能な名称に対するアドレス評洒サ
ブルーチンを示している。アドレス指定モードが記号も
しくは・変更可能なタイプの名称ビットまたはワードで
ある時記憶されるオはランドは識別子またはロケータ、
即ち名称テーブル７０内の変数の指数である。第６ｂ図
において）ま、名称テーブルの指標はオはラント９の値
プラス、オペランド９・ストア・アト９レスに対する増
分に設定される。このアドレスは素−子のイメージまた
は内部のビット・テーブル内の場所を指示し、ビット値
ハ後で処理ステップ４９２により検索され、オはランド
・ストア７２から選択されたビット）ま処理ステップ４
９４によりインタープリタ領域６８のオペランドの一時
的記憶場所にロードされ、その後命令実行ルーチンがタ
ーミナル４９６で続行することを許容される。完全に同
じｔ５法で、第６ｃ図のルーチンは、命令ワードと共に
記憶されたオはランド値に基づくオはラント９・ストア
・アトゝレス１（名称テーブル指標を設定することによ
り処理ステップ５００で開始する記号もしくは変更可能
名称ワードのアビレス指定モー　ビを処理する。その後
、処理ステップ５０２はオペランド・ストア・アビレス
によりノーｒを検索し、所安のワード（直が処理ステッ
プ５０４により一時的記憶域（てロードされる。実行は
ターミナル５０６により命令処理ルーチンまで継続する
１、 第６ｄ図および第６ｅ図は、ビットおよびワードの変化
列に対する全体的なアドレス評価ルーチンを示している
。第６ｄ図（（おいては、名称テーブル・アトし°ス指
標が、オはランド値プラス、オはランｌ−”・ストアの
アニドレスに対する増分に設定されている。選択された
アレーに対するこのオくランド・ストア円の規定アト９
レスは処理ステップ５１２によりアレー・ば−スに保管
される。その後、アレー指標アドレスの評価が行なわれ
、了し−の指標が処理ステップ５１４を軽て戻される。

処理ステップ５１６においては、アレー・ベースおよび
指標の和を含むオペランドゞ・ストア・アドレスが計算
され、選択されたビット値が処理ステップ５１８により
一時的記を緘に記憶される。然る後、命令ワードの処理
がターミナル５２０まで継続する。第６ｅ図においては
、アレー・ワードゞ・ルーチンが、処理ステップ５６８
により一時的記憶域にオはランド・ワード値をロードす
るステップ５６０乃至５６Ｂを介して同じ汎用手順を実
行し、その後命令ワードの処理がターミナル５４０を経
て継続する。

第６ｆ図および第６ｇ図は、ビットおよびワード・スタ
ックから変更可能な値を受取るためのアドレス指定モー
ドの評価手順を示している。第６ｆ図においては、アド
レス指定モードのＴＯ３ＢＩＴがビット・スタックの最
上部を示している。このビット・スタック・ポインタの
値は処理ステップ５ｂＯにより恢系され、通常はビット
・スタックの次の空の場所を示すポインタが処理ステッ
プ５５２においで減分されてビット・スタックの最後の
エントリを見出し、処理ステップ５５４はこのスタック
の最上部からのビット値をインタープリタ領域６８の一
時的記憶域に人士する。その後、ターミナル５５６によ
り命令の処理が続行する。アドレス指定モードＴＯ３Ｗ
Ｏがワードゝ・スタックの最上部か「）の値が要求され
ることを、」＜シている第６ｇ図によれば、処理ステッ
プ５５０はインタープリタ領域６Ｂからのワード・スタ
ック・ポインタの値を検索し、処理ステップ５６２によ
りワード・スタック、ｉインタ減分されてワード・スタ
ックの最後のエントリを指示し、指示されたワード値は
次に処理ステップ５６４によりインタープリタ領域６８
のオペランｌ’の一時記憶域にロードされる◇命令ワー
ドゞの処理を完了したスタック・アドレス指定の評価の
最上部はターミナル５６６において継続する。

変更可能な名称タイプのアドレス指定モードに加えて、
リテラル・アドレス指定モードは直接命令ワードによる
オはランド値の記憶域を提供１．、Ｆ６ｈ図はリテラル
・ワード・アドレス指定モートゝの処理のためのルーチ
ンである。第６ｈ図においては、もしアドレス指定モー
トゝがワードリテラル・モート９であれば、処理ステッ
プ５７０がこのオＲラントゝ値をインタープリタの一時
的記憶域に入れ、命令の処理はターミナル５７２におい
て継続するのである。

当業者には、本願の制御方式が比較簡単な命令セットを
用いるプログラムの生成？可能にし、かつ機構の操作サ
イクル内の論理演算およびディジタル算術演算の処理を
容易に−ｊるものであることが明らかであろう。このプ
ログラムの生成は、制御されるべき全プロセスが検査さ
れ、やや簡単な多くの操作サイクルに分割されることを
必要と一′４−る。各サイクルは、プログラマにより選
択されたコントローラの命令セットおよび変更可能な名
称の基本的な命令を用いて、名称と、前述の機構サイク
ルと関連する素子を関連付ける一連の即ちある順序の命
令が割当てられている。各サイクル内（（は、プログラ
ムされた間隔の満了もしくは変更の対象となるある条件
の満足に依存する少なくとまでに述べた制ｆｆ１ＩＨ式
は、プロセッサの時間０）　！埋のため最も有効な方法
でこれらの命令シーケンスの各命令の実行を可能にする
ものである。特に、実行可能なシーケンスの無条件の命
令が順次迅速に実行される。サイクルの処理は満たされ
ない条件付き命令に達するまで［ｔ、ｉ−され、シーケ
ンスをなすその後の各命令を実行不可能にする。各々の
実行可能なサイクルの命令は、全ての実行可能なサイク
ルが処理されるまでこのように処理さ１℃るりである。

その後、プロセッサはメツセージの処理に進む。

あるシーケンスの命令の修正が必要となる時、その後の
サイクルが割込みもなく継続−むる間、以下に述べるメ
ツセージの処理ルーチンを用いである特定のサイクルと
関連−４−る命令を修ｉＥ、−することかｕｆ能である
。これは、各々が命令シーケンスの実行可能度を反映す
る状態ワードを有するサイクルにおける全体的に制御さ
れたプロセスＩ）　一連ノプログラミングである。サイ
クルの最初の状態ワードの条件がこのサイクルが実行不
可能な状態にある時は常に、このサイクルの各命令は実
行されない。しかし、これは、状態ワードが実行可能な
条件にあるべきサイクルを表示するサイクルの各命令の
実行と干渉することはない。

再び第２ｃ図において、サイクル・リストの各命令の実
行の完了と同時に、定食サービス側込みルーチンが完了
され、処理は第２ａ図のステップ１０８であるメツセー
ジの処理に戻される。メツセージの処理のための全体的
な手順は第７図に示されている。次に第７図において、
判断ステップ６ＤＯが記憶域７４のメツセージ・バッフ
ァ内のあるメツセージの存在を検出する。このメツセー
ジ・タイプは処理ステップ６０２により復号され、適当
なメツセージ・サブルーチンの完了と同時に、送出割込
みフラッグが処理ステップ６０６により設定され、処理
ステップ６０８に示される如く外部の通信素子にまり行
定応答が受取られる時、プロセスは判け■ステップ６０
０における手順の開始に戻すことにより継続し、このた
めこの状態はターミナル６１０ＶＣより示される如くク
ロックの割込みが検索されるまで継続する。ＴｈＪ述の
如く、コントローラはメツセージのタイプの処理のため
のルーチンを内蔵してサイクル毎に妃１意されたプログ
ラムの修正を行なう。第８１図乃至第８Ｃ図はメツセー
ジのタイプを修正するプログラムの例示である。

前述の如く、最初の状態ワードが実行不可能な状態を表
示するサイクルの修正が可能である。この最初の状態ワ
ード９のサイクルの修正を許容する状態は、関連する命
令シーケンスに対するサイクル実行が阻止されることを
意味する「ブロック状５杏」として表示さｈる。−１沢
さえまたサイクルの最初の状態ワードゝは、第８ａ図の
ノーセージ・り、イブ・サブルーチンνこより「ブロッ
ク状態」の表示を含むその使用可能条件り〕どれに対し
ても設定することができる。「更新状態１」なるメツセ
ージは、第８ａ図の処理ステップ６２０により選択され
たサイクルの状態ワードの選択されたビットの状態を設
定する。メツセージの処理はターミナル６２１に対する
戻りにより継読−ｔ−６８あるサイクルの最初の状態ワ
ード９の状態が一旦ブロック状態に設定されると、この
サイクルのコートゝはプログラム・ストアから検索でき
、また通信チャネルを介して外部の素子に対して転送す
ることもできる。従って、コードの修正はテキスト編集
技術により外部素子内に実施することもできる。第８ｂ
図は、記憶されたプログラムを外部素子に対する転送の
ためメツセージ・バッファに置＜サイクル編集メツセー
ジ・サブルーチンのフローチャートである。処理ステラ
７″６２７において、サイクルの記述子の状態ワードが
初期の条件に設定され、最初の状態ワードはブロック状
態を表示し続ける。処理ステップ６２８はプログラム・
ストア６２から記憶域７４のメツセージ・バッファに対
して命令コードを転送する。ターミナル６２９の戻りに
より、メツセージの処理が再開されて外部素子ニ対する
サイクル・コードの転送を行なう。

修正が完了すると、修正されたサイクル・コードが、外
部系子から通信インターフェース７６を介する転送によ
りプログラム・ストア６２に再ロードされる。第８Ｃ図
は、プログラム・ストア６２における修正されたサイク
ル・コードの再ロードに使用された「サイクル更新」メ
ツセージ・タイプのフローチャートである。処理ステッ
プ６２６はメツセージ・バッフアンこおいて待機する修
正されたコードを処理ステップ６２に転送１．、処理ス
テップ６２４はストア６４に粘いて修正されたサイクル
記述子の情報をロードする。メツセージの処理はターミ
ナル６２５を経て再開される。更に２つのメツセージ・
タイプが完全に新しいサイクルの記憶および常駐サイク
ルのプログラム・ストア６２からの除去を可能にする。

新たなサイクルの命令シーケンスがサイクル・プログラ
ム・ストア６２内に記憶されるべき時、新たなサイクル
のメツセージ・タイプが転送されて第８ｃｌｌのメツセ
ージ・サブルーチンが呼出される。処理ステップ６：：
６０においては、新たなサイク＃　を検索−Ｃるメモリ
ーのブロックが割当てられる。このサイクル記述子のブ
ロック域は処理ステップ６ろ２により割当てられ、サイ
クル記述子は処理ステップ６３４により初期化される。

メツセージの処理はターミナル６６６において継続する
。

プログラム・ストア６２から存在する命令シーケンスを
削除するため、削除サイクル・メツセージ・タイプが転
送され、バッファ内で受取った時、第８ｅ図のメツセー
ジ・サブルーチンが呼出される。このサイクルの削除の
ためには、プログラム・ストア６４０がサイクル・リス
トからサイクル記述子を除去し、ステップ６４２がプロ
グラム・ストア６２からコート９を削除し、これまで使
用されない記憶域を自由記憶域に戻す。処理ステップ６
４４はサイクルの名称を削除する。その後、メツセージ
の処理はターミナル６４６まで継続する。

サイクル・プログラム・ストア６２に記憶された各命令
を修正する能力に加えて、名称テーブル７０におけるエ
ントリの変更のための多くのメツセージ・タイプが存在
する。これらのメツセージは、サイクル・プログラム・
ストア６２において記１意されたプログラムの修正の修
飾のため必要である。明らかに、サイクルの命令シーケ
ンスの削除および付加は名称テーブル７０の内容に影響
を及ぼす。この名称テーブルのエントリは７０内の固定
された場所を占めるが、２進数ツリーの形態におけるデ
ータ構造により了ルフ゛アベット順に並べられる。他の
データ構造も固定されたエントリ場所の試みと共に使用
することもできるが、２進数ツリーは処理時間およびメ
モリー空間の諸要件の処理における利点を提供するもの
である。この２進数ツリーは第９ａ図に示されている。

関連した情報を有する名称テーブルの各エントリは第９
ｂ図の２進数ツリー内の節点を構成し、後続の節点への
分岐はエンド１月（より格納されたリンク・データによ
り表わされる。次に第１図においては、名称テーブル７
０は名称と、ＯＰストア・了ドレスと、左側のリンクと
、右側のリンクを含むように示されている。左側および
右側のリンクは、関連する名称テーブルのエントリの左
側と右側における後の節点を指示する名称テーブル指標
に対する指標値である。選択された節点の左側に対する
節点は選択された節点よりもアルファー；ットの順序に
おいて低く、右側の節点はアルファはット順位が高くな
っている。この２進数ツリーのデータ構造の使用は、別
の使用可能な構造に比較してメモリー空間の節減をもた
らし、また名称テーブルのエントリの修正を最も有効な
方法で達成することを可能にするものである。名称が名
称テーブルにおいて付加または削除ぐきる前に、最初に
この名称がテーブル中に存在するかどうかの判定を行な
わなければならないことが判るであろう。このためには
、「名称の探索」なる名前のメツセージ・タイプにより
２進数ツリーにおける探索が行なわれる。

次に第９図おいては、この「名称の探索」メツセージ・
タイプ・ルーチンが示されている。処理ステップ６５０
から始めて、名称テーブルの指標が零に設定されてダミ
ーの値を形成し、名称テーブルに対する探索スタックと
共に使用される探索スタック・ポイ／りが零に等しくな
るように設定される。名杯探系メツセージにおいて与え
られるオーεう／ドは、判断ステップ６５２における名
称テーブル指標により表示される名称テーブルのエント
リと比較される。もしオ・くラント９が常にダミー値を
有することになるエントリとは等しくなければ、ステッ
プ６５４は探索スタックの最上部を名称テーブル指標の
最近の値に等しくなるように設定する。

その後、判断ステップ６５８は名称テーブルの指標によ
り指示されるエントリが名称探索メ・ンセー　ジ内に与
えられるオ・くラント９よりも大きいかどうかを判定し
、もしそうでなければ、再び、これは常にこのダミー値
に関する場合であり、探索スタック・フラッグが処理ス
テップ６６８により右側の値に設定され、スタック・ポ
インタは処理ステップ６７０によって増分さえしる。こ
の探索スタック・フラッグは、関連するスタック・エン
トリにおける節点からの探索において用いられる方向の
軌跡を保持するために使用される。一方、もし名称テー
ブル指標により表示される名称テーブルのエントリがオ
はラントよりも大きい場合には、このスタック・フラッ
グは処理ステップ６６０　Ｋより左側の値に記憶された
ことになり、またスタック・ポインタは処理ステップ６
６２によって増分される。与えられたオはラント９が名
称テーブルのエントリよりも大きいという条件に対応す
る処理ステップ６７２においてこの時継続中である名称
チーノルのエントリは、これが右側のリンクと関連して
（飄たかどうかを判定するため検査される。もしそうで
なければ、その時のオ啄ランドは名称テーブル内で使用
可能ではなく、処理ステ・ンプ６７６はメ・ンセージ・
バッファ内で見出されなかった名称メツセージのロード
を行い、その後メツセージの処理はターミナル６７Ｂに
より継続する。一方、もし判断ステップ６７２がその時
のエン）　ＩＪが実際に右側のリンクを有することを判
定したならば、指標が右側のリンクにおける指標値と等
しくなるように設定され、このプロセスは判断ステップ
６５２マで戻ることにより反復される。同様に、オはラ
ンドが名称テーブルのエントリよりも小さく・ことが判
定される場合には、判断ステップ６６４は表示された名
称テーブルのエントリが関連する左側のリンクを有する
かどうかを判定し、もしそうであれば、名称テーブルの
指標は左側のリンクにより表示される値に等しくなるよ
うに設定され、プロセスは再び判断ステップ６５２にお
いて継続することになる。プロセスがいずれかの戻しル
ーチンにより継続されるものとすれば、オはランドの値
が名称テーブルの指標により指示されるエントリと等し
く・ことカー見出される時、処理ステップ６５６はメー
セージ・バッファ（（おける探索完了メツセージのロー
ディングを行ない、メツセージの処理はターミナル６８
０＋ｙより継続する。もし名称が名称テーブルして付加
されるならば、名称探索ルーチンの結果はオペランドゝ
が左側のリンクまたは右側のリンクの℃１ずれかとして
関連付けらｈる２進数・ツリーの最後の節点を表示すべ
きことが判るであろう。一方、もし名称探索メツセージ
ＶＣ３６いて与えられたオーＳランドが名称テーブルか
ら削除されたオ又ランドであるならば、名称探索ルーチ
ンの結果（１２進数ツリー内で削除されるべき名称を見
出すことになる。

再び第９ａ図によれば、２進数ツリーの節点が付加もし
くは削除される際、その効果はツリーの構造の不均衡を
生じることが判るであろう。本願では、選択された節点
から最も離れた節点に基づいてツリーの均衡を維持する
ようにアルゴリズムを選択した。即ち、選択された節点
からある方向に最も離れた節点が１つ以上のリンクによ
る他の方向に進む選択された節点から最も遠い節点より
もこの選択された節点から更に離れる時は常に、この選
択された節点において、２進数ツリーが均衡状態にない
ものと考えられる。この２進数ツリー内の不均衡の状態
の結果、以後の探索およびツリーに対する修正が更に複
雑さを増す効果を生じることになる。従って、本願では
、２進数ツリーにおける不均衡を生じるどんな付加また
は削除の完了時においては均衡状態を回復するように選
択されている。均衡化ルーチンのこれ以上の詳細につい
ては以下に譲る。

次に第１０図においては、「名称付与」のメツセージ・
タイプに対するメツセージ、サブルーチンが示されてい
る。このメツセージ・タイプは名称テーブルの対する名
称の付加を行ない、従って２進数ツリーの構造に対−む
る付加を行な’）ｏこのメツセージ・サブルーチンは、
第９図に関して記述した名称探索サブルーチンの呼出し
により処理ステップ６９０　において開始する。この名
称探索サブルーチンの完了と同時に、処理ステップ６９
２’ｖ！探索スタツク・ポインタを減分して、探索スタ
ックに対して行なわれた最後のエントリをこの探索スタ
ックに指示させる。判断ステップ６９４はこのスタック
・フラッグを検査して、前記のエントリの関連するスタ
ック・フラッグが左側または右側の値と等しいかどうか
をｆ４Ｊ定して、付加される名称がこのエントリよりも
大きいかあるいは小さいかを表示する。もしこれが右側
の値と等しければ。

名称テーブルの指標により表示された名称テーブルのエ
ントリの右側のリンクが名称テーブル（（おいて便用可
能な仄の空間の名称チー７）し指標値に設定される。反
対に、もし判′：階ステップ６９４　Ｋより判断される
如く空間スタック・フラッグが右１１１１１の値と等し
くなければ、指標により表示される名称テーブルのエン
トリの左側のリンクは処理ステップ６９８により次に使
用１丁能な空間の値と等しくなるように設定される。そ
の後、このプロセスは空間スタック・ポインタを増分す
る処理ステップ７００において継続する。この状態は、
ポインタの値を探索スタックの次の使用可能な空間に置
き、次いでその時の指標値が、スタックのエン）　ＩＪ
の最上部を付加された名称の先行するものの指標にする
処理ステップ７０２によりスタックの最上部にロードさ
れる。処理ステップ７０４は名称テーブルに対する名称
の付加に続いて行なわれるように均衡ルーチンを呼出し
、この均衡ルーチンの実行後、メツセージの処理はター
ミナル７０６の戻りにより継続する。当業者には理解さ
れるように、第１０図のルーチンの効果は、名称探索ル
ーチンにより見出される２進数ツリーの最下部における
左側または右側のリンクの値を新たな名称テーブルのエ
ントリの値に強制することである。処理ステップ７０４
により呼出される均衡ルーチンについては以下に詳細に
記述しよう。

次に第１１ａｌ：Ａおよび第１１ｂ図においては、削除
名称メツセージ・タイプに対するルーチンが示されてい
る。このメツセージ・タイプは名称テーブルからの名称
の削除ならびにある節点の削除に続く２進数ツリーの均
衡化を行なう均衡ルーチンの開始を行なう。この削除名
称ルーチンは、第９図（（関して示された名称探索ルー
アンの呼出しにより処理ステップ７１０において開始す
る。名称探索ルーチンがこのメツセージ・タイプにおけ
るオＲランドとして与えられたエントリを見い出す時、
名称テーブル指標は削除されるべきエン）　ＩＪを指示
することになる。処理ステップ７１２は、Ｄで識別され
る場所にこのルーチンの目的のための名称テーブル指標
を保管する。判断ステップ７１４は削除されるべきエン
トリが右側のリンクを有するかどうかを判定する。もし
そうでなければ、この探索スタック・ポインタは処理ス
テップ７１６により減分され、指標は処理ステップ７１
８によりスタックの最−Ｅ部、即ち削除されるべき名称
のＭのものの唾に弄しくなるように設定される。その後
、探索スタック・フラッグは判断ステップ７２０により
左側の値と等しいかどうかについて検査され、探索スタ
ック・フラッグが左側または右側のどちらリンクに等し
いかに従って、名称テーブル指標により表示されるその
時の名称テーブルの適当なリンクが削除される名称テー
ブルのエントリの左側のリンクと等しくなる。これは、
その指標がＤに保管されたエントリの左側のリンクに右
側のリンクまたは左側のリンクにいずれかを設定する処
理ステップ７２２または７２４によって達成される。そ
の後、２進数ツリーを再び均衡させる均衡ルーチンが処
理ステップ７２６により呼出され、この均衡化ルーチン
の完了と同時に、メツセンジの処理はターミナル７２８
において継続する。処理ステップ７１８乃至７２４の効
果は、削除された節点の前の節点の適当なリンクをこれ
が削除された節点の左側のリンクにおける削除された節
点に続く節点を指示するように強制することである。こ
のことは、全く、右側のリンクを持たない削除された節
点であることに未件付けられるのである。

削除された節点が確かに右側のリンクを有する場合には
、プロセスは判断ステップ７１４の肯定１ｉｔ１１から
処理ステップに進むことになり、この場合探索スタック
・ポインタはＤで示される場所に保管されることになる
。処理ステップ７ろ２においてはスタックのその時の最
上部がその時の指標値（（等しくなるように設定され、
スタック・フラッグは処理ステップ７６４疋より右側の
リンクに設定される。この指標は次に処理ステップ７ろ
６によってその時の名称テーブルのエントリの右側のリ
ンクにより示される値と等しくなるよう設定さＪし、こ
の右側のリンクのエン）　ＩＪはこの時検査されてその
後に判断ステップ７３８における左側のリンクが続くか
どうかを判定する。もしこの名称テーブルのエントリが
左側のリンクを持たなければ、処理ステップ７４８はＳ
において指標の値を保管してこれが削除されたエントリ
の後続の節点の値であることを示し１判断スチノブ７５
０）まスタック・ポインタのその時の値がＴＤに１呆管
された値と等しいかどうかを判定する。もしそうであれ
ば、後続の節点が左側のリンクを持たなかった場合と同
様に、プロセスは負性の線Ｂ２　を経て処理ステップ７
６２に進む。こ匁で、後続の節点の左側のリンクが削除
されたエントリの左側のリンクに等しく設定され、処理
ステップ７６４が場所Ｔにその時のスタック・ポインタ
を保管する。処理ステップ７６６はこの探索スタック・
ポインタを（ＴＤ−１）において保管された値と等しく
なるよう設定し、処理ステップ７６８はこの時この指標
をスタックの最上部における値に対して強制する。処理
ステップ７６６および７６８の効果は、削除されるべぎ
エン）　ＩＪＯ前の名称テーブルのエントリに等しくな
るようにこの指標を設定することである。判断ステップ
７７０は前のエントリ＋ノ）スタック・フラッグを検査
してこれが左側も１−＜は右側のどちらの値に設定され
るかを判定（７、処理ステップ７７２および７７４は適
当なリンクを削除されたエントリの前のエントリの値で
あるＳに保管された指標の値に等しくなるように設定す
る。然る後、処理ステップ７７６はスタック・ポインタ
？増分して、このスタック・ポインタをＴＤに保管され
た値と等しくさせる。

処理ステップ７７８は表示された最上部のスタックを前
のエントリの指１票値と等しく設定し、処理ステップ７
８０はこのスタック・ポインタなＴ１に１された値まで
進める。その後、削除された均衡化ルーチンは処理ステ
ップ７８２により呼出されるのである。

第１１ａ図にＭける判断ステップ７３８に帖いて、削除
されたエントリの右側のリンクのエントリの後に左側の
節点が続いていたことが判定されたならば、処理ステッ
プ７４０乃至７４６により示されるループが指標を削除
さり、たエントリの右側のリンク・モードの左側の最も
下方の節点まで訪ませることになる。このルー　チンの
完了と同Ｉ寺に、ｌｊ−側のリンクε・こ関する最終）
・省査はこれ以上左側のリンクが存在しないことを提・
１モし、指標値がＳに保管されてこの遠隔の左側モード
が削除されるべき名称テーブルのエントリの後続するも
のであることを示すことになる。その後、判断ステップ
１５０が探索スタック・ポインタがＴＤに保管されたイ
１ｎと等しくないことを判定することになり、また判断
ステップ７５２における検査が行なわれて後続の節点の
後に右側のリンクが続くかどうかを判定することになる
。もしそうでなければ、指標はステップ７５６によりス
タックの最上部における１直に等しくなるように設定さ
れることになり、後続節点の前の節点の左側のリンクと
なる左側のリンクはステップ７５５によりクリ了される
ことになる。プロセスはこの時処理ステップ７５８１Ｃ
：ｔ＝いて負性の線Ｂ１を経て継続し、こへで指標は後
続の値と等しくなるように設定され、後続の節点の右側
のリンクは削除されたエントリの右側のリンクと等しく
なるように設定されることになる。一方、もし後続の節
点が実際に右側のリンクを有−することが判定されたな
らば、指標はステップ５７４に喧いてスタックの最上部
の値と等しくなるように設定され、この値の左側のリン
クはステップ７５６において後続の節点の右側のリンク
と等しくなるように設定されることになる。その後再び
、プロセスは負性の−Ｂ１乞経て継続するのである。

削除された名称のモニターのサブルーチン内のリンクの
修正の効果が削除されたエン）　ＩＪＯ前の節点に対し
て削除されたエントリの後続の節点を接続するよう作用
することであることが判るであろう。あるエン）　ＩＪ
後の２進数フリーの再均衡化については後で第１４ａ図
および第１４ｂ図に関して詳細に記述することにする。

更に興味あるメツセージ・タイプは、サイクル・プログ
ラム・ストア６２に記憶さ才した変更”’Ｉ　能名称に
対−↑るＩ１０モジュール４２乃至６０の内の１つのイ
ンターフェース回路の再割当てを行なうメツセージであ
る。サイクル・プログラム・ストアにおける変更可能名
称の使用を可能にするという望ましい結果は、インター
フェース回路の割当てが格納されたプログラムに対する
修正を必要としないことである。あるインターフェース
回路の再割当てがある構成要素の障害の故に必安とな′
：″ζ る場合は、未使用のインターフェース回路を適゛ｈな変
更可能名称に割当てることができる。既に述べ１こ叩く
、工１０交換更新ルーチンに関しては、入力素子と関連
するインターフェース回路（１）　ソ０）時の状態がオ
ペランド９・ストアのＩ１０素子イメージに対して転送
され、従ってその値は１４による適当なアトＶス指定モ
ード・サブルーチンの実行によりアクセスすることがで
きる。反対ＩＣ，ある出力素子と関連するあるインター
フェース回路の状態における変化を生じるあるサイクル
の命令の実行の結果は、再びオペランド９・ストア７２
のＩ１０素子イメージを介して得られる。１つのインタ
ーフェース回路のある変更可能名称に対する再割当てを
行なうためには、オペランド・ストア７２の適当なマス
クおよび名称テーブル７０の関連するオはラントゝ・ス
トアの７ドレスおよびタイプを修正するだけでよい。

次に第１２図１！ζ喧い℃は、割振りデータ・メツセー
ジ・タイプを示す。このメツセージ・タイプの実行は、
問題となるサイクルが実行不可能な条件に設定されるこ
とを必要としない。判断ステップ７９０は、問題のイン
ターフェース回１洛が人力ビット・タイプであるかどう
かを判定する３、もしそうであれば、入力マスクの適当
なビットがプロセッサ７９２により「ＯＮ」に設定され
、指示された変更可能名称に対−するオペランド・、ス
トア、ア、・レスは処理ステップ７９４ｙｃより更新さ
れる。オにラント９・タイプは処理ステップ７９乙によ
り更新される。もし割振られるべきビットが入力ビット
でなかったならば、判断ステップ７９８がその設定ビッ
トであるかどうかをｔ４］定−する。もしそうであ）し
は、出力ビット・マスクの適当なビットが処理ステップ
８００により「ＯＮ」に設定され、プロセスはステップ
７９４陀よび７９６　＋Ｃ、ｔｏいて酸１涜する。メツ
セージの処理はターミナル８０２による戻りによって継
続する。割付さｆするべぎデータが入力ビツトでも出力
ビットでもない場合はこれは内部ビットもしくはオペラ
ンド９・ワードであり、入力ビツトもしくは出力ビット
に灼−むる変更は不要であり、名称テーブルにおけるエ
ントリのみが判１析スデノプ７９０および７９８の否定
側に続く経路により示される如く更新されるのである。

既に連べた如く、名称テーブルに対してエントリが付加
もしくは削除される時、２進数ツリーを再び均衡させる
ことが必要となる。特に、名称が名称テーブルに関ｌ−
て付加されるか削除されるかに従って２つの異なる均衡
化ルーチンを必要とする。次に第１６図においては、名
称テーブルに対する名称の付加に続いて呼出される均衡
化ルーチンの目的は、ある選択された節点のいずれの側
からも最も遠い節点がこの選択きれた節点の反対側にお
いて選択された節点から最も遠い節点よりも選択された
節点から更［１１Ｊンクだけ遠くないことを確保するこ
とである。２進数ツリーに対−ｆる１つの節点の付加に
続いて、名称テーブル指標は付加された節点の前のもの
を表示する。２進数ツリーの各節点と関連するのは均衡
要因として知られる更に別の値である。この均衡要因は
、左１１１１および右側に最も離れた節点が等距離にあ
るか、あるいはいずれか一方がリンク１つだけ遠いかを
示す。このように、この均衡要因はある均衡条件を示す
か、あるいは左側または右側の不均衡条件な示すことが
できるのである。

［均衡化、１ルーチンは第１３図の判断ステップ８１０
において開始する。スタック・ポインタを検査シて探索
スタック・、１？インクが零よりも大きいかどうかにつ
いて判定し、もしそうであれば、前の節点の均衡要因に
つし・て判断ステップｓ　１２　ｔ−こよる均衡に相当
するかを倹ＩＹ：　ｔ６　ｏ　もし前の節点が新たな名
称テーブルのエン）　ＩＪの付加に先１γつで均衡させ
られたならば、判断ステップ８１４１ま前の節点からの
方向が探索スタック・フラッグの検寄により左側であっ
たか右側であったかについて判定する。もし左側であｆ
シば、前の節点の均衡要因は処理ステップ８１６により
左側の値に等しくなるよう設定され、またもしそうでな
ければ、この均衡要因は処理ステップ８２２番でより右
側の左側：・こ充１−（なるように設定される。然る後
、探索スタック・ポインタは処理ステップ８１８により
減分され、指標は処理ステップ８２０によりスタックの
最上部における値に等しくなるように設定される。処理
は判断ステップ８１０に戻−むことにより継続（２、こ
のスタック・ポインタが零まで減分さり、たかどうかを
判定し、もしそうでなければ、均衡要因が均衡化されな
かった新たな名称テーブルのエントリの状態にあった節
点に達するまで処理は判断ステップ８１２および８１４
において継続するのである。

スタック・ポインタがこのスタックの最初のエントリを
示すか、あるいは新たな名称テーブルのエン）　ＩＪを
呈する不均衡状態の節点が見出された時、スタック・フ
ラッグ値の最上部が保管される処理ステップ８２４にお
いて処理が継続する。その後、判断ステップ８２６は指
標の値を検査してこの指標がこの時零の〃゛ミー値示し
ているかどうかを判定し、もしそうであれば、再均衡化
は完了し、メツセージん処理はターミナルｓ２ａ：ｃ戻
ることにより継続する。指標がこのダミー値、即し零と
等しくないものとすれば、判断ステップ８２Ｂはその時
の指標の均衡要因を検査して、これが処理ステップ８２
４からの保管方向と等しくないかどうかを判定する。も
しその時の均衡要因が保管方向と等しくなければ、この
節点の均衡要因を処理ステップ８６０によりボされる如
き均衡状態と等しくなるように設定することだけが必要
であり、再均衡比手＋１ｉは完了し、メツセージの処理
はターミナル８６２に戻すことにより＠読するのである
。

一方、もし指標により示されるその時の名称テーブルの
エン）　ＩＪの均衡要因が保管方向と等しければ、その
時示された節点から下垂−する節点を有効に回転させる
ことが必要となる。即ち、２但数ツリーにおける節点を
１１調整して均衡条件を＋ｌｒひ確保することが２・要
となる。この状態は処理ステップ８３６ＩＣおける指標
の保′１電で開始する処理ステップにより行なわれ、ス
タックの最−Ｌ部を１つ越えた探索スタックにおしする
値、即ち不均衡状態の節への前のものに等しくなるよう
に設定して継続する。然る後、この節点シこｔ６ける均
衡要因は閉管されたスタック・フラッグの方向と一致す
るかどうかについて倹介され、もし一致するならば、処
理ステップ８４２は前の場所にｔ６ける節点の１回転を
生じるルーチンを呼出す。その後、処理ステップ８４４
は以前の先行節点の均衡要因を強制的に等しくさせて均
衡状態にする。プロセスはこの時処理ステップ８４６に
より探索スタック・ポインタを域分させて継続し、スタ
ック・フラッグを検査して以前の先行節点に至る経路の
方向を判定し、適当なリンクが処理ステップ８５０また
は８５２によって設定され、適当なリンクの　新たな値
を表示する。

その後、メツセージのプロセス処理はターミナル８５４
を介して継続する。次に判断ステップ８４０に臀いては
、もし均衡要因が保管された先行節点の方向を等しくし
たならば、別の修正を行なうことが必要となり、新たな
先行節点の値を判定するため適当なサブルーチンが処理
ステップ８５６により呼出される。指標は処理ステップ
ｓｓｓ＋ｃよりこの新たな値に設定され、その後このプ
ロセスは前のようにステップ８４６および８５２を介し
て継続する。

特に１回転および２回転だけ均衡化ルーチンにより影響
を受けるリンクの再調整については、後で更に詳細に記
述することにする。判断ステップ８４０のいずれかの側
のマージンにおける略図は回転ルーチンの実行を要求す
る不均衡状態を例示する。これらの図の節点の名称は呼
出された時これらサブルーチンに対して与えなれる変数
と対応している。

第１ｄａ図および第１Ａｂ図は、名称テーブルからのあ
る名称の削除に続いて呼出された均衡ルーチンを示すフ
ローチャートである。ある名称の削除に続いて、名称テ
ーブルの指標が削除された名称の前のものを表示してい
る。判断ステツノ８７０１Ｃ、ｔ６いて、スタック・；
１ソインクを検査し−ここのスタック・ポインタがこの
時零よりも大きいかどうかについて判定し、もしそうで
なければ−＃続の必要はなく、均衡条件が得「）れろ。

しかし、このスタック・ポインタが零よりも大きいもの
とすると、処理ステップ８７２が指標を削除されたエン
トリの後のエントリと対応するスタックの最−ヒ部にお
ける値と等しくなるように設定する。判断ステツノ′８
７４は、この後のエントリの均衡要因がこのスタックの
その時の顛−Ｆ部か１トのスタック・フラッグの方向と
等しいかどり；′□７’ｌ、、７を刊ノ辷し、もしそう
であＪしば、均衡要因が処理ステップ８７６により１衡
状態に等しくなるよう設定さｆＬ、このスタック・ポ′
インタは処理ステップ８７８ｉＣより減分されて判断ス
テップ８７０において開始するループを置端−する。

このループは削除された名称ルーチンにより確保された
軌跡の再追銭を行なって削除されたエントリの後続のエ
ントリを見出す。判断ステップ８７４が均衡要因がスタ
ック・フラッグと等しくないことを判定する時、このプ
ロセスは判断ステップ８１３０に進み、こ＼で均衡要因
が均衡値に対して検査される。もしこの均衡要因が問題
の節点に対−むる均衡状態と等しければ、この均衡要因
は処理ステップ８８２ニ　よりその時のスタック・フラ
ッグの値の逆数になるよう強制され、このためターミナ
ル９２８で示される如く均衡化ルーチンを完了するので
ある。判断ステップ８８０がこの均衡要因が均衡状態ン
こ等しくないことを判定するものとすれば、プロゼスは
ｌ′Ｉ］断ステシステップ８８０側への分岐状態を′ａ
続して２進救ツリーの節点のある回転を生じる。この時
、不均衡条件はこの図に示されたものと対応し、即ちス
タックの・股上部から最も遠い節点がスタック最上部か
ら２つのリンク分除去され、後のスタック最−ヒ部から
左側または右１ｆｔｌＩ　Ｑ−下垂する。更に、後続の
スタックの最上部は！Ｅ　（Ｕｌｌ　：Ｆ６よび右側の
両方の下垂部分が続く。処理ステップ８８４は、必要な
回転にｔ６（・て用いたＲの値をその時の指標に等しく
設定することによりこれな生じる。処理ステップ８８６
はこの同転方向のベクトルをその時のスタック・フラッ
グの逆数に等しくなるよう設定し、判断ステップ８８８
はこの回Ｑｉベクトルが左側もしくは右側のどちらの回
転を表示するか、また新たな下部の節点がスタック８９
０−）：たは８９２により指標の左１１Ｏもしくは右側
のどちらのリンクに等しく設定するかを判定する。判断
ステップ８９４１Ｃおいては、この新たな下部の１５点
の均衡要因を検査してこれがある均衡条件ケ示すかどう
かを判定し、もしそうで、８）れば、１回の回転ルーチ
ンを処理ステップ８９６により呼出す。この新たな下部
の節点は、このように、処理ステップ８９６の左側に示
される如き左側と右１ｕ１１の両方の１：垂部が後続す
るものと判定されるが、もしそうでなければ、このプロ
セスは、新たなＴ部俺点の均衡要因の別の検査が［［小
ｋ　Ｊｊ向ベクトルと一致するかについて行なわれる処
理ステップ９１０テおいて第１ｄｂ図の頁外の線８２な
介して継続する。この時、この新たな下部の節点は１つ
の下垂部分を有することは既知であるがその方向につい
ては処理ステップ８９４の右側に示される如きものであ
ることは知られていない。もし等しくなければ、２回転
のルーチンが処理ステップ９１８により呼出され、下垂
部分は左１１１１にあり、もし等しければ、１回転のル
ーチンが処理ステップ９１２により呼出され、下垂部分
は右側となる。処理ステップ９１４においては、前の下
部の節点の均衡要因が均衡状態に等しくなるよう強制さ
れ、その後プロセスは判断ステップ９１６において続行
するが、こ＼ではスタック・フラッグの値が検査されて
前の節点からの方向がどの方向であるかを判定し、適当
なリンクが処理ステップ９２０：Ｍよび９２２により示
される如く新たな下部節点の指標と竺しくなるように設
定される。その後、スタック・ポインタが処理ステップ
９２４において減分され、ループ全体が第１６ａ図の判
断ステップ８７０＋ＩＣ，おいて直外の線Ａ１を経゛Ｃ
継続する。これにより、削除されたエントリの後のもの
の状態は再び均衡さ亡られるのである。

再び第１４ａ図において、もし処理ステップ８９６が１
回転の実行を行なうならば、この手順は処理ステップ８
９８において直外の線Ｂ１を経て第１ｄｂ図に続き、こ
〜で新ｔこな下部の節点の均衡要因が回転方向ベクトル
の逆数に等しくなるよう設定され、ここからスタック・
ポインタが減分される処理ステップ９００に進むことに
なる。その後、指標はスタックの最−Ｅ部におけるその
時の値と等しくなるように設定され、スタック・フラッ
グが判断ステップ９０４によりそのｌｊ向について検在
さＡし、この指標により示されるその時の名称テーブル
のエントリの適当なリンクが処理、ステップ９０６およ
び９０Ｂにより新たなＦ部の節点値に設定公れる。

メツセージの処理はターミナル９２６を介してｇＲする
。

次に第１３図、第１４ａ図および第１４ｂ図におし・で
は、１回転および２回転のルーチンの呼出しと関連しで
ある変数の割当てが行なわれる。特に、１回転のルーチ
ンの呼出しと同時に回転方向の変数がある値を与えられ
、新たな下部節点の変数がある値を与えられ、前の下部
節点の変数はある値を割当てられる。対照的に、２回転
のルーチンの呼出し同時に、新たな下部節点は未知であ
り、回転方向はある値を割当てられるかどうかについて
判定されるが、前の下部節点はある値が割当てられ、前
の下部節点の後続の変数がある値を割当てられ、呼出さ
れるルーチンにより全ての変数が使用されるのである。

次に第１５ａ図においては１回転のサブルーチンが示さ
糺る。判断ステップ９４０から始めて方向変数の値が検
査され、もし左側リンクに等しければ、判断ステップ９
４２が新たな下部節点が右側のリンクを有するかどうか
について判定する。判断ステップ９４０に続いて、前の
下部節点に：隘ける不均衡状態の性格はこのステップの
左側か右側に示されるものと対応することが知られる。

もし新たな下部節点か右側のリンクを何するならば、処
理ステップ９４４は前の下部節点の左側のリンクを新た
な下部節点の右側のリンクと等しくなるように設定する
。一方、もし新たなＦ部節点が右側のリンクを持たなか
ったならば、処理ステップ９５０が前の下部節点の左側
のリンクをクリアする。処理ステップ９４６においては
、新たな下部節点の右側のリンクが前の下部節点と等し
くなるように設定される。また処理ステップ９４８に【
ｄいては、新たな下部節点の均衡要因が均衡状態に等し
くなる１５に設定される。もしこの方向が右側に等しげ
れば、判断ステップ９６６は再ｔこなＦ部節点が左側の
リンクを有するかどうかを倹在し、もしそうであれば、
処理ステップ９６０が前の下部節点の右側のリンクを新
たな下部節点の左側のリンクと等しくなるように設定す
るっもし新たな下部節点が左側のり／りを持たなかった
ならば、処理ステップ９５８は前の下部節点の右側のリ
ンクをクリアする。処理ステップ９６０まｔこは９５Ｂ
のいずれか一方に続き、処理ステツノ９６２は下部節点
の！、：、側のリンクを前の下部節点と等しくなるよう
に設定するのである。

こ〜で、均衡化ルーチンにより影響を受けるすンク値の
再１’ｆｊｌ当てがツリー内の節点の位置を２進数ツリ
ーを再び均衡化させるように変位させることか■］るで
あろう。回転された節点はスタック９４６の左側および
右側の図示された相対力位１ｄをとる。仮想線のリンク
は更に別の下垂部分が存在すること、およびその最終的
な相対位置を示している。

次に第１５ｂ図においては２回転ルーチンが示されてい
る。判断ステップ９７０においては、方向の変数の値が
検査されて左側であるがあるいは右側であるかを判定し
、検出された不均衡状態はステップ９０７において図に
おける左側および右側（（示されている。もしこの方向
が左であれば、新たな下部節点の変数が処理ステップ９
７４により前の下部節点の後続の右側のリンクの値を割
当てられる。

もしこの方向−ぜクトルが右方向であれば、新たな下部
節点の変数は処理ステップ９７２によってｍｌ■の下部
節点の後続の左側リンクの値が別当てらオする。

νｒＩこな下部モードの変数に対する値のｊ’ｉｌＪ当
での後。

構成は処理ステップ９７４の左１ｉ１１艮よび右側に＋
６いて図に対応する。処理ステップ９７６は新たな下部
節点の均衡要因を保管し、処理ステップ９７８は１回転
のルーチンを呼出して図の如き変化可能な値を割当てる
。１回転のルーチンの実行後、処理ステップ９７８およ
び９８０の右側に示された中間結果の１つを生じ、処理
ステップ９８０は再び１１転のルーチンの実行を３求し
、この時図の左側に示された如き変化可能値の：ｌ；１
ｊ当てを用いる。その結果の構造はステップ９８２のｆ
ｆｉ側に示されたものの１つに対応する。その後、判断
ステップ９８２は処理ステップ９７６から保管された均
衡要因が均衡状態に等しいかどうかを判定し、もしそう
であれば、処理ステップ９８４は１■■の下部節点の２
回転の変化可能な均衡状態に等しくなるよう設定し、処
理ステップ９８６は前の下部節点の後続の均衡要因を均
衡状態に等しくなるように設定する。均衡ｆヒルーチン
はターミナル９９９の戻しにより継続さ、＋する。

１１１゜ 判断ステップ９８２において、もし保管された均衡要因
が均衡状態に等しくないことが判ったならば、判断ステ
ップ９８８は保管さｈた均衡要因が２回転の方向の変数
の方向値に等しいがどうかを検査し、もしそうであれば
、処理ステップ９９４が前の下部節点の２回転の変化可
能な均衡要因を２回転の方向の逆数と等しく設定する。

その後、処理ステップ９９６は前の下部節点の後続の均
衡要因を均衡状態に等しく設定し、均衡化ルーチンはタ
ーミナル９９８の戻しにより継続することになる。判断
ステップ９８８において、もし保管された均衡要因が２
回転の方向変数と等しくないことが判ったならば、処理
ステップ９９０は前の下部節点の２回転の変化可能な均
衡要因を均衡状態に等しくなるように設定するため使用
されることになる。その後、処理ステップ９９２を用い
て前の下部節点の後続の均衡要因を２回転のルーチンの
方向変数Ｃて等しくなるよう設定するため使用され、均
衡処理はターミナル９９８　Ｋより継続することになる
。

プログラミングの事例 以下のプログラミングの事例では、交差点ｔておける交
通信号の市１］御のための機構のサイクル・プログラム
について示している。６つの機構の操作サイクルについ
て記載される。最初のサイクルは交通信号の状態を制σ
１する。２番目のサイクルは交差点における父１市信号
の作用のシーケンスを制御し、６番目のサイクルは幹線
通路における交差点で侍っている自動車数をカウントす
る。この交通信号の作用サイクルは、内部ビットが設定
されて１０１１路から交差点−＼の交也の流れを生じる
ことを示すまで幹線道路に対する緑の信号を維持し、次
いで幹線道路の信号を赤に変化させ、側路における信号
を緑に変化させて、内部ビットが設定さ」１゜て側路１
（おける交通が停止される間父差点１（おげろ交通の流
れが幹線道路に沿って生じることを示すまでこの状態を
維持することを意図するものである。順序付はサイクル
は、１５秒間幹、−ｄＪ路における交通の流れを；Ｙ［
容し、然る後もしく１４１１路において自動車が待機中
であるな１）は、交通信号を切換えて幹線道路における
交通を停止さぜる間請ｊ路から交差点に通じる交通の流
れを３′Ｆ容することを意図する。その仮、シーケンス
は１５秒間、あるいは幹線道路の交差点（（おいて５台
以上の車が侍機するまで側路の交通が継続することにな
る。車の主要なカウンタ・サイクルは、交差点における
幹線道路−Ｆで待機中の車の数をカウントするため使用
される。

０Ｐ Ｓｅｔ　ｏｎ　　　　　ビット名称　　　　　幹線道路
　緑Ｓｅｔ　ｏｎ　　　　　ビット名称　　　　　側路
　　　赤Ｓｅｔ　ｏｆｆ　　　　ビット名称　　　　　
幹線道路　黄Ｓｅｔ　ｏｆｆ　　　　ビット名称　　　
　　幹線道路　赤Ｓｅｔ　ｏｆｆ　　　　ビット名称　
　　　　側路　　　緑Ｓｅｔ　ｏｆｆ　　　　ビット名
称　　　　　１１回路　　　黄Ｗａｉｔ　ｔｒｕｅ　　
　　ビット名称　　　　　幹線道路から側路Ｓｅｔ、ｏ
ｆｆ　　　　ビット名称　　　　　幹線道路　緑Ｓｅｔ
　Ｏｎ　　　　　ビット名称　　　　　Ｉ綿線゛置路　
汝Ｄｅｌａｙ　５ｅｃｏｎｃ］Ｓ　　リテラル　　　　
　　　４Ｓｅもｏｆｆ　　　　ビット名称　　　　　１
幹線ＩＭ路　ｆｓｅｔ、　ｏｆｆ　　　　ビット名称　
　　　　側路　　　赤Ｓｅｔ　ｏｎ　　　　　ビット名
称　　　　　幹＠道路　赤Ｓｅｔ　ｏｎ　　　　　ビッ
ト名称　　　　　側路　　　緑Ｗａｉｔ　ｔｒｕｅ　　
　　ビット名称　　　　　側路力・ら幹線道路Ｓｅｔ　
ｏｆｆ　　　　ビット名称　　　　　側路　　　緑Ｓ□
＝、ｔ　ｏｎ　　　　　ビット名称　　　　　１則路　
　　ｔηＤｅｌａｙ　５ｅｃｏｎｄ、ｓ　　リテラル　
　　　　　　ＡＪ＋ｊｍｐ　　　　　　　　　　　　　
　　　　ＮＯＰ・／′　　　ム　　　　了ドレス・モー
トゝ　　　オはランド叩　　　　１１ ０Ｐ Ｄｅｌａｙ　５ｅｃｏｎｄｓ　　　リテラル１５茄ｉｔ
　ｔｒｕｅ　　　　　ビット６弥　　　側路のｔ両Ｓｒ
、ｔ　ｏｎ　　　　　　　ビット名称　　　幹線道路か
ら側路翫ｉｔ　ｔｒｕｅ　　　　　ビット名称　　　幹
線道路　　緑Ｌｉ、Ｗｄ　、Ａｃｃｕｎ　　　　リテラ
ル　　　零５ｔｏｒｅ　Ｗｄ、Ａｃｃｕｎ　　　ワード
名称　　　幹線１＠路車両こりカウント５ｔｏｒｅ　Ｗ
ｄ、Ａｃｃｕｍ　　□ワード′名弥　　　発車時間５ｔ
ａｒｔ　　　　　　　　ビット名称　　　１（０路のタ
イマーＷａ＋　ｔ　ｅｘｐｒ。

Ｌ、ｌ　、Ｗｄ　、Ａｃｃｕｍ　　　　ワ−１・゛名Ｋ
ｌ、　　　斤線道路１（両、ＱカウントＣｏｍルミ　ｒ
　ｅ　　　　　　　リテラル　　　　５Ｉｎｖｅｒｔ　
ｂｉｔ　ａｃｃｕｍ　。

Ｐｕ５ｈ　　ｂｉｔ　　ａｃｃｕｍ。

Ｉｂ　、Ｗａ　、Ａｃｃｕｍ、　　　　ビット名称　　
　側路のタイマー〇ＲＴｖＳ Ｗａｉｔ　ｔｒｕｅ　ａｃｃｕｒｒ＋ Ｓａｔ　Ｏｎ　　　　　　　ビット名称　　　側路から
幹線道路５ｅｔｏｆｆ　　　　　　ビット名称　　　側
路の車両％ｉｔ　ｆａｌｓｅ　　　　　ビット名称　　
　幹線道路　　緑Ｊｕｍｐ　　　　　　　　　　　　　
　　　　　　　ＮＯＰ命令　　　　　　アト９レス・モ
ートゝ　　オペランドゝ０Ｐ Ｗａｉｔ　ｔｒｕｅ　　　　　　ビット名称　　幹線道
路重両の切換えり、ｉ　、ｗｄ　、ａｃｃｕｎ　、　　
　　ワ〜ド名称　　幹線道路車両のカウントＡａｄ　　
　　　　　　　　リテラル　　　１Ｓｔｏｒｅ　ｗＬｊ
ａｃｃｕｍ　、　　ワード名称　　幹線道路車両Ｄカウ
ントＷａ＝ｂ　ｆａｌｓｅ　　　　　　ビット名称　　
１詫緋道路屯両の切換え当業者に、−いては、文澄点に
おける全体的な交通制御が６つの機構の操作サイクルと
して考えることができることが判るであろう。１つは交
通信号の制御に関し、他方は事象の全体的なンーケンス
を取扱うサイクルであり、−ろ番［」は幹勝道路（・で
おける交通歇のカウントを維持するサイクルである。プ
ログラム内の変更０Ｊ能な名称の使用により、交通信号
の制御または側路の車両の切換えまたは幹庫道路の車両
の切ｊ奥に］重用１される如く、特定のインターフェー
ス回路に関してプログラムを構成する必要はない。更に
、これら操作の各々を独立的に処理することにより、全
体的なプロセス制御が大幅に簡素・化される。／Ｊｌｌ
えて、シーケンサの操作サイクルは幹ｍｐ路の車両のカ
ウントおよび側路のタイマーとは選１）り的に従ｉＡさ
せたため、幹線道路（′）車両のカウント・→ノイクル
はシークンナおよび交通信号のサイクルの実行を続ける
なら急止および浄正がｆｉｌ能である。前掲の事例にお
いて選択さスしたオペランド名セＪＮから明らかなこと
は、コントローラ・システムのハードウェアに関連しな
いプログラム生成時にプログラムの変更可能名称が自由
に選択できる点で、プログラム生成の機能が大幅に簡素
化されることである。史に、内部ビットは、例えば、「
幹線道路から側路へ」および「側路から幹線道路へ」等
のように自由に名称が付されるよう示されている。既に
述べた如く、コントローラのインターフェース回路の選
択される変更可能な名称への実際の割当ては塾本的なプ
ログラム生成の独立的な操作であり、インターフェース
の再割当てはプログラムの実行中に許容されるのである
、 本発明については望ましい実施態様に関してかなり詳細
に記述したが、本発明の範囲をか＼る細部に限定する意
図はない。本発明の全ての変更列および相等例は頭書の
特許請求の範囲に該当すべきものである。

【図面の簡単な説明】

第１図はプログラマノル・コントローラを示すブロック
図、第２ａ図乃至第２ｆ図は主プロセツサが制御するプ
ログラムを示すフローチャート、第６図はインターフェ
ース回路の更新ルーチンを示すフローチャート、第４図
は全体的なサイクルヤード、第６ａ図乃至第６ｈ図はオ
はランド処理ルーチンを示すフローチャート、第７図は
全体的なメツセージ取扱いプロセスを示すフローチャー
ト、第８ａ図乃至第８ｅ図は命令修正メツセージ・ルー
チンを示すフローチャート、第９図は名称テーブルにお
ける名称を見出すための種々の名称メツセージ・ルーチ
ンヲ示スフローチャート、第９ａ図は名称テーブルの２
．仏教ツリーを示す図、第１０図は名称テーブルに対１
゛る名称の付ＩＪ１」のための変更可能な名称メツセー
ジ・ルーチンを示すルーチン、第１１ａ図および第１１
ｂ図は名称の抹消のための変更可能名称、メツセージ・
ルーチンを示″１・：、 すフローチャート、第１２図はインターフェース回路の
書割当てメツセージ・ルーチンを弔すフローチャート、
第１３図は名称の名称テーブルへの付加に続く２進数ツ
リーの分岐に対する名称テーブル平衡ルーチンを示すフ
ローチャート、第１４ａ図および第１．ｄｂ図は名称の
名称テーブルからの抹消の後２進数ツリーを平衡ルーチ
ンを示すフローチャート、第１５ａ図および第１５ｂ図
は付加および抹消平衡ルーチンｊＣより欧用される平衡
−ナブル−チンを示すフローチャートである。 １０・・・プログラマブル・コントローラ、１２・・・
揮発性メモリー、１４・・・プロセッサ、１６・・・メ
モリー　・バス、　　１８・・・ＲＯＭ。 ２０・・・入出力インターフェース・バス、２２〜ろ０
・・・バス・アダプタ、 ３２〜４０・・・インターフェース・ラック、４２〜６
０・・・インターフェース・モジュール、６２・・・プ
ログラム・ストア、 ６４・・・サイクル記述子ストア、 ６８・・・インタープリタ領域、７０・・・名称テーブ
ル、７２・・・オはラント９・ストア、 ７４−・・メツ七−シ・バッファ、 ７６・・・Ｊ’　（ｉ　インターフェース、７８・・、
・Ｂ信すンク、 ８０・・・インターフェース・バス。 特許出願人　　シンシナティ・ミラクロン・インコ−１
も゛レーテッド 代理人　弁叩十　湯浅恭旨 （外・４名） ユ面の浄書（轟）に変更なし） ＦＩ［３，２０Ｆ［、，２ｂ ＦＩＧ、２ｄ ｉｏ　　　　　　　ＦＩＧ、５ｂ　　　　　　　ＦＩＧ
、５ｃ　　　　　　　　　　ＦＩＧ、５ｄ一つ ５ｅ　　　　ＦＩＧ、５ｆ　　　　ＦＩＧ、５ｈ　　　
　ＦＩＧ、５ｑ　　　ＦＩＧ、５ｉＦＩＧ、Ｓｊ　　　
　ＦＩＧ、５ｋ　　　　ＦＩＧ、５ｍ　　　　ＦＩＧ、
５ｎＦ］Ｇ、５ｐ　　　　　ＦＩＧ、５ｑ　　　　　Ｆ
ＩＧ、５ｒＦ］Ｇ、６゜ ＦＩＧ、６ｂ　　　日Ｇ、６ｃ　　　ＦＩＧ、６ｄ　　
　ＦＩＧ、６ｅ　　　ＦＩＧ、６ｆＦＩＧ、１５ｂ 手続浦正書（方式） １、事件の表示 昭和！了年府奸願第　ｆｆ１）０２号 ？９２゛ラムｎ昧制劣製ＩおＰ〆ｉ殖迅３補正をする者 事件との関係　　　出　願　人 住所 ４界隼パ／ゝ／゛７グライ　−ミク２Ｗ／・　イ゛ｌコ
ー襲、１１−フン４代理人

Claims (1)

1. 【特許請求の範囲】 １、入力素子の検出条件、出力素子の選択可能な条件お
   よび変更可能な値、および一義的なインターフェース信
   号により表わされる入出力素子の諸条件と関連する機構
   の操作サイクルを規定する複数の命令シークンスン含む
   操作のプログラムに応答してシステムの動作を制御する
   装置において、（ａ）　　機構の操作サイクルな表わす
   複数の命令信号を記憶する装置と、 （ｂｌ　　各々が１つの機構の操作サイクルな規定する
   命令シーケンスの実行可能度を表わす機構サイクルの状
   態信号を記憶する装置と、 （Ｃ）　　前記命令信号に応答して前記状態信号が１つ
   の実行可能な条件を表わす、ｂる機構サイクルの命令を
   実行する処理装置と、 （ｄ）　　前記・、リー・筏的なインターフェース信号
   ト処理装置・；（応答して１つの出力素子と関連する１
   つの選択された一義的なインターフェース信号の条件を
   変更し、これにより選択された入力素子のその時の条件
   および記憶されたプログラムに従って出力素子を制（至
   ）する装置と、（ｅ）　　前記状態信号および省令信号
   に応答して、状態信号が実行不可能な条件を表わす機構
   サイクルと関連する命令信号を選択的に修正する装置と
   を設けることを特徴とする装置。 ２、ある選択された機構の操作サイクルの状態信号を修
   正する装置を更に設けることを特徴とする特許請求の範
   囲第１項記載の装置。 ３、入出力素子の諸条件を表わす変更可能名称信号およ
   び変更可能な値を記憶する名称テーブル、ストアを更に
   、設けることを特徴とする特許請求の範囲第２項記載の
   装置。 ４、前記命令信号が更に、名称テーブル内の変更可能名
   称信号の場所を表わす変更可能名称指標信号を含むこと
   を特徴とする特許請求の範囲第６項記載の装置。 ５、前記変更可能名称信号が前記名称テーブル内の変更
   しない場所を占め、前記名称テーブル・ストアが名称テ
   ーブル内の名称信号の相対的な場所を表わす名称テーブ
   ル・リンク信号を記憶する装置を更に含むことを特徴と
   する特許請求の範囲第４項記載の装置。 ６、　　（ａ）　　前記名称テーブル・ストアにおける
   ある選択された変更可能な名称信号の存在を検出する装
   置と、 （ｂ）　　名称テーブルから記憶された変更可能な名称
   信号のある選択されたものを削除する装置と、（ｃ）名
   称テーブルにある新たな変更可能な名称信号を入れる装
   置とを更に設けることを特徴とする特許請求の範囲第５
   項記載の装置。 ７、前記の変更可能な名称信号およびリンク信号が１つ
   のツリー型の２進数データ構造を画成し。 （ａ）　　前記削除ｍＷおよびリンク信号に応答しであ
   る変更可能な名称信号の削除の後で前記データ構造の均
   衡状態を回復する装置と、 （ｂ）　　前記の耕たな変更可能な名称信号を入れる装
   置とリンク信号に応答して新たな変更可能な名称信号の
   付加の後に前記デー−夕構造の均衡状態を回復する装置
   とを更に設けることを特徴とする特許請求の範囲第６項
   記載の装置。 ８、前記インターフェース信号を変更する前記装置が、 （ａ）　　前記の一義的７．ｃ　インターフェース信号
   のその時の状態を表わすその時の条件信号を記ｔｉｔ−
   する装置と、 （ｂ）　　前記の一義的なインターフェース信号に応答
   して、入力素子と関連−むる記憶されたその時の条件信
   号の状態を変更して入力素子のその時の条件（・こ一致
   させる装置と、 （ｃ）　　前記の記憶されたその時の条件信号すこ応答
   して出力素子と関連−ｒる前記の一義的なインターフェ
   ース信号の状態を変更する装置とを更に含むことを特徴
   とする特許請求の範囲第１項記載の装置。　　　　□ ９、少なくとも１つの機構の操作サイクルが予めにめた
   間隔の満了な要する少なくとも１つの条件付き命令を含
   み、前記処理装置が、 ←）予め定めた間隔の満了を生じるタイミング装置と、 （ｂ）　　実行可能な機構サイクルの実行されるべき次
   の命令を選択する装置と、 （Ｃ）　　前記処理装置が、前記タイミング装置および
   選択装置に応答して、前記の選択された命令が予め定め
   た前記間隔が満了しないある条件付き命令である時実行
   不可能な条件を表わす状態に前記状態信号を記憶し、か
   つ前記間隔が満了した時前記状態信号を再び記憶する装
   置を更に含むことを特徴とする特許請求の範囲第８項記
   載の装置。 １０、入力素子の検出条件、出力素子の選択可能な条件
   および変更可能な値、および前記入出力素子と関連する
   一義的なインターフェース回路の諸条件を表わす一義的
   なインターフェース信号により表わされる入出力素子の
   諸条件と関連するある機構の操作サイクルを規定する一
   連の命令ンーケンスを含む操作のプログラムに応答して
   機械の動作を制御する装置において、 （ａ）　　ある機構の操作サイクルの命令を表わす一連
   の命令信号を記憶する装置を設け、該命令信号は前記の
   一義的なインターフェース信号と関連する変更可能な名
   称の識別子信号を含み、（日　前記命令シーケンスの実
   行可能度を表わすあるサイクルの状態信号付記憶する装
   置と。 （ｃ）　　前記命令信号および状態信号に応答して、前
   記状態信号が１つの実行可能な条件を表わす限り前記命
   令を実行する処理装置と、 （（ｊ）前記の一義的なインターフェース信号と、変更
   可能な名称信号と処理装置に応答して、１つの出力素子
   と関連する１つの選択された一義的なインターフェース
   信号の条件を変更し、これにより前記出力素子を制御す
   る装置と。 （（３）前記状態信号の条件の如伺に拘らず、或変更可
   能な名称信号にある一義的なインターフェース信号を選
   択的に再び割当てる装置とを設けることを特徴とする装
   置。 １１、前記機構の操作サイクルがある予め定めた条件を
   満たすことを要求する少なくとも１つの条件付き命令を
   含み、前記処理装量が、 （ａ）　　実行されるべき次の命令を選択する装置と、
   （ｂ）　　前記選択装置に応答して、前記の選択された
   命令が条件付きの命令でありかつ予め規定された条件が
   満たされない時実行不可能な条件を表わす状態に前記状
   態信号を記憶し、また前記の予め規定された条件が満た
   される時前記状態信号を再び記憶する装置とを更に含む
   ことを特徴とする特許請求の範囲第１０項記載の装置。 １２゜入出力素子の諸条件を表わす変更可能名称信号お
   よび変更可能な値を記憶する名称テーブル・ストｒを史
   に設けることを特徴とする特許請求の範囲第１０項記載
   の装置。 １３、前記の変更可能な名称識別子信号が名称テーブル
   内の変更可能な名称信号の場所を表わすことを特徴とす
   る特許１清求の範囲第１２項記載の装置１． １４、（ａ）　　前記の一義的なインターフェース信号
   のその時の状態を表わす時の条件信号を記憶する装置と
   、 ←）前記の一義的なインターフェース信号（で応答して
   、入力素子と関連する記憶さｆｈだその時の条件信号の
   状態を変更して入力素子のその時の条件に一致させる装
   置と、 （ｃ）　　前記の記憶されたその時の条件信号に応答し
   て出力素子と関連する前記の一義的なインターフェース
   信号の状態を変更する装置とを更に設けることを特徴と
   する特γＦ請求の範囲第１３項記載の装置。 １５、前記名称テーブル・ストアが更に、前記のその時
   の条件ストア内の一義的なインターフェース信号を表わ
   すその時の条件信号の場所を表１つすその時の条件スト
   ア・了１・゛レス信号を記１意才る装置を含むことを特
   徴とする特許請求の範囲第１４項記載の装置。 １６、前記の一義的なインターフェース信号の選択的な
   、割当−Ｃｆ？ｉ：’、ｃ５前韻置ヵ８イ１．。名ゆケ
   ーブル内のその時の条件ストア・アドレス信号を修正す
   る装置を更に含むことを特徴とする特許請求の範囲第１
   ５項記載の装＠３． １７、前記機構サイクルの状態信号を修正して実行不可
   能な条件を反映する装置を更に設けることを特徴とする
   特許請求の範囲第１０項記載の装置。 １＆前前記命令器および状態信号に応答して、前記状態
   信号が実行不可能な条件を異わす時怜令信号を１し正す
   る装置を更に設けることを特徴とする特許請求の範囲第
   １７項記載の装置。 １９、各サイクルが入力素子の検出された諸条件、出力
   素子の選択可能な諸条件および変更可能な値と関連する
   複数の命令シーケンスにより規定さえしる複数の機構の
   操作サイクルにより規定されたシステムの動作を制御す
   る方法であって、　ｎｉ前記入出力素子の条件は一義的
   なインターフェース信号（（より表わされる方法におい
   て、 （ａｌ　　前記機構の操作サイクルを表わす複数の命令
   信号を記憶し、 （ｌ〕）各々が前記機構の操作サイクルと関連する命令
   信号のシーケンスの実行可能度を表わす複数の機構サイ
   クルの状態信号を記憶し。 （・こ）前記酪令ンーケ／スが実行可能な条件ｌこある
   ことを前記状態信号が示す時、前記出力素子と関連する
   一義的なインターフェース信号に対−ｆる新たな値を生
   じるように酩令信号を実行し、（（１）前記状態信号が
   実行率ｉｉＪ能な条件を表わすある命令シーケンスと関
   １１（（する修正さ１シた酩令信号を記憶することか「
   ）なることを％徴と一セる方法。