JPS58207664A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は抵抗回路網を備えてなる半導体装置に関するも
のである。

近年、半導体装置の応用分野の拡大はめざましいものが
あり、従来個別部品、または調整技術を用いて十分な精
度が必要とされる分野へと急速に浸透している。

このような−例として、アナログ信号をデジタル信号に
変換するアナログ・デジタル変換信号処理の分野につい
て考えてみると、アナログの如き時間連続信号をサンプ
リングすることに時間離散信号（パルス振幅変調）とな
しだ彼、振幅を劃−予信することＫよりデジタル信号に
変換することになる。このため、アナログ・デジタル変
換回路には当然サンプル・ホールド回路が必要となる。

アナログ信号をある周期でサンプル・ホールドしデジタ
ル信号に変換する際には、その変換系の精度を確保する
ために折り返し歪防止用フィルタを用いて入力されるア
ナログ信号の帯域制限が必要となる。

例えば４　Ｋ、　Ｈｚのアナログ信号をデジタル信号に
変換するときには、サンプリング定理により、サンプリ
ング周期は１２５μｓｅｃ　（サンプリング周波数８　
Ｋ　Ｈｚに相当）が最小周期となる。すなわち、折り返
し歪をさけるためには、入力されるアナログ信号に対し
て帯域制限することが必要である。

この目的のため、半導体装置として用いられてきた技術
は、多結晶シリコンまたは拡散抵抗を抵抗体として用い
、絶縁体をｉｔ体として用いた容量により、半導体基板
上に（、Ｒフィルタを構成するのが通常であった。

ＣＲ時定数を太きクシ、フィルタの動作周波数を低周波
領域まで拡けるためには、抵抗体の抵抗値几を大きくす
るか、容量Ｃを大きくするしかないことは明らかである
。

従来、この目的のためには抵抗体の面８Ｉを太くとり抵
抗値を太きぐするか、容′Ｍ、面積を大きくする等が考
えられ、半導体面積を大きくとることが多裂であった。

これをさけるためには、多結晶シリコンに拡散する不純
物量を少なくした抵抗体が考えられるが、このような抵
抗体のノート抵抗は非常に大きな値となり、この変動を
制御するのは容易ではない。単位容重”値を大きくする
ことけ容通誘電体の膜厚を薄くすれは可能であるが製造
時の誤差を考えればおのずから太きぐすることに限界が
あった。

また、０ＭＯ８等で使用されるＰウェル、Ｎウェル等の
仙域を用した抵抗体も考えられるが、これらの抵抗体は
電圧対抵抗イ１への係数が大きいこと、捷た接合容針が
大きいため、周波数特性が劣化する欠点を有していた。

本発明はかかる欠点のない、半導体面積を最小となし、
比粘度の優れた朴抗体を複数の多結晶シリコンを用いて
構成することが可能となり、半導体装置の応用分野の拡
大に非常に有効である。

本発明による半導体装置はシリコン基板上に形成された
絶縁膜上の第１多結晶ンリコンにより構成された第１だ
行抵抗体と、前記第１の多結晶シリコンと絶縁膜を介し
て形成された第２の多結晶シリコンにより構成された第
２のだ行抵抗体が、それぞれ直線部分で相互に隣接して
おり、だ行部分で絶縁膜を介して隼なることを特徴とす
る。

以下実施例を昂いて本発明の詳細な説明する。

本発明は第１抵抗体層とするべき第１多結晶シリコンと
、第２抵抗体層とするべき第２多結晶シリコンを組合せ
ることにより半導体装置の面積を大幅に減小すると伴に
合成抵抗体の製造に対する変動に対し感度を最小限にで
きることを特徴とするものであり、その第１の実施例の
説明図を第１図（ａ）および（ｂ）に示す。第１図（ａ
）は本発明の第１の実施例の平面図、第１図（ｂ）は第
１図（ａ）におけるＸＸ′断面図をそれぞれ示す。

第１図において、シリコン基板９の上に熱酸化等により
形成された酸化膜８の上に形成された第１多結晶シリコ
ン抵抗体６および第１多結晶シリコン折抗体を写真蝕刻
技術等を用いてパターン化し熱酸化等で酸化膜を形成す
る。更に第２多結晶シリコン抵抗体を前記第１多結晶シ
リコン担抗体と同様に形成する。しかる後に、コンタク
ト３および４を開け、引き出し導体１および２と相互接
続導体５により構成された抵抗の一実施例である。

なお、第１図の説明において第１および第２多結晶シリ
コンに不純物拡散を行うとの説明が省略しであるが、こ
れは行なっても良いし行なわなくても良い。ただし、Ｃ
Ｒ時定数を制御するためには不純物拡散を行うのが通常
である。

第１図の如き構成とすることにより、従来、多結晶７リ
コンを写真蝕刻技術等を用いて形成する際に多結晶シリ
コンのひげ等による短絡を防ぐために必要とされる間隔
が必要なくなり、半導体装置の面積を大きくとる必要が
ないことは明らかである０ すなわち、第１多結晶シリコンを写真蝕刻技術等で形成
した稜、酸化膜を形成し第２多結晶シリコンを形成する
ため、第１多結晶シリコンと第２多結晶シリコン間に電
気的導通は生じず、このため、同一面積に約２倍の抵抗
を作ることができる。

この説明として第１図（ｂ）があり、第１多結晶シリコ
ンと第２多結晶シリコンの間には酸化膜１０が介在する
ため、電気的導通は生じない。

なお本発明の第一の実施例の説明図においては、第１多
結晶／リコン抵抗体と第２の多結晶シリコン抵抗体の酸
化膜１０を介して５＋ｉなりあう部分が引出し導体１お
よび２の付近に位置しているが、このため本発明の第１
の実施例は比較的低周波数領域の使用に適している。と
いうのは、第１多結ｄ＾シリコン抵抗体と第２多結晶ン
リコン抵抗体は酸化膜１０を介した容量を持つためであ
る。

第２図は本発明の第２の実施例の平面図による説明図で
ある。第２図において第１図（ａ）と同じ個所は同じ番
号を用いている。

第２図は第１図（ａ）における相互接続導体５および引
き出し導体２を変更したものである。

第２図の如き接続を用いることにより、第１多結晶シリ
コンと第２多結晶シリコンの酸化膜１０を介した容量は
それぞれ引き出し導体１および２に対し等間隔で入るだ
め、第１の実施例と比較して、より高周波領域までの応
用に適している。

ただし、第１および第２の実施例とも、多結晶シリコン
抵抗体はシリコン基板９と酸化膜８を介して分布容ｉｔ
が付加されるため、例えば１ＭＬ１ｚ以上の応用に対し
ては、シリコン基板との各州も考慮することが必要とな
るのは明らかであろう。

なお本発明の第１および第２の実施例において、第１多
結晶ンリコン抵抗体と第２多結晶シリコン抵抗体のだ行
数は７回で説明しであるが、本発明の実施に当っては形
状、だ行数によらず、第１多結晶シリコン抵拐体と第２
多結晶抵抗体を隣拌して形成することにあり、特に供用
波数領域の応用に熱しては、第１多結晶シリコン担抗体
と第２多結晶シリコン抵抗体が互に沖なり合うように形
成することも可能である。

以上図面を用い−Ｃ詳細に説明し７た如く、本発明を用
いれば、第１および第２多結晶シリコン抵抗体をだ行（
７て用いることにより、集積度の高い、製造眼差の少な
い十梼体装（紅が実現でき、半導体装置の応用分野の拡
大に有効である。

【図面の簡単な説明】

第１図（ａ）および（ｂ）は本発明の第１の実施例の平
面説明図および断面説明図、第２図は本発明の第２の実
施例の平面説明図をそれぞれ示す。 １．２．１２・・・・引出し導体、３，４，１３゜１４
・・・・・・コンタクト、６・・・・・・第１多結晶シ
リコン抵抗体、７・・・・・・第２多結晶シリコン抵抗
体、５゜１５°°°・・・相互接続導体、８・・・・・
・酸化膜、９・・・・・・シリコン基板、１０・・・・
・酸化膜。 ′・−二、ン、１ 代理人　弁理士　　内　原　　　ヨ　　　１（イ）１　
図　（ａ−） 第　１　図　（ｂ）

Claims (1)

【特許請求の範囲】
1. シリコン基板上に形成された絶縁膜上の第１多結晶シリ
   コンにより構成された第１だ行抵抗体と、前記第１の多
   結晶シリコンと絶縁膜を介して形式された第２の多結晶
   シリコンにより構成された第２のだ行抵抗体が、それぞ
   、れ直線部分で相互に隣接１．ており、だ行部分で絶縁
   膜を介してｌなることを特徴とする半導体装置。