JPS6412103B2 - - Google Patents
Info
- Publication number
- JPS6412103B2 JPS6412103B2 JP54056159A JP5615979A JPS6412103B2 JP S6412103 B2 JPS6412103 B2 JP S6412103B2 JP 54056159 A JP54056159 A JP 54056159A JP 5615979 A JP5615979 A JP 5615979A JP S6412103 B2 JPS6412103 B2 JP S6412103B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- contact
- conductor
- unit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は抵抗回路網を備える半導体装置に関す
るものである。
るものである。
近年、半導体装置の応用分野の拡大はめざまし
いものがあり、従来個別部品、または調整技術を
用いて十分な精度が必要とされる分野へと急速に
浸透している。
いものがあり、従来個別部品、または調整技術を
用いて十分な精度が必要とされる分野へと急速に
浸透している。
このような一例として、抵抗回路網と基準電圧
源を用いた電圧分割回路が考えられる。この電圧
分割回路は並列形アナログ・デジタル変換器でよ
く使用されるものである。並列形アナログ・デジ
タル変換器は、電圧分割回路と複数個の比較器群
により構成されるものである。入力アナログ信号
の電圧と電圧分割回路の電圧を比較器群により比
較し、デジタル出力信号を得る機能を持つてい
る。このため、電圧分割回路の精度が並列形アナ
ログ・デジタル変換器の精度を決めることにな
る。
源を用いた電圧分割回路が考えられる。この電圧
分割回路は並列形アナログ・デジタル変換器でよ
く使用されるものである。並列形アナログ・デジ
タル変換器は、電圧分割回路と複数個の比較器群
により構成されるものである。入力アナログ信号
の電圧と電圧分割回路の電圧を比較器群により比
較し、デジタル出力信号を得る機能を持つてい
る。このため、電圧分割回路の精度が並列形アナ
ログ・デジタル変換器の精度を決めることにな
る。
電圧分割回路を構成する抵抗回路網を高精度で
実現する方法として、単位抵抗体群を縦続接続し
てなる抵抗回路網が一般的である。一例を第１図
（平面図）に示す。半導体基板に多数の単位抵抗
体（例えば拡散抵抗またはポリシリコン抵抗等）
１１が並んで設けられ、それらが相互接続導体１
２と一定面積のコンタクト部１３において電気的
に接続され、直列接続される。第１図の抵抗回路
網は精度に関して優れた方法であるが、単位抵抗
体群のそれぞれを分離する必要があるため、集積
度の低下という問題点はさけられない。
実現する方法として、単位抵抗体群を縦続接続し
てなる抵抗回路網が一般的である。一例を第１図
（平面図）に示す。半導体基板に多数の単位抵抗
体（例えば拡散抵抗またはポリシリコン抵抗等）
１１が並んで設けられ、それらが相互接続導体１
２と一定面積のコンタクト部１３において電気的
に接続され、直列接続される。第１図の抵抗回路
網は精度に関して優れた方法であるが、単位抵抗
体群のそれぞれを分離する必要があるため、集積
度の低下という問題点はさけられない。
第１図の抵抗回路網を集積度を向上する目的で
改善した一例を第２図（平面図）に示す。第２図
に示すように第１図における相互接続導体をでき
るだけ省略しコンタクト部を重ねることにより集
積度の向上を計つている。すなわち、第１図の単
位抵抗体を直接接続した長い抵抗体２１を相互接
続導体１２によつてコンタクト部１３において直
列接続するとともに、該長い抵抗体に単位抵抗体
に相当する間隔で設けられたコンタクト部２３か
ら分割電圧取り出し導体２４が導出される。
改善した一例を第２図（平面図）に示す。第２図
に示すように第１図における相互接続導体をでき
るだけ省略しコンタクト部を重ねることにより集
積度の向上を計つている。すなわち、第１図の単
位抵抗体を直接接続した長い抵抗体２１を相互接
続導体１２によつてコンタクト部１３において直
列接続するとともに、該長い抵抗体に単位抵抗体
に相当する間隔で設けられたコンタクト部２３か
ら分割電圧取り出し導体２４が導出される。
第２図の抵抗回路網は集積度の向上を計つてい
るものの、コンタクト抵抗のばらつきに対し精度
上の欠点を有している。すなわち、第１図の如き
抵抗回路網においては単位抵抗体の抵抗値のばら
つきと、コンタクト抵抗のばらつきが独立に生じ
た場合においても単位抵抗体毎に同じ２個のコン
タクトを有するので、抵抗回路網の精度には影響
がない。これに対し、第２図の如き抵抗回路網の
構成においては、抵抗体の抵抗値のばらつきとコ
ンタクト抵抗のばらつきが独立に生じた場合、抵
抗体の折り返し部分にだけ２個のコンタクトを有
するので、その部分で精度が劣化するのは明らか
である。
るものの、コンタクト抵抗のばらつきに対し精度
上の欠点を有している。すなわち、第１図の如き
抵抗回路網においては単位抵抗体の抵抗値のばら
つきと、コンタクト抵抗のばらつきが独立に生じ
た場合においても単位抵抗体毎に同じ２個のコン
タクトを有するので、抵抗回路網の精度には影響
がない。これに対し、第２図の如き抵抗回路網の
構成においては、抵抗体の抵抗値のばらつきとコ
ンタクト抵抗のばらつきが独立に生じた場合、抵
抗体の折り返し部分にだけ２個のコンタクトを有
するので、その部分で精度が劣化するのは明らか
である。
第２図の抵抗回路網の等価回路図を第３図に示
す。第３図において、３１は一つのコンタクトか
ら次のコンタクト迄の抵抗（単位抵抗）を、３２
は相互接続導体の抵抗を、３３はコンタクト抵抗
を、３４は取り出し導体端子をそれぞれ示す。第
３図から分るように、単位抵抗３１と次の単位抵
抗３１との間には通常は１個のコンタクト抵抗３
３が介在するだけであるが、折り返し部（長い抵
抗体同志の接続部）においては２個のコンタクト
抵抗３３が介在することになる。したがつて、単
位抵抗体の抵抗値のばらつきとコンタクト抵抗の
抵抗値のばらつきが独立して生じるときには、こ
の折り返し部分におけるコンタクト抵抗のばらつ
きが抵抗回路網の精度の限界を決めることにな
る。
す。第３図において、３１は一つのコンタクトか
ら次のコンタクト迄の抵抗（単位抵抗）を、３２
は相互接続導体の抵抗を、３３はコンタクト抵抗
を、３４は取り出し導体端子をそれぞれ示す。第
３図から分るように、単位抵抗３１と次の単位抵
抗３１との間には通常は１個のコンタクト抵抗３
３が介在するだけであるが、折り返し部（長い抵
抗体同志の接続部）においては２個のコンタクト
抵抗３３が介在することになる。したがつて、単
位抵抗体の抵抗値のばらつきとコンタクト抵抗の
抵抗値のばらつきが独立して生じるときには、こ
の折り返し部分におけるコンタクト抵抗のばらつ
きが抵抗回路網の精度の限界を決めることにな
る。
コンタクト抵抗の抵抗値に比較して単位抵抗体
の抵抗値を大きくすれば精度は向上するが、集積
度の低下はさけられない。
の抵抗値を大きくすれば精度は向上するが、集積
度の低下はさけられない。
本発明は前記欠点を改善し、集積度を低下させ
ることなく、精度の優れた抵抗回路網を備える半
導体装置を提供するものである。
ることなく、精度の優れた抵抗回路網を備える半
導体装置を提供するものである。
以下、実施例に基づき本発明を詳細に説明す
る。
る。
第４図ａ及びｂは本発明の第１の実施例を説明
するための平面図及び断面図である。同図におい
て、４６は半導体基板、４１は該半導体基板に形
成された拡散抵抗（長い抵抗体）、４７は表面に
被覆された絶縁膜（通常はシリコン酸化膜）、４
２は前記拡散抵抗同志を相互に接続するための導
体、４５は拡散抵抗と接続導体のコンタクト部、
４４は分割電圧の取り出し導体、４３は該取り出
し導体と拡散抵抗のコンタクト部である。
するための平面図及び断面図である。同図におい
て、４６は半導体基板、４１は該半導体基板に形
成された拡散抵抗（長い抵抗体）、４７は表面に
被覆された絶縁膜（通常はシリコン酸化膜）、４
２は前記拡散抵抗同志を相互に接続するための導
体、４５は拡散抵抗と接続導体のコンタクト部、
４４は分割電圧の取り出し導体、４３は該取り出
し導体と拡散抵抗のコンタクト部である。
本実施例では、抵抗体と取り出し導体とのコン
タクト部４３の面積に対して、抵抗体と接続導体
とのコンタクト部４５の面積を約２倍にして形成
している点が特徴である。コンタクト面積を約２
倍にすることにより従来の欠点を除去するもので
ある。
タクト部４３の面積に対して、抵抗体と接続導体
とのコンタクト部４５の面積を約２倍にして形成
している点が特徴である。コンタクト面積を約２
倍にすることにより従来の欠点を除去するもので
ある。
一般にコンタクト部のコンタクト抵抗Rconは、
単位抵抗器１と相互接続導体２間の表面伝導率
σcとコンタクト部の面積Ｓの関数で表現される。
単位抵抗器１と相互接続導体２間の表面伝導率
σcとコンタクト部の面積Ｓの関数で表現される。
Rcon＝Ｋ１／σcS ……(1)
（ただしＫ；定数）
式(1)より、表面伝導率σcが一定とすれば、コ
ンタクト部の面積を２倍にすればコンタクト抵抗
Rconは1/2にすることができる。すなわち抵抗体
の折り返し接続部分のコンタクト抵抗の和は折り
返し部分以外のコンタクト抵抗と同じ抵抗値とす
ることができ、コンタクト抵抗のばらつきと抵抗
体の抵抗値のばらつきが独立して生じた場合に
も、抵抗回路網の精度を劣化させることはない。
ンタクト部の面積を２倍にすればコンタクト抵抗
Rconは1/2にすることができる。すなわち抵抗体
の折り返し接続部分のコンタクト抵抗の和は折り
返し部分以外のコンタクト抵抗と同じ抵抗値とす
ることができ、コンタクト抵抗のばらつきと抵抗
体の抵抗値のばらつきが独立して生じた場合に
も、抵抗回路網の精度を劣化させることはない。
第５図は本発明の第２の実施例を示す平面図で
ある。本実施例も抵抗体５１と分割電圧取り出し
導体５４のコンタクト部５３の面積に対して、抵
抗体５１と接続導体５２とのコンタクト部５５の
面積を約２倍に形成したものであるが、更に抵抗
体のコンタクト部以外の部分を細く形成してある
ので、前記第４図の実施例に比較して単位抵抗体
の抵抗値を高くすることができる。
ある。本実施例も抵抗体５１と分割電圧取り出し
導体５４のコンタクト部５３の面積に対して、抵
抗体５１と接続導体５２とのコンタクト部５５の
面積を約２倍に形成したものであるが、更に抵抗
体のコンタクト部以外の部分を細く形成してある
ので、前記第４図の実施例に比較して単位抵抗体
の抵抗値を高くすることができる。
尚、前記第４図の実施例では拡散抵抗の場合に
ついて述べたが、本発明はその他の抵抗、例えば
ポリシリコン抵抗、その他の薄膜抵抗などにも十
分適用することができる。
ついて述べたが、本発明はその他の抵抗、例えば
ポリシリコン抵抗、その他の薄膜抵抗などにも十
分適用することができる。
以上、図面を用いて詳細に説明した如く、本発
明を用いれば、集積度が高く、精度の優れた抵抗
回路網を持つた半導体装置を実現でき、半導体装
置の応用分野の拡大に有効である。
明を用いれば、集積度が高く、精度の優れた抵抗
回路網を持つた半導体装置を実現でき、半導体装
置の応用分野の拡大に有効である。
第１図および第２図は従来の抵抗回路網の平面
図、第３図は第２図の等価回路図、第４図ａ及び
ｂは本発明の第１の実施例の平面図及びＡ―Ａ断
面図、第５図は本発明の第２の実施例の平面図で
ある。 １１…単位抵抗体、１２，２２，４２，５２…
接続導体、１３，２３，４３，５３…相互接続導
体、２１，５１…抵抗体、２４，４４，５４…取
り出し導体、３１…単位抵抗、３２…接続導体の
抵抗、３３…コンタクト抵抗、３４…取り出し端
子、４５，５５…抵抗体と接続導体とのコンタク
ト部、４６…半導体基板、４７…絶縁膜。
図、第３図は第２図の等価回路図、第４図ａ及び
ｂは本発明の第１の実施例の平面図及びＡ―Ａ断
面図、第５図は本発明の第２の実施例の平面図で
ある。 １１…単位抵抗体、１２，２２，４２，５２…
接続導体、１３，２３，４３，５３…相互接続導
体、２１，５１…抵抗体、２４，４４，５４…取
り出し導体、３１…単位抵抗、３２…接続導体の
抵抗、３３…コンタクト抵抗、３４…取り出し端
子、４５，５５…抵抗体と接続導体とのコンタク
ト部、４６…半導体基板、４７…絶縁膜。
Claims (1)
- １ 一つ以上の取出し導体が中間部から導出され
た複数の単位抵抗体同志を接続導体により直列に
接続した抵抗回路網を半導体基板に形成した半導
体装置において、前記接続導体と前記単位抵抗と
の各接続部の接触部を前記取り出し導体と前記単
位抵抗体との回接続部のほぼ半分の接触抵抗とな
るようにしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5615979A JPS55148453A (en) | 1979-05-08 | 1979-05-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5615979A JPS55148453A (en) | 1979-05-08 | 1979-05-08 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55148453A JPS55148453A (en) | 1980-11-19 |
| JPS6412103B2 true JPS6412103B2 (ja) | 1989-02-28 |
Family
ID=13019307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5615979A Granted JPS55148453A (en) | 1979-05-08 | 1979-05-08 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55148453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342909U (ja) * | 1989-09-04 | 1991-04-23 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673458A (en) * | 1979-11-20 | 1981-06-18 | Nec Corp | Semiconductor device |
| JPS59104159A (ja) * | 1982-12-07 | 1984-06-15 | Nec Corp | 抵抗列分圧回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384579A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Manufacture for semiconductor device |
-
1979
- 1979-05-08 JP JP5615979A patent/JPS55148453A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342909U (ja) * | 1989-09-04 | 1991-04-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55148453A (en) | 1980-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036112A (ja) | 集積回路高周波入力減衰器回路 | |
| JPS6412103B2 (ja) | ||
| US5257005A (en) | Small value precision integrated circuit resistors | |
| JP3028420B2 (ja) | 半導体集積装置 | |
| JPS59191368A (ja) | 半導体装置 | |
| JPH0225260B2 (ja) | ||
| JP2612100B2 (ja) | 半導体圧力センサ | |
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| JP2872006B2 (ja) | 半導体装置 | |
| JPS58182918A (ja) | 電圧分圧回路 | |
| JP2653046B2 (ja) | リニアアレイ | |
| JPH0225259B2 (ja) | ||
| JPS58207664A (ja) | 半導体装置 | |
| JPH0467666A (ja) | 半導体装置 | |
| JPS62234363A (ja) | 半導体集積回路 | |
| JPH036858A (ja) | マスタスライス方式半導体集積回路装置 | |
| JPH0415627B2 (ja) | ||
| JPH0578214B2 (ja) | ||
| JPH0823072A (ja) | 半導体装置 | |
| JPS5846720A (ja) | デイジタル・アナログ変換器 | |
| JPS5846667A (ja) | 半導体抵抗装置 | |
| JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
| JPS6023978Y2 (ja) | マイクロ波集積回路 | |
| JPS6194353A (ja) | 半導体装置 | |
| EP1516364A2 (en) | Resistor network such as a resistor ladder network and a method for manufacturing such a resistor network |