JPS58209182A - ジヨセフソン接合素子の製造方法 - Google Patents

ジヨセフソン接合素子の製造方法

Info

Publication number
JPS58209182A
JPS58209182A JP57092752A JP9275282A JPS58209182A JP S58209182 A JPS58209182 A JP S58209182A JP 57092752 A JP57092752 A JP 57092752A JP 9275282 A JP9275282 A JP 9275282A JP S58209182 A JPS58209182 A JP S58209182A
Authority
JP
Japan
Prior art keywords
layer
tunnel junction
superconductor
electrode
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57092752A
Other languages
English (en)
Inventor
Hisanao Tsuge
久尚 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57092752A priority Critical patent/JPS58209182A/ja
Priority to US06/499,553 priority patent/US4548834A/en
Priority to DE8383105381T priority patent/DE3370901D1/de
Priority to EP83105381A priority patent/EP0095773B1/en
Publication of JPS58209182A publication Critical patent/JPS58209182A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はンヨセフソン接合素子の製造方法に関し、さら
に詳しくはトンネル接合型のンヨセフソン接合素子の製
造方法に関するものである。
ジョセフソン接合素子を用いて論理回路や記憶回路を構
成する場合には、トンネル接合の臨界電流すなわち零電
圧状態で流れる最大電流の各素子間におけるばらつきを
小さくするか解消することが必要である。臨界電流はト
ンネル接合部の面積、゛トンネル接合部の誤厚およ゛び
物理的性質によって変化するが、近年素子の微小化、篩
密度化が進んで特にトンネル接合部の面積の精度を向上
させることが重要となっている。
従来、ジョセフソン接合素子の製造方法として以下に述
べる2つの方法が用いられている。まず、第1の方法を
第1図(、)〜(fllに用いて、工程順に説明する 
第1図(a)に示すように、絶縁体基板あるいは表面に
絶縁体層を有する基板ll上に、蒸着法やスバ、り法に
よりニオブ(Nb)、鉛(Pb)等でなる第1の超伝導
停電!に12を形成する。第1の超伝導停電4!12の
バターニングは通常のホトレジスト工程を用いた工、チ
ン、グ法や97トオ7法で行な)。次に、第1図(b)
に示すようにgiの超伝導体電極12上のトンネル接合
部となる部分にアンターカット形状のレジストマスク1
3を形成し、第1図(c)に示すように基板表面に蒸着
法などの指向性の良い成膜法で一酸化ケイ素(8i0)
、二酸化ケイ素(!i0ア)等でなる絶縁体層14t−
被着し、引、itリフトオフすると第1図(d>に示す
ような開口をもつトンネル接合部が形成される。アンタ
ーカット形状のレジストマスク13は通常のホトレジス
ト工程に加え、露光前または露光後にりI:FC2ベン
ゼンや7I:Fモベンゼンなどの有wa剤に浸すことに
よって得られる。、次に、第1図(、)に示す二うに熱
酸化法あるいはプラズマ酸化法でトンネル接合部に数1
OAの厚さのトンネル接合層15を形成する。この後、
第1図(f)に示すように、第1の超伝導停電−12の
場合と同様、蒸着法やスバ、り法で$2の超伝導体電橋
16i形成する。
この方法で(Cトンネル接合部の形成にアンターカット
形状のレジストマスク13を必要とするが、この形状r
・レジストのプリベーク条件や胃機溶剤の液温、ディ、
ブ時間などの影響を受(すやすい。
特に、実際のトンネル接合部の面積を規定するレジスト
マスク下部の寸法を精度よく得ることは非常に難しい、
、また、トンネル接合部は同図の絶縁体層14よりも低
い位置にあるため、トンネル接合部のプラズマクリーニ
ングやブクズマ酸化時にスパッタされた絶縁体層14の
付着により汚染されるという欠点があった。・ 第2の方法を第2図(a)〜(f)を用いて説明する。
第2図(a)に不す二う(、第1図(,1と同様な方法
で基板21上に第1の超伝導体′1億22を形成する〇
その後、第2図(b)に示すように基板全面に蒸着法や
スパッタ法でSiO、Sin、等でなる絶縁体層23t
−被着する。、?xlC1第2図(c)に示すように絶
縁体層23上にトンネル接合部を形成するだめの開口を
有するレジストマスク24t−形成した後。
アルゴン(Ar)などの不活性ガスを用いたイオンエツ
チング法や7 cy y 23 (CUP、)、7gy
14(CF、)  などのエツチングガスKAる反応性
スバ、タエ、チ/グ法で絶縁体層23t−加工し、第2
図(dtに不すようなトン半ル接合st−形成する。次
に(き)に示すよ5iC,第1図(eりと同様な方法で
トンネル接合部にa10人のトンネル接合層25を形成
しその後、第1の超伝導停電s22の場合と同様な電橋
材料および成膜法で第2図(f)に示すような第2の超
伝導体電極26を形成する。この方法では、トンネル接
合部の絶縁体層23をイオンエツチング法や反応性スパ
ッタエツチング法で除去するため−トンネル接合部にお
ける電t!表面はイオン損傷を受ける。反応性スバ、タ
エッナング法の場合にhas表面は反応性のエツチング
ガスによって汚染される。また、この方法でも第1の方
m、![m、トンネル接合部はプラズマクリーニングや
プラズマ醸化時に絶縁体層23の付着により汚染される
という欠点があった。
本発明の目的は、このような従来の欠点を取り除いたジ
ョセフソン接合素子の裏造方法t−提供することにある
本発明によれば基板上に第1の超伝導体電極と前記第1
の超伝導体電機の一表面上のトンネル接合層、および前
記トンネル恢合層を介して前記第1の超伝導体電機と対
向する第2め超伝導体電機を有するジョセフソン接合素
子の製造方法において、基板上に第1の超伝導体電機を
設け、該第1の超伝導体電機上のトンネル接合部となる
甑域にレジストマスク形成した後、前記I!lの超伝導
体電機を少なくとも−ントンの侵入深さと同じ極厚が残
る二5にエツチングでる工程、引続き第1の絶縁体層を
被着して前記第1の超伝導体電機の仮エツチング部を埋
める工程、次に前記第1の超伝導体電極の露出部に第2
の絶縁体層を形成した後、前記第1の絶縁体層をす7ト
オ7する工程、次に前記トンネル接合部に前記トンネル
接合層を形成する工程、次に前記トンネル接合層と接触
するように前記第2の超伝導体電極を形成する工程を具
iすることを特徴とするンヨセフソン接合素子の製造方
法が得られる。
以下本発明の基本プロセスについて図面を用いて説明す
る。
第3囚(a)に示すように、絶縁体基板あるいは表gK
絶縁体層を有する基板31上に、蒸着法平スパッタ法に
よりNb 、 Ph等でなる第1の超伝導体電橋32t
l″形成する。第1の超伝導体IIL壱32のバターニ
ングは通常のレンスト工程を用いたヱ。
チング法やす7トオフ法で行な5.次に、第3図価)に
示すように第1の超伝導停電4M32上のトンネル接合
部となる部分しくレジストマスク33t−形成した後、
第3図(clに示すように反応性スパッタエツチングや
イオンエツチングなどの異方性エツチング法で第1の超
伝導体電極32をロンドンの侵入深さ以上の膜厚が残な
よ5に加工する。引続き第3図(dlに示す工うに基孜
全面に蒸溜法やイオンヒームスバ、り法などの指向性の
良い成膜法に二り8i0,8i0t  等でなる第1の
絶縁体層34i被着し、第3図(−)に示すようK、ト
ンネル接合部の周辺におljる第1の超伝導停電★32
の露出部に第2の絶縁体層35を形成する。この第2の
絶縁体層35は第1の絶縁体層34の不完全な埋込み部
分を被覆するためのものであるウ レジストマスク33
1177 ト才7した後、トンネル接合部を##!化ま
たはプラズマ酸化し、第3図(f)に示すような数1O
Aのトンネル接合層36を形成する。
この後、第3図(g)に示すように、第1の超伝導停電
@32の場合と同様に蒸着法やスバ、り法で第2の超伝
導体電型37を形成する。この方法では、トンネル接合
部の形成に再塩性の良い矩形レジストマスクが利用でき
ること、エアナング方法2よびエツチング条件の最適化
によりレジストマスク33から第1の超伝導停電s32
への尚積置のパターン転写か可能であることから、従来
のリフトオフ法を用い斤方法(第1図)に比ベトンネル
接゛ 薯 合部の寸法を制御し易い。また、トンネル接合部はレジ
ストマスク33との接触部で規定されるため従来のエツ
チングを用いた方法(第2図)よりも尚精度のトンネル
接合部が得られる。しかも、トンネル接合部はエツチン
グ雰囲気にさらされないため、イオン損傷の問題や反応
性エッチングガプラズマクリーニングやプラズマ酸化時
に第1の絶縁体層34のスパッタによって生じるトンネ
ル接合部の汚染を減りできる。
次に本発明の一実施例を示す。
表面が熱酸化8i02で被覆されたシリコン(8i )
基板上に、^周波スバアタ法により基板温度300℃で
Nb膜4000A t−被着する。この膜上にポジ塁ホ
トレジスト(シラプレー社製AZi350J )t−用
いた通常のホトレジスト工程でレジストマスクを形成し
、フレオン12 (CC+、F、)をエツチングガスと
する反応性スバ、タエ、ナング法でNb膜を加工して第
1の超伝導体電極を形成する。第1の超伝導体電極上の
トンネル接合部となる部分に直径2μ=n、fil厚1
5μmのレジストマスクを形成した懐、CC+、F、を
用いた反応性スバツタエ、チンン法で第1の超伝導体電
極を2000^エツチ/yスル、、AZ1350J K
:対fbNb膜lc対fルNb膜のエツチング速度比は
5〜6で、しかも異方性エツチングが可能なため、レジ
ストマスクに対するパターン寸法変化はほとんど無視で
きる程度である。、第1の超伝導体電極の被エツチング
部の残存膜厚は2000 Aであり、Nb  膜に関し
て一般に知られているロンドンの侵入深活約100OA
よりも充分厚い。次に基板全面に電子ヒーム、蒸N法に
より8i0を2000λ夜着した後、トン不、し接合部
の周辺sKおける第1の超伝導停電$32の露出部に約
100λの膜厚をもつ熱酸化層を形成し、レジストマス
クをアセトン中の超音波洗浄でリフトオフする。rXに
、グロ・−ベンゼン処理を用いて基板上にアンター力、
ト形状のレジストマスクを形成する。この基板をAr 
 プラズマ1クリーニングした後、純敢素O1に二るプ
ラズマ酸化法で20〜30λのトンネル接合層を形成す
る。引続き真空を保持したまま@−ビスマス合金(Pb
 B;)t−6000に蒸着し、リフトオフして第2の
超伝導体電極を形成する。
本実施例では、第1の超伝導体電極、第2の超伝導体電
極としてそれぞれNb、pb−Bi を用いた場合につ
いて説明したが、Nb、Nb化合物、Nb合金、Pb、
Pb合金などの任意の組合せ・が可能である。これらの
電櫨材料の加工床としてイオンエ、テング法はどの材料
にも適用できるが、反応性スバツタエ、チング法を用い
る場合には適切な工、チングガスの選択が必要である。
fた、不実施例ではトンネル接合部t−形成するための
レジストマスクとしてAZ1350Jを使用したが一他
の停機レジスト、無機レジスト、さらにはこれらのレジ
ストの転写により形成したよりエツチング耐性のある金
属マスクなども扇いることができる。、第2の超伝導体
電機はリフトオフ法により形成したが、当然エツチング
法により形成することもできるつ以上説明したように本
発明によれば、トンネル接合部の周囲r異方性エッチン
クすることによってトンネル接合部を形成するため一向
NgEでしかもエツチングによる汚染のないト/ネル接
合−をラズマ酸化時に周囲の絶縁体層のスパッタによっ
て生じるトンネル接合部の汚染を低減できる。
【図面の簡単な説明】
第1図(、)〜(f)、第2図(,1〜(flは従来の
ン、セフソン接合素子の製造方法を工Saに説明するた
めの素子断面図、第3図(、)〜(g)は本発明のジョ
セフソン接合素子の*n方法を説明するための主要工程
におげろ電子l#rrjjJ図である。 図において、11,21.31は基板、12゜22.3
2は第1の超伝導体電機、13,24゜33はレジスト
マスク、1.4 、23は絶縁体層、15.25.36
はトンネル接合層、16,26゜37は第2の超伝導体
電極、34は第1の絶縁体層、35は第2の絶縁体層で
ある。 し)

Claims (1)

    【特許請求の範囲】
  1. 基板上に第1の超伝導体電極−と前記第1の伝導体電極
    の一表面上のトンネル接合層、および前記トンネル接合
    層を介して前記第1の超伝導体IE橋と対向する第2の
    超伝導体電機を有する:)lllセ7ソ/接合素子の製
    造方法において、基板上に第1の超伝導体電番を設げ、
    該第1の超伝導体IE橋上のトンネル接合部となる領域
    にレンストマスク針形成した後、前記第1の超伝導体電
    機を少なくとも一ンドンの侵入深さと同じ膜厚が残るよ
    5VC工める工S−次に前記第1の超伝導体電機の露出
    部に第2の絶縁体層を形成した後、前記第1の絶縁体層
    をす7トオフする工程、/Xに前記トンネル接合部に前
    記トンネル接合層を形成する工程5次に前記トンネル接
    合層と接触するように前記第2の超伝導体を極を形成す
    る工程を具備することを特徴とするジョセフソン接合素
    子の製造方法。
JP57092752A 1982-05-31 1982-05-31 ジヨセフソン接合素子の製造方法 Pending JPS58209182A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57092752A JPS58209182A (ja) 1982-05-31 1982-05-31 ジヨセフソン接合素子の製造方法
US06/499,553 US4548834A (en) 1982-05-31 1983-05-31 Method of producing a Josephson tunnel barrier
DE8383105381T DE3370901D1 (en) 1982-05-31 1983-05-31 Method of producing josephson tunnel barrier
EP83105381A EP0095773B1 (en) 1982-05-31 1983-05-31 Method of producing josephson tunnel barrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57092752A JPS58209182A (ja) 1982-05-31 1982-05-31 ジヨセフソン接合素子の製造方法

Publications (1)

Publication Number Publication Date
JPS58209182A true JPS58209182A (ja) 1983-12-06

Family

ID=14063144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57092752A Pending JPS58209182A (ja) 1982-05-31 1982-05-31 ジヨセフソン接合素子の製造方法

Country Status (1)

Country Link
JP (1) JPS58209182A (ja)

Similar Documents

Publication Publication Date Title
JPS5828736B2 (ja) 平坦な薄膜の形成方法
JPS63234533A (ja) ジヨセフソン接合素子の形成方法
JPS63226981A (ja) 超伝導集積回路装置およびその製造方法
US4176029A (en) Subminiature bore and conductor formation
JPS58209176A (ja) ジヨセフソン接合素子の製造方法
JPS58209183A (ja) ジヨセフソン接合素子の製造方法
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
JPS58209179A (ja) ジヨセフソン接合素子の製造方法
JPH0634411B2 (ja) 超電導装置
JPS58209181A (ja) ジヨセフソン接合素子の製造方法
JPS58209184A (ja) ジヨセフソン接合素子の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS61210508A (ja) 薄膜磁気ヘツドの製造方法
US3450534A (en) Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate
JPS6258676B2 (ja)
JPS60208874A (ja) ジヨセフソン接合素子の製造方法
JPS61111589A (ja) トンネル型ジヨセフソン素子の製造方法
JPH01168080A (ja) ジョセフソン接合素子の作製方法
JPS6147679A (ja) ジヨセフソン接合素子の作製方法
JPS58125880A (ja) ジヨセフソン接合素子
JPS58145177A (ja) ジヨセフソン接合素子の製造方法
JPH01200682A (ja) 強磁性磁気抵抗効果素子の製造方法
JPH01152774A (ja) ジョセフソン接合素子の形成方法
JPH0519993B2 (ja)
JPS60208875A (ja) ジヨセフソン接合素子の製造方法