JPS58209253A - デイジタル信号伝送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ＰＣＭ化オーディオ信号等のディジタル信号
をシリアル伝送するためのディジタル信号伝送方法に関
する。

近年において、オーディオ信号等のアナログ信号を、た
とえば■ンＣ〜ｆ　（Ｐｕ１ｓｅ　Ｃｏｄｅ　Ｍｏｄｕ
ｌａｔｉｏｎ）方式等によりディジタル信号に変換し、
信号伝送媒体あるいは記録媒体を介して伝送あるいは記
録・再生することが頻繁に行なわれるようζこなってい
る。このようなディジタルオーディオ信号等において、
元のアナログ信号の１サンプル値を量子化して符号化し
た複数ビットデータを１サンフルデータとし、このｌサ
ンプルデータをもとｔこディジタル信号の１ワードを構
成している。ｌ゛ノート内は、上記１サンプルデータの
他に、必要に応じて、エラー防止データビットや、デー
タ有効１王判別ビットや、ユーザ用ビットや、チャンネ
ル状態情報ビットや、パリティビット等の各浬データ用
ビットが含まれる。

このような各種データを含むディジタル信号をシリアル
伝送する方法に対して、次のような性質が要求されてい
る。

すなわち、先ず、伝送路中に交流結合を含む場４合でも
確実な伝送を可能とし、電気的または光学的システムの
いずれの場合でも閾値検出が確実（こ行ない得るように
するために、直流成分を含まｆＡい（Ｄ　Ｃ−ｆｒｅｅ
）ような伝送波形さすることが必要である。次に、伝送
波形は、極性に依存しない（ｐｏｌａｒｉｔｙ　−（ｒ
ｃｅ）ようにすることが必要とされ、これは、たとえば
ツィステッドペア等の一対の（２本の）伝送線の一方と
他方とが入れ違った場合でも伝送信号に影響を与えるこ
とが無く、装置の簡略化に貢献する。次に、ハードウェ
ア化が単純・容易であることが必要である。さらに、放
送局やスタジオ等への適用時の伝送距離を満足し得るこ
とが必要である。

このような要求をすべて満足するディジタル信号変調方
式として、いわゆるディジタルＦＭ方式０の２値データ
の各ビットのエツジ（あるいは境界）には常に反転（ｔ
ｒａｎｓｉｔｉｏｎ）を配し、各ビットの中央位置では
、　１　のとき反転あり、°０“のとき反転なしとする
変調方式であり、ディジタル２値データに対応して第１
図のような信号波形として表わされる。このディジタル
ＦＭ方式の信号において、データのビット周期をＴとす
るとき、上記反転から次の反転までの間隔は、Ｔ／２あ
るいはＴのいずれかであるため、ビットり電」ツク信号
の検出や保持が極めて容易である。また、上記Ｄ　Ｃ−
ｆｒｅｅかッｐｏｌａｒｉｔｙ　−ｆｒｅｅの条件も満
足している。

ところで、ディジタル信号をシリアル伝送する場合、す
なわち、各ワードの全てのヒ諏１・を順次１ビットずつ
一本（あるいは一対）の伝送線を介して伝送する場合に
は、各′ワードの始端（あるいは各ワード内の所定の位
置）を明確（こ指示することが必要とされる。この各ワ
ード毎に設けられるワード始端（あるいは所定位置）の
表示部分は、いわゆるワード同期信号部分であり、ワー
ド内の他のデータ部分に対して明確に区別し得ることが
要求される。また、ワード同期信号の基準タイミング決
定部分となる信号の立上り、立下りのエツジ部の時間変
動を極力低減することが必要とされる。すなわち、この
エツジ部は、受信側（あるいは再生側）回路部のＰＬＬ
回路に基準位相情報として供給されるものであるため、
ビン１−周期に比べても極めて短かい時間単位での精度
が擬木される０ ここて、ディジタル信号の送受信時に、信号の立上り波
形と立下り波形とは必ずしも同じ（完全な対称形）には
ならス、送信側回路の出力スイッチング素子のオン動作
時間とオフ動作時間の誤差分や、信号伝送ラインのオン
、オフ動作に対応する各インピーダンスの違いによる立
上り時定数と立下り時定数との誤差分や、受信側回路の
スイッチング素子のオン、オフ動作の時間差等により、
受信側回路部のＰＬＬ回路に供給されるワード同期信号
のエツジ部のタイミングは、立上り時と立下り時とて異
なってくる。このことから、信号自体の極性は任意であ
るが、一連のシリアル伝送されるディジタル信号につい
ては、ワード同期信号がいずれか一方の極性て無変化と
なることが必要とされる。

本発明は、このような従来の実情に鑑み、上記Ｄ　Ｃ−
ｆｒｅｅやｐｏｌａｒｉｔｙ　−ｆｒｅｅの条件を満足
しつつワード内の他σ）データとの区別が明確に行なえ
るワード同期信号を有し、かつ、一連のデジタル信号内
ではワード同期信号の極性が変化せず、ワード同期信号
部分に要するビット数が少なくてすみ、送信・受信回路
構成（あるいは記録・再生回路構成）が簡単となるよう
なディジタル信号伝送方法の提供を目的とする。

すなわち、本発明に係るディジタル信号伝送方法の特徴
は、ｌワード複数ビットより成るディンタルデータをデ
ィジタルＦＭ方式にて変調してシリアル、伝送するディ
ジタル信号伝送方法において、上記各ワード毎に、ビッ
ト周期の１．５倍以上のパルス幅を有するワード同期信
号、および少ｌくとも１ビツトのパリティデータをそれ
ぞれ設け、上記ワード同期信号の極性が常に等しくなる
ように上記パリティデータを選択することである。

以下、本発明に係る好ましい実施例について、図面を参
照しながら説明する。

第２図はディジタル信号のｌワードのワードフォーマッ
トの一例を示し、ｌワードを３２ヒツトで構成している
。このｌワードの始めの２ヒツトは、本発明の要旨とな
るワード同期１ｇ号部分Ｓとして用い、３ビツト目から
２６ビツト目までの２４ヒッＩ−ＤＩ、ＤＺ４を、たと
えばオーディオ信号の１サンプル値をｌ）　ＣＭ化した
ディジタルオーディオサンプルデータ用としている。必
要に応じて、こりサノブルデータビットＤ１〜Ｄ２４内
の後部の４ピッ１−Ｄ２１．Ｄ２４を補助データピッ＋
−ｘ１−ｘ４として用いてもよい。次の２７，２８ヒ゛
ント目（ま、たとえば）゛ロック・チャンオ・ル検出ヒ
ントとして用いることが考えられており、第２図のブロ
ックフォーマットのように時間的に連続した複数ワード
（たとえば２５６ワード）で１ブロツクを偶成する場合
のブロックの始端位置を決定したり、このｌブロヅク内
を複数チャンネルに分割する場合の各チャンネルの始端
を決定するために有用である。次に、２９ビツト目はデ
ータ有効性判別ビット■として、３０ビツト目はユーザ
ーズヒ゛ソトＵとして、３１ビツト目はチャンネル状態
データビットＣとして、さらに、３２ビツト目はバリテ
ィヒ゛ソトとじて、それぞれ用いられている。この場合
のユーサーズビッＩ−ｔＪやチャンネル状態データビッ
トＣは、第２図のフロックフォーマットにおける１ブロ
ンクを単位としてそれぞれ１つのワードを構成している
。

次に、本発明の要旨となるワード同期１６号について、
第３図を参照しながら説明する。

この第３図のＡ、Ｂ、Ｃの各信号波形は、それぞれ第１
．第２．第３の実施例を示し、上記ワード同期信号部分
Ｓの２ビツトの範囲内のヒラＩ・のエツジ位置（３箇所
の境界位置）のうちの２箇所で反転（ｔｒａｎｓｉｔｉ
ｏｎ）を禁止することにより、ビット周期Ｔの１５倍以
上のパルス幅（隣接する反転間の距離）を有するワード
同期信号を得ている。

そして、他のエツジ位置については、それぞれ隣接する
データやパリティデータに対して、ディンタルＦＭ方式
の規則に従って連続させており、上記Ｄ　Ｃ−ｆｒｅｅ
　、　ｐｏｌａｒｉｔｙ　−ｆｒｅｅ　　（７）条件を
満足するようになっている。また、パリティデータ（こ
ついては、ワード同期信号部分の２ビットのデータも含
めて０が偶数個となるように選定しており、１ワードの
ビット数が第２図の例の３２ビットのように偶数ビット
の場合には、■ワード内の（ワード同期も含む）全ビッ
トについて偶数パリテ４　（ｅｖｅｎ　ｐａｒｉｔｙ）
が用いられ、また、１ワードが奇数ヒツトの場合には奇
数パリティ（ｏｄｄ　ｐａｒｉｔｙ）が用いられる。こ
のように、１ワード内のデーラダ０°の個数を偶数個と
することにより、各ワードの始端の前縁の極性が上向き
か下向かのいずれかで固定される。これは、嬉１図の信
号波形からも明らかなように、デーラダ１°のときには
ビットの前縁と後縁の極性（向き）が等しく、デーラダ
Ｏ“のときには反対となることより、°０“が偶数個含
まれているワードの始端の前縁と終端の後縁（次のワー
ドの始端の前縁）とが同じ向きで反転することになるか
らである。

ここで、本発明の第１の実施例の要部となる第３図Ａの
ディジタル信号波形においては、ワード同期信号用の２
ヒツトＳｌ、　Ｓ２−をいずれも１０°とし、ビットＳ
１の前縁およびビットＳ２の後縁にて、それぞれ反転を
禁止している。この場合ｚ〜ｌワード３２ビットとし、
上記ヒ諏トＳ＋　、　８２もデータとみなしたときに“
０°が偶数個となるよう（こする（こは、データビット
Ｄｒ　ＮＤｏとパリティピッｌ−Ｐとの３０ビツトにつ
いてのパリティを偶とすればよく、パリティビットＰと
しては偶数パリティ（ｅｖｅｎｐａｒｉｔｙ　）を用い
ればよい。そして、たとえばビットＳＩで°Ｌ”　（ロ
ーレベル）、ビットＳ２て“［１“（ハイレベル）のデ
ィジタル信号が受信されたとき（こは、いずれのワード
についても常に第３図Ａと同じ極性のワード同期信号が
得られ、ピノｌ−８ＩとＳ２との境界で必ず立上りの波
形が得られる。さらに、ビットＳｌの前縁、およびピッ
）８２の後縁で、それぞれ反転を禁止していることより
、ビットＳ＋、Ｓｚの境界位置から前、後方向にそれぞ
れ１．５Ｔ〜２Ｔの無反転区間が得られる。

次に、本発明の第２の実施例の要部としてのグ３図Ｂの
ディジタル信号波形においては、ワード同期信号部分の
ビットＳｌを”０′、ビットＳ２ヲ“１′とし、ビット
８１．８２の境界、およびヒツトＳ２の後縁の２箇所で
それぞれ反転を禁止している。−この場合、ｌワード３
２ビツトの全てに対して“０°を偶数（′１″も偶数）
とするには、ビットＳ２が°１゜であることより、デー
タヒツトＤｌ−Ｄ２９　とパリティビットＰとの３０ヒ
ツトに対しては奇数パリティ（ｏｄｄ　ｐａｒｉ　’ｙ
）’−ｃｒ用いる必要がある。すなわち、パリティビッ
トＰは、データとパリティの３０ビツトに対して設定さ
れる場合には奇数パリティを用い、■ワード全３２ビッ
トに対しては偶数パリティとすればよい。この第２の実
施例では、ビットＳ１の前縁とヒツトＳ２の中央との間
ζこ１．５　Ｔの無反転区間が設けられ、ピッ）Ｓｚの
中央から後方に向かっては、ＩＴ（データＤ、がｌ”）
又はＬ５Ｔ（データＤ、が°０”）の無反転区間が設け
られる。

そして、ワード同期信号の極性が無変化であることは勿
論である。

次に、第３の実施例の要部となる第３図Ｃの信号波形は
おいては、ピッ）Ｓｌを°１°、ビットＳ２ヲ“θ′と
しており、ヒ諏トＳ１の前縁と、ビットＳｒ。

Ｓｚ　を境界との２箇所で反転を禁止している。この場
合も、上記第２の実施例と同様に、パリティヒツトＰと
しては、データとパリティとの３０ビツトに対して奇数
パリティを用いれはよい。

ここで、第３図Ａ、Ｂ、Ｃの信号波形図において、実線
の波形および反転位置は変化なく、破線の波形および反
転位置がデータＩ）＋〜Ｄ２９（およびパリティＰ）の
内容に応じて変化する。また、各波形図中の記号■の位
置が、上記反転禁止位置を示す。さらに、各パリティビ
ットＰの位置に記載したＥ、Ｐ、、　０．Ｐ、がそれぞ
れ偶数パリティ、奇数パリティを示し、（）内は、ワー
ド同期信号部分のビットＳ１．Ｓｚもデータとみなした
時のパリティ゛を示している。なお、これらの第３図Ａ
、Ｂ、Ｃのワ−ド同期１号波形の°ＨＭ　、　ＩＬｌは
反転可能であり、一対の送受信機（あるいは記録再生機
）において、時間的に連続して送受信されるシリアルデ
ィジクル信号内において、ワード同期信号の極性が無変
化となることが重要である。また、パリティビットＰの
位置は、図示の例に限定されず、データヒツトＤｌ〜Ｄ
２９の途中位置でもよい。

これらの３つの実施例は、いずれもＩ）　Ｃ−ｆｒｅｃ
。

ｐｏｌａｒｉｔｙ−ｆｒｅｅ　、　’７−１’同期（８
号（７）％性無Ｋ　化、ワード同期信号の隣接する反転
間の距離が１．５　Ｔ以上の各条件を満足し、かつ、ワ
ード同期信号部分は２ビツトですみ、２箇所の反転禁止
を除けばディジタルＦＭ方式による変調の規則をすべて
満足するものとなっている。

したがって、ディジタルデータ信号の変調、復調が容易
に行なえ、回路構成が簡単で、ワード同期信号の極性が
無変化であるため基準位相決定用エツジ部（第３図Ａ、
Ｂ、Ｃの矢印に示す反転部）のタイミング精度が高いと
いう効果がある。

ところで、第３図Ａ、Ｂ、Ｃのワード同期信号を要部と
する３つの実施例の内、第３図Ａの第１の実施例では、
無反転区間が２Ｔとなり得るため、ＦＭデビエーション
が深くなる。また、第３図Ｃの第３の実施例ては、受信
側でのワード同期信号検出時に、連続して２個の１．５
　Ｔの無反転区間が表われたときには２個目の１，５Ｔ
を採用することが必要となるため、回路構成が複雑化し
、ワード同期信号検出に少なくとも１．５　Ｔの遅延時
間が必要とされる。これに対して、第３図Ｂの第２の実
施例の場合には、ＦＭデビエーションか浅く、最初に表
われたＬ５Ｔの無反転区間によりワード同期信号検出が
行なえ、次の無反転区間については、Ｌ５Ｔが表われて
もこれを採用しないように１４成すればよいため、回路
構成が簡単で、ワー］・同期信号検出も即時に行なえる
。

次に、第４図は、本発明に係るディンタル信号伝送方法
の送信側（あるいは記録側）回路構成の一例を示し、た
とえば第３図Ｂのワード同期１８号波形を用いる例を示
している。

この第４図において、タイミングジェ不レーク１は回路
動作の各種タイミングパルスを発生するものであり、第
５図に示すワード周期のロートパルスおよびビット周期
Ｔのビットクロックを、バラｔｙルーシリアル変換手段
としてのシフトレジスタ２に送っている。シフトレジス
タ２は、ｌワー　′ド３２ビット分の３２個のパラレル
入力端子（ロード端子）Ｌｌ−Ｌａ２を有し、入力端子
り、から順に、ワード同期信号用のビット８２．８１　
、パリティヒツトＰ１データピッ）　Ｄ２９〜Ｄ１の各
データが人力されている。この場合、入力端子り、は°
Ｉ−１’に、Ｌ２はＬ′ζこ、それぞれ／Ｓ−ド的に設
定すればよい。そして、ロードパ゛ルス入カタイミング
からビットクロックパルスに同期して、入力端子Ｌ３１
に入力されたデータから順に、第５図に示すように３２
ビツトの全データが順次シリアルに出力される。このシ
リアルデータ信号は、たとえばＮＲＺ（ＮｏｎＲｅｔｕ
ｒｎ　ｔｏ　Ｚｅｒｏ　）　　信号であり、ビット周期
７間の”Ｉ（“が′ｌ°に、”Ｌ゛が°０°にそれぞれ
対応している。シフトレジスタ２からのシリアルデータ
信号は、オア回路３ζこ入力され、タイミングジェネレ
ータ１からの第５図に示すエツジ反転信号との論理和が
とられて、アンド回路４に送られる。アンド回路４は、
タイミングジェネレータ１力１らの第５図に示す反転禁
止信号とオア回路３からの出力との論理積をとり、ＪＫ
フリ°ノブフロ゛ノブ５のＪＫ入力端子に送る。このＪ
Ｋ入力信号は、第５図に示すように、各ヒツトのビ・ン
ト周期Ｔの前半゛Ｖ２の部分に、データに対応する°■
１”、°Ｌ°が配された信号となっており、谷ヒ・ノド
の後半Ｔ／２はエツジ反転のために°Ｈ゛となるが、上
記反転禁止に対応するピッ）　Ｓ＋　、　８２の各後半
Ｔ／２のみがＬとなっている。一方、ＪＫフリップフロ
ップ５のクロック入力端子には、タイミングジェネレー
タ１からビット周期Ｔの１／２の周期Ｔ／２のＦＮ１ク
ロック信号（周波数がビットクロツタの２倍の信号）が
供給されており、このＪＫフリップフロ°ノブ５からは
、第５図に示すようなディジタル１ｒ　Ｍ出力信号が得
られ出力端子６に送られる。すなわち、ＪＫフリップフ
ロップ５は、ディジタルＦＭ変調器として動作する。

ここで、パリティビットＰのデータ値は、データＤｌ−
Ｄ２１＋の°１°の個数をチェックして、Ｐも含めた３
０ビツト内の°１°の個数が奇数となるように計算によ
り求めているが、ワード同期信号部分のビットＳｌの直
前が常に“Ｌ゛となることを考慮して、ハードウェアに
より強制的にＬ°とするように構成してもよい。

すなわち、第６図は、ワード同期部分のヒントＳｌの直
前のタイミング（第５図のＪ　Ｋ入力のＰの位置）で、
ＪＫ大入力強制的に°■（“とするより、ＦＭ比出力お
けるパリティビットＰの少なくとも後半Ｔ／２の区間を
強制的に°Ｌ′とするための回路構成例を示すものであ
る。この第６図において、タイミングジェネレータ１か
ら第５図に示すようなリセット出力を発生し、オア回路
７を介してＪＫフリップフロップ５のに入力端子に供給
し、また上記リセット出力をイノバータ８で反転してア
ンド回路４に供給している。したがって、このリセット
出力パルス発生時には、ＪＫフリップフロップ５のＪ入
力端子が°Ｌ’、Ｋ入力端子がＨ°となるため、パリテ
ィヒツトＰの後半Ｔ／２でのＦＭ比出力強制的に°Ｌ′
とされる。この場合には、送信側においてワード同期信
号の極性が絶対的に固定されるわけであるが、受信側で
はこれが反転されて受信されても良く、ｐｏｌａｒｉｔ
ｙ　−ｆｒｅｅの条件を破るものではない。

次に、第７図は、受信１１Ｏ（あるいは再生側）の回路
構成の一例を示し、入力端子１１（こ上記ｌワード３２
ビツトのディジタルＦＭ信号が各ヒツト毎に順次シリア
ル入力される。このシリアルデータ信号信号は、２個の
Ｄ型フリップフロップおよび排他的論理和回路（Ｅｘｃ
ｌｕｓｉｖｅ　ＯＲ回路）より成るエツジ検出（反転検
出）回路１２に送られている。このエツジ検出回路１２
の各り型フリ゛ノブフロップ（こは、クロック入力端子
１３を介し、上ｇ＋２ビットクロックの６倍の周波数の
マスク−９Ｌｍツク信号が供給されている。このマスタ
ークロック信号は、３分周のクロックカウンタ１４のク
ロック入力端子に供給され、このクロックカウンタ１４
からは、マスタークロックの１／３の周波数（ヒツトク
ロックの２倍の周波数）の再生ＦＭクロック信号が出力
される。この場合、一般的にマスタークロツタはビット
クロックの６倍以上の偶数倍の周波数に選定し、これを
何分層かしてヒツトクロックの２倍の再生ＦＭクロック
を得るようにすればよい。

また、入力端子１１からのディジタルＦＭ信号は、２Ｍ
デモシュレータ（復調回路）１５に送られる。このＦＭ
デモシュレータ１５は、２個のＤ型フリップフロップと
Ｅｘ−ＯＲ回路（排他的論理和、　　回路）とより成り
、これらのＤ型フリップフロップのクロック入力端子に
は、クロックカウンタ１４からの上記ＦＭクロック信号
が供給されている。

また、このＦＭクロック信号は、２分周クロックカウン
タ１６のクロック入力端子に供給され、このクロックカ
ウンタ１６からはＦＭクロックの１／２の周波数のビッ
トクロック信号が出方される。

このヒツトクロツタ信号は、上記ＦＭデモシュレータ１
５からの出力信号が供給されているＤ型フリップフロッ
プ１７のクロック入力端子に供給され、このＤ型フリッ
プフロップ１７がらは、たとえばＮＲ，Ｚの再生シリア
ルデータが出方される。

ここで、ＦＭデモシュレータ１５がらの出方は、第５図
のＪＫ入力信号のように表われ、Ｄ型フリップフロップ
１フカ）らの出方は、第５図のシリアルデータのように
表われる。そして、この再星シリアルデータ信号は、シ
リアル−パラレル変換器１８に送られ、■ワード３２ビ
ット（ただしワード同期部分の２ビ・））８１，８２は
不要）のパフ１／ルデータ信号に変換されて出力される
。このシリアル−パラレル変換器１８には、ワード内タ
イミングコントロール回路１９からのクロック信号が供
給される。

ところで、ワード同期信号の抽出については、前述した
ように一つの反転から次の反転までの期間がＬ５Ｔとな
ることを検出することにより行なわれるが、このＬ５Ｔ
の後縁を確実に検出するために、たとえば１５Ｔ′±０
２５Ｔの範囲内のエツジを選択的に取り込むようなウィ
ンドウパルスヲ用いている。これは、第７図の例では、
クロック入力端子和４からのマスタークロツタ信号をワ
ード同期検出用のカウンタ２１で計数し、一つの反転か
らたとえば８，９．１０カウント目を含む時間範囲にわ
たってＩＨＩとなるようなウィンドゥパルスヲケート回
路２２により作り出し、このウィンドウパルスをアンド
回路２３１こ送りている。このアンド回路２３には、上
記エツジ検出回路←会からのエツジ検出パルスが供給さ
れており、上記ウィンドウパルスが“Ｈ”の間だけ上記
エツジ検出パルスを通過させることによって、ワード同
期検出用の基準タイミング決定用の反転（第３図Ｂの矢
印の立下り）を取り出している。ここで、カウンタ２１
のロード端子（あるいはリセット端子）に２ は、エツジ検出回路１名からのエツジ検出パルスを供給
すればよいが、第３図ＢのビットＳ２後半からピッＩ−
ＤＩにかけて表われ得るＬ５Ｔまでも検出することのな
いように、上記エツジ検出パルスをアンド回路２４を介
してカウンタ２１のロード端子に供給し、このアンド回
路２４に、上記ウィンドウパルスをインバータ２５を介
して供給している。すなわち、第３図Ｂの矢印に示す反
転（エツジ〕を検出したエツジ検出パルスは、カウンタ
２１への供給が禁止される。

このようにして、アンド回路２３から得られたワード信
号中の基準タイミングを示すエツジ検出パルスは、前述
の各クロックカウンタ１４．１６のロード端子（あるい
はリセット端子）、およびワード内タイミノグコントロ
ール回路１９にそれぞれ供給され、同期がとられる。

次に、第８図は第７図の受信側回路の変形例であり、同
じ部分には同一の番号を付している。この第８図の回路
構成によれば、ワード同期検出用のカウンタ３１を、ク
ロックカウンタ１４からのＦＭクロック信号により駆動
しており、第７図のカウンタ２１に比べて約１／３の速
度でよく、また、カウント数もＬ５Ｔのときの３までカ
ウントできればよい。したがって、ウィンドウパルス形
成用のゲート回路３２の内部構成も、第７図のゲート回
路２２に比べて簡略化できる。他の構成は、第７図と同
様に構成すればよいが、この第８図においては、クロッ
クカウンタ１４のロード端子への入力としてエツジ検出
回路１２からのエツジ検出パルスを用いる点、および、
アンド回路２３．２４への入力としてＦＭデモシュレー
タ１５の入力側の（初段の）Ｄ型フリップフロップのＱ
出力を用いる点を、第７図と異ならせている。

以上の第４図ないし第８図に示す送受信回路例からも明
らかなように、一般のディジタルＦへ１方式の変調、復
調回路ｌこわずかの変更を加えるだけで構成でき、回路
構成が簡単ですみ、ワード同期検出も確実かつ容易に行
なえる。

ところで、前述の第３図Ａ、Ｂ、Ｃに要部を示す第１、
第２、第３の実施例の他にも、上記ＤＣ−ｆｒｅｅ　の
条件を緩和したものとして、たとえば第９図に示すよう
なワード同期信号を用いることができる。

すなわち、この第９図において、ワード同期信号用のヒ
ツトＳ５：１ビツトとし、極性を無変化とするためにパ
リティビットＰを設け、ワード同期信号ヒツトＳの前縁
、後縁のいずれか一方のみを反転禁止する。第９図にお
いては、たとえばビットＳの前線の１箇所のみで反転禁
止しており、パリティビットＰにより、ビットＳの直前
のビット（第９図ではパリティピッ１−Ｐ）の後半Ｔ／
２が必ず一方の極性、たとえば°Ｈ゛となるから、Ｌ５
Ｔ〜２Ｔの無反転区間が得られる。この場合、ワード同
期信号のピッｌ−Ｓは°０′に対応し、ｌワード３２ビ
ツトのときこのビットＳも含めて０°１が偶数個設けら
れるためには、データＤ＋〜１）３ｏとパリティＰとの
３１ビツト内での°ｌ°が偶数個必要となり、偶数パリ
ティ（ｅｖｅｎ　ｐａｒｉｔｙ　）をパリティビットに
用いればよい。

この第９図の第４の実施例では、直流分（ＤＣ分）が、
信号波形のピーク−ピーク値の１−だけ４ 表われるのみであり、完全なり　Ｃ−ｆｒｅｅ　が要求
されない用途に適用することができる。また、この第４
の実施例では、ワード同期信号用のヒント数が１ビツト
ですみ、データ用のピント数を最大限にまで拡大できる
という利点がある。

なお、本発明は上記実施例のみに限定されるものではな
く、たとえばワード同期信号用のヒツト数を３ビツト以
上としてもよい。また、パリティビットと同様な作用を
するもの、たとえばエラー補正コード用のデータ算出に
用いられる多項式を因数分解したときの項に（Ｘ＋１）
が含まれる場合のエラー補正コードを上記パリティビッ
トの代わりに用いてもよい。この他、本発明の要旨を逸
脱しない範囲において、種々の変更が可能である。

【図面の簡単な説明】

第１図はディジタルＦＭ方式により変調されたディジタ
ル信号の一例を示す波形図、第２図は本発明に適用され
るディジタル信号のワードおよびブロックのフォーマッ
トの一例を示す図、第３図は本発明の実施例の要部とな
るワード同期信号部分近傍の波形図であり、第３図Ａ、
Ｂ、Ｃはそれぞれ第１．第２．第３の実施例に対応する
信号波形図、第４図は上記第２の実施例における送信回
路部の一例を示すブロック回路図、第５図は第４図の動
作を説明するためのタイムチャート、第６図は第４図の
回路の変形例を示すブロック回路図、第７図は上記第２
の実施例における受信回路部の一例を示すブロック回路
図、第８図は第７図の回路の変形例を示すブロック回路
図、第９図は第４の実施例の要部を示す信号波形図であ
る。 １・・・・・・・・・・・・・・・・・・タイミングジ
ェネレータ２・・・・・・・・・・・・・・・・・・シ
フトレジスタ５・・・・・・・・・・・・・・・・・・
ＪＫフリップフロップ６・・・・・・・・・・・・・・
・・・・ディジタルＦＭ信号出力端子１１・・・・・・
・・・・・曲ディジタルＦＭ信号入カ端子１２・・・・
・・・町・曲エツジ検出回路１３・・・・・・・−−−
−曲７　ス９−　クロック大刀端子１４．１６・・・・
・・クロックカウンタ１５・・・・・曲−曲−Ｆ　Ｍデ
モシュレータ１７・・・・・・曲回、］）　型フリップ
フロップ１８・・・・・・・・・・・曲シリアルーパラ
レル変侯器２１．３１・・曲”−）’同期検出用カウン
タ２２．３２・・曲つィンドウパルス形成用デート回路
特許出願人　ソニー株式会社 代理人　弁理士　小　池　　　晃 同　田村榮−

Claims (1)

【特許請求の範囲】
1. １ワード複数ビツトより成るディジタルデータをディジ
   タルＦ〜１方式にて変調してシリアル伝送するディジタ
   ル信号伝送方法において、上記各ワード毎に、ビット周
   期の１．５倍以上のパルス幅を有するワード同期信号、
   および少なくとも１ビツトのハＩＪティデータをそれぞ
   れ設け、上記ワード同期信号の極性が常に等しくなるよ
   うに上記パリ゛　　ティデータを選択することを特徴と
   するディジタル信号伝送方法。