JPS5859651A - デジタル信号伝送方法 - Google Patents
デジタル信号伝送方法Info
- Publication number
- JPS5859651A JPS5859651A JP15754481A JP15754481A JPS5859651A JP S5859651 A JPS5859651 A JP S5859651A JP 15754481 A JP15754481 A JP 15754481A JP 15754481 A JP15754481 A JP 15754481A JP S5859651 A JPS5859651 A JP S5859651A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- polarity
- data
- bit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、２値データが信号の極性と対応関係を持つよ
うなデジタル信号の伝送方法に関し、特に、このような
デジタル信号の極性が反転されて受信されたか否かを判
別し得るようなデジタル信号伝送方法に関する０ 一般に、デジタル２値データを電気的な信号に変換する
ための変調方式には、ＲＺ （Ｒｅｔｕｒｎｔｏ Ｚｅ
ｒｏ） 、 Ｎ ＲＺ （Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ
Ｚｅｒｏ ）、 ＮＲＺ Ｉ （Ｎｏｎ Ｒｅｔｕｒ
ｎ ｔｏ Ｚｅｒｏ Ｉ ） 、 ＦＭ（Ｆｒｅｑｕｅ
ｎｃｙ Ｍｏｄｕｌａｔｉｏｎ ） 、 Ｍ Ｆ Ｍ
（Ｍｏｄｉｆｉｅｄ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌ
ａｔｉｏｎ ） 、 Ｐ Ｅ（Ｐｈａｓｅ Ｅｎｃｏｄ
ｉｎｇ ） 等が知られており、それぞれ特徴を有し
ている。ここで、上記ＲＺおよびＮＲＺ等の変調信号は
、データの２値ｒｌＪ、ｒＯＪと信号の極性とが対応し
ているため、受信時に信号の極性が反転しているとデー
タの２値も互いに反転されたものとなってしまう。これ
は、たとえばＥＩＡ規格Ｒ８−４２２のは号伝送ライン
を用い、ν てデジタル信号を伝送する場合や、受信端でハ勇ス ルトランス等を用いる場合等に生じ易く、上記Ｒ２やＮ
ＲＺ等の変調方式の一つの欠点となっている。しかしな
がら、特にＮＲＺ変調方式は、他のＦＭ、ＭＦＭ変調方
式等に比べて、最高繰返し周波数がほぼ１／２となり、
長距離伝送あるいは高速データ転送に有利である。
うなデジタル信号の伝送方法に関し、特に、このような
デジタル信号の極性が反転されて受信されたか否かを判
別し得るようなデジタル信号伝送方法に関する０ 一般に、デジタル２値データを電気的な信号に変換する
ための変調方式には、ＲＺ （Ｒｅｔｕｒｎｔｏ Ｚｅ
ｒｏ） 、 Ｎ ＲＺ （Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ
Ｚｅｒｏ ）、 ＮＲＺ Ｉ （Ｎｏｎ Ｒｅｔｕｒ
ｎ ｔｏ Ｚｅｒｏ Ｉ ） 、 ＦＭ（Ｆｒｅｑｕｅ
ｎｃｙ Ｍｏｄｕｌａｔｉｏｎ ） 、 Ｍ Ｆ Ｍ
（Ｍｏｄｉｆｉｅｄ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌ
ａｔｉｏｎ ） 、 Ｐ Ｅ（Ｐｈａｓｅ Ｅｎｃｏｄ
ｉｎｇ ） 等が知られており、それぞれ特徴を有し
ている。ここで、上記ＲＺおよびＮＲＺ等の変調信号は
、データの２値ｒｌＪ、ｒＯＪと信号の極性とが対応し
ているため、受信時に信号の極性が反転しているとデー
タの２値も互いに反転されたものとなってしまう。これ
は、たとえばＥＩＡ規格Ｒ８−４２２のは号伝送ライン
を用い、ν てデジタル信号を伝送する場合や、受信端でハ勇ス ルトランス等を用いる場合等に生じ易く、上記Ｒ２やＮ
ＲＺ等の変調方式の一つの欠点となっている。しかしな
がら、特にＮＲＺ変調方式は、他のＦＭ、ＭＦＭ変調方
式等に比べて、最高繰返し周波数がほぼ１／２となり、
長距離伝送あるいは高速データ転送に有利である。
本発明はこのような従来の実情に鑑みてなされたもので
あり、データの２値と信号の極性とが対応するようなデ
ジタル信号を送受信（あるいは記録再生）する際に、信
号自体が極性反転されても、デジタル信号と元のデータ
との対応関係を復元し得るような、いわゆる極性に依存
しない（Ｐｏｌａｒｉｔｙ Ｆｒｅｅの）信号伝送全可
能とするデジタル信号伝送方法の提供を目的とする。
あり、データの２値と信号の極性とが対応するようなデ
ジタル信号を送受信（あるいは記録再生）する際に、信
号自体が極性反転されても、デジタル信号と元のデータ
との対応関係を復元し得るような、いわゆる極性に依存
しない（Ｐｏｌａｒｉｔｙ Ｆｒｅｅの）信号伝送全可
能とするデジタル信号伝送方法の提供を目的とする。
″すなわち、本発明に係るデジタル信号伝送方法により
ば、デジタルデータを表わすための「ｌ」ＪＯＪ等の２
値と信号の極性とが互いに一定の対応関係を持つように
変調されたデジタル信号を伝送する方法において、上記
デジタル信号中に上記２値のうちの一方の値に予め規定
されかつ他のビットとの関係により極性判別可能なビッ
トを挿入し、受信側でこのビットを検出することにより
受信デジタル信号自体の極性反転状態を判別し、この判
別出力に応じてデジタル信号の極性と上記デジタルデー
タの２値との対応関係を復元することを特徴としている
。
ば、デジタルデータを表わすための「ｌ」ＪＯＪ等の２
値と信号の極性とが互いに一定の対応関係を持つように
変調されたデジタル信号を伝送する方法において、上記
デジタル信号中に上記２値のうちの一方の値に予め規定
されかつ他のビットとの関係により極性判別可能なビッ
トを挿入し、受信側でこのビットを検出することにより
受信デジタル信号自体の極性反転状態を判別し、この判
別出力に応じてデジタル信号の極性と上記デジタルデー
タの２値との対応関係を復元することを特徴としている
。
したがって、デジタルデータ塗たとえばＮＲＺ変調デジ
タル信号にて伝送する際に本発明の方法を適用すること
によシ、伝送途中や送受信時（あるいは記録再星時）に
信号自体の極性が逆転しても、受信側（あるいは再生側
）で信号の極性反転状態を判別でき、受信デジタル信号
（あるいは再生デジタル信号）から元のデジタルデータ
を正確に復元でき、いわゆるＰｏ１ａｒｉｔｙＦｒｅｅ
の信号伝送が行なえるのみ、ならず、上記ＮＲＺ変調の
特長である長距離伝送や高速ザータ′転送、あるいは高
密度記録等の効果も同時に得られる〇 以下、本発明に係る好ましい実施例について、図面を参
照しながら説明する。
タル信号にて伝送する際に本発明の方法を適用すること
によシ、伝送途中や送受信時（あるいは記録再星時）に
信号自体の極性が逆転しても、受信側（あるいは再生側
）で信号の極性反転状態を判別でき、受信デジタル信号
（あるいは再生デジタル信号）から元のデジタルデータ
を正確に復元でき、いわゆるＰｏ１ａｒｉｔｙＦｒｅｅ
の信号伝送が行なえるのみ、ならず、上記ＮＲＺ変調の
特長である長距離伝送や高速ザータ′転送、あるいは高
密度記録等の効果も同時に得られる〇 以下、本発明に係る好ましい実施例について、図面を参
照しながら説明する。
いま、前述したデジタルデータとして、音楽等のオーデ
ィオ信号のＰＣＭデータ（Ｐｕ１ｓｅ Ｃｏｄｅ Ｍｏ
ｄｕｌａｔｉｏｎ Ｄａｔａ ）を考え、アナログオー
ディオ信号の１個のサンプリングデータに１ワードを対
応させる０このｌワードは、たとえば第１図Ｂに示すよ
うに３２ビツトで構成し、ＭＳＢ（Ｍｏｓｔ ５１ｇｎ
１ｆｉｃａｎｔ Ｂｉｔ ） からの２０ビツトを上
記１個のサンプリングデータのＰＣＭデータに用いる。
ィオ信号のＰＣＭデータ（Ｐｕ１ｓｅ Ｃｏｄｅ Ｍｏ
ｄｕｌａｔｉｏｎ Ｄａｔａ ）を考え、アナログオー
ディオ信号の１個のサンプリングデータに１ワードを対
応させる０このｌワードは、たとえば第１図Ｂに示すよ
うに３２ビツトで構成し、ＭＳＢ（Ｍｏｓｔ ５１ｇｎ
１ｆｉｃａｎｔ Ｂｉｔ ） からの２０ビツトを上
記１個のサンプリングデータのＰＣＭデータに用いる。
このようなデジタルデータを、一対の信号伝送ラインを
用いてシリアル伝送するには、同期信号をもデジタル信
号中に含ませる必要が−あり、本実施例では３０〜３２
ビツト目の３ビツト分を同期信号（データ内の同期信号
）として用いている。さらに、このようなワードを複数
ワード、たとえば第１図Ｆに示すように２５６ワードま
とめてｌブロックとしている。
用いてシリアル伝送するには、同期信号をもデジタル信
号中に含ませる必要が−あり、本実施例では３０〜３２
ビツト目の３ビツト分を同期信号（データ内の同期信号
）として用いている。さらに、このようなワードを複数
ワード、たとえば第１図Ｆに示すように２５６ワードま
とめてｌブロックとしている。
すなわち、第１図は、本発明に係るデジタル信号伝送方
法に用いられるデジタル信号のフォーマットの一例を説
明するための図であり、第１図Ａはデユーティ５０％の
ワードシンク信号を、第１図Ｂはｌワードを構成する３
２ピツトスロツト倉、第１図Ｃはｌワードの実際のフォ
ーマットを、第１図Ｄｉは同期信号近傍の具体的なデジ
タル信号の例をそれぞれ示し、第１図Ｆ／ｆｉ複数ワー
ド（たとえば２５６ワード）により構成されるブロック
内のフォーマットの一例を示している。
法に用いられるデジタル信号のフォーマットの一例を説
明するための図であり、第１図Ａはデユーティ５０％の
ワードシンク信号を、第１図Ｂはｌワードを構成する３
２ピツトスロツト倉、第１図Ｃはｌワードの実際のフォ
ーマットを、第１図Ｄｉは同期信号近傍の具体的なデジ
タル信号の例をそれぞれ示し、第１図Ｆ／ｆｉ複数ワー
ド（たとえば２５６ワード）により構成されるブロック
内のフォーマットの一例を示している。
この第１図において、ワードシンク信号Ａの周期Ｔｗｓ
ｔｒｉ、Ｐ ＣＭオーディオ信号のサンプリング周期
に等しく、サンプリング周波数が４４．０５６ｋＨｚの
ときには２２．６９８μｓｅｃ となる。データビッ
トの単位時間Ｔは、上記ワードシンク周期Ｔｗｓ ｆ
３２等分割したものであり、１ワード内のこれら３２ビ
ツトのうち、第１番目のビットＭＳＢから２０ピツトを
上記サンプリングデータ用に用イ、残すの２１から２８
ビツト目までの８ピツトをコントロールビット、２９ビ
ツト目をブロックフラグビット、また、３０，３１．３
２ビツト目の３ビツトを、デー、夕内のワードシンク信
号（ＷＳ Ｄ ） Ｋ用いることとし、このＷＳＤはデ
ータとは異なるフォーマットの信号とする。たとえば第
１図Ｃに示すように、ＭＳＢから２９番目のピッ）（２
９ＳＢ）’ｔでＵ、単位時間Ｔ（ＤＮＲＺ （Ｎｏｎ
Ｒｅｔｕｒｎｔｏ Ｚｅｒｏ ）信号とし、次の３ビツ
ト分を２分割して、単位時間が１．５ＴのＮＲＺ信号で
、上記２９ビツト目のデータの反転（否定）データと非
反転（肯定）データとを順次配置して、上記ＷＳＤ信号
としている。したがって、データのｒｌＪＪＯＪを信号
の”Ｈ” （ハイレベル）ｌ Ｌ ｌ （ローレベル）
にそれぞれ対応づけるとき、２９ビツト目のデータが「
０」のときは、第１図ＤＫ示ｔｊうＫ”Ｈ’ 、” Ｌ
”ｔｖ順のＷｓＤ信号となり、２９ビツト目がｒｌＪの
ときには、第１図Ｅのように”Ｌ” 、”Ｈ”の順のＷ
ＳＤ信号となる。
ｔｒｉ、Ｐ ＣＭオーディオ信号のサンプリング周期
に等しく、サンプリング周波数が４４．０５６ｋＨｚの
ときには２２．６９８μｓｅｃ となる。データビッ
トの単位時間Ｔは、上記ワードシンク周期Ｔｗｓ ｆ
３２等分割したものであり、１ワード内のこれら３２ビ
ツトのうち、第１番目のビットＭＳＢから２０ピツトを
上記サンプリングデータ用に用イ、残すの２１から２８
ビツト目までの８ピツトをコントロールビット、２９ビ
ツト目をブロックフラグビット、また、３０，３１．３
２ビツト目の３ビツトを、デー、夕内のワードシンク信
号（ＷＳ Ｄ ） Ｋ用いることとし、このＷＳＤはデ
ータとは異なるフォーマットの信号とする。たとえば第
１図Ｃに示すように、ＭＳＢから２９番目のピッ）（２
９ＳＢ）’ｔでＵ、単位時間Ｔ（ＤＮＲＺ （Ｎｏｎ
Ｒｅｔｕｒｎｔｏ Ｚｅｒｏ ）信号とし、次の３ビツ
ト分を２分割して、単位時間が１．５ＴのＮＲＺ信号で
、上記２９ビツト目のデータの反転（否定）データと非
反転（肯定）データとを順次配置して、上記ＷＳＤ信号
としている。したがって、データのｒｌＪＪＯＪを信号
の”Ｈ” （ハイレベル）ｌ Ｌ ｌ （ローレベル）
にそれぞれ対応づけるとき、２９ビツト目のデータが「
０」のときは、第１図ＤＫ示ｔｊうＫ”Ｈ’ 、” Ｌ
”ｔｖ順のＷｓＤ信号となり、２９ビツト目がｒｌＪの
ときには、第１図Ｅのように”Ｌ” 、”Ｈ”の順のＷ
ＳＤ信号となる。
ところで、上記２９ビツト目は、ブロックフラグビット
として用いられ、第１図Ｆに示すように、１ブロツク２
５６ワードのうちの第１番目のワードにあっては、この
ブロック７２グビツトを「ｌ」とし、残シの２５５ワー
ドの各２９ビツト目はすべて「０」とすることにより、
上記ブロックの構成全明確化している０そして、１ブロ
ツク中の第１番目のワードの２１〜２８ビツト目の８ビ
ツトをコントロールビットとして用い、残り２５５ワー
ドの各２１〜２８ビツト目をユーザ用ビットとして用い
ている。
として用いられ、第１図Ｆに示すように、１ブロツク２
５６ワードのうちの第１番目のワードにあっては、この
ブロック７２グビツトを「ｌ」とし、残シの２５５ワー
ドの各２９ビツト目はすべて「０」とすることにより、
上記ブロックの構成全明確化している０そして、１ブロ
ツク中の第１番目のワードの２１〜２８ビツト目の８ビ
ツトをコントロールビットとして用い、残り２５５ワー
ドの各２１〜２８ビツト目をユーザ用ビットとして用い
ている。
このように、ｌワード複数ビットのデジタルデータの各
ワード毎にブロックフラグビットを設け（たとえば２５
６）単位でブロック化を行なったデジタル信号にあって
は、該ブロックフラグビットは、そのデータ値ｒｌＪ
、ｒＯＪが予め規定されかつ各ワードのブロックフラグ
ビット間の相互関係により上記ｒｌＪ、ｒＯＪが判別可
能であり、たとえば受信デジタル信号中の各ワードのブ
ロックフラグビットを順次検出することによシ、２個以
上連続して得られる信号の極性（たとえば１ＨＩＩ Ｌ
−＞が上記「０」に対応し、１個のみ得られる信号の極
性が上記「ｌ」に対応することが判別できる。したがっ
て、伝送途中や受信時等にデジタル信号自体の極性の逆
転があっても、受信信号の極性、たとえば”Ｈ” 、’
Ｌ”と上記データのｆＦｉｒｌＪ、ｒＯＪとの対応関係
を規定でき、正確に元の、デジタルデーク全復元できる
。
ワード毎にブロックフラグビットを設け（たとえば２５
６）単位でブロック化を行なったデジタル信号にあって
は、該ブロックフラグビットは、そのデータ値ｒｌＪ
、ｒＯＪが予め規定されかつ各ワードのブロックフラグ
ビット間の相互関係により上記ｒｌＪ、ｒＯＪが判別可
能であり、たとえば受信デジタル信号中の各ワードのブ
ロックフラグビットを順次検出することによシ、２個以
上連続して得られる信号の極性（たとえば１ＨＩＩ Ｌ
−＞が上記「０」に対応し、１個のみ得られる信号の極
性が上記「ｌ」に対応することが判別できる。したがっ
て、伝送途中や受信時等にデジタル信号自体の極性の逆
転があっても、受信信号の極性、たとえば”Ｈ” 、’
Ｌ”と上記データのｆＦｉｒｌＪ、ｒＯＪとの対応関係
を規定でき、正確に元の、デジタルデーク全復元できる
。
第２図は、このような受信信号の極性と元のデータの２
値との対応関係を判別して元の対応関係に補正する機能
を備えた受信側の回路構成例を示し、入力端子１に上記
フォーマットのデジタル信号が供給されている０ただし
、伝送路中や受信端等で送信時のデジタル広号の極性が
逆転している場合には、入力端子１への入力デジタル信
号の陽性（、ｔとえば”Ｈ’、”Ｌ“）と元のデジタル
データの２値（７ｔとえばｒｉ４．ｒｏ」）との対応関
係が逆転したもの（７’（とえば「ｌＪが９Ｌ１に対応
したもの）となっている。
値との対応関係を判別して元の対応関係に補正する機能
を備えた受信側の回路構成例を示し、入力端子１に上記
フォーマットのデジタル信号が供給されている０ただし
、伝送路中や受信端等で送信時のデジタル広号の極性が
逆転している場合には、入力端子１への入力デジタル信
号の陽性（、ｔとえば”Ｈ’、”Ｌ“）と元のデジタル
データの２値（７ｔとえばｒｉ４．ｒｏ」）との対応関
係が逆転したもの（７’（とえば「ｌＪが９Ｌ１に対応
したもの）となっている。
この第２図の入力端子１に供給された入力デジタル信号
は、ワードシンク抜き取り回路２に送られ、このワード
シンク抜き取り回路２の出力端子３からはワードシンク
１δ号が、出力端子４からはデータのビットクロック信
号が、また出力端子５からはシリアルデータ信号がそれ
ぞれ取り出される。このワードシンク抜き取シ回路２の
出力端子５からのシリアルデータ信号は、たとえばシフ
トレジスタを用いたシリアル−パラレル変換器（Ｓ−Ｐ
変換器）６に送られ、ｌワード毎の並列データ信号とな
ってパラレル型フリツプフロツプエり成るラッチ回路Ｔ
に送られる。これらのＳ−Ｐ変換器６およびラッチ回路
７には、上記ワードシンク抜き取り回路２の出力端子４
からのピットクロック信号が送られている。このランチ
回路７″！での回路部は、上記入力デジタル信号のワー
ドシンク信号およびこれに対応するクロック１ざ号によ
る動作が行なわれるが、このランチ回路Ｔにデータがラ
ッチされた後は、受信側の内部クロック信号やワード７
７２９１号（それぞれ入力端子１１，１２に供給される
。）によシ動作する回路、たとえばパラレル−シリアル
変換器（ｐ−ｓ変換器）８に送り、受信側で使用される
クロックタイミングの信号処理を行なわせることができ
るｏｐ−ｓ変換器８は、ランチ回路７からの１ワード毎
のノくラレルデータを受信側の内部クロックに同期し、
かつ受信側機器における信号処理に都合のよいフォーマ
ットのシリアルデータに変換し、排他的論理和回路（Ｅ
ｘＯＲ回路）９を介して出力端子１３に送る。
は、ワードシンク抜き取り回路２に送られ、このワード
シンク抜き取り回路２の出力端子３からはワードシンク
１δ号が、出力端子４からはデータのビットクロック信
号が、また出力端子５からはシリアルデータ信号がそれ
ぞれ取り出される。このワードシンク抜き取シ回路２の
出力端子５からのシリアルデータ信号は、たとえばシフ
トレジスタを用いたシリアル−パラレル変換器（Ｓ−Ｐ
変換器）６に送られ、ｌワード毎の並列データ信号とな
ってパラレル型フリツプフロツプエり成るラッチ回路Ｔ
に送られる。これらのＳ−Ｐ変換器６およびラッチ回路
７には、上記ワードシンク抜き取り回路２の出力端子４
からのピットクロック信号が送られている。このランチ
回路７″！での回路部は、上記入力デジタル信号のワー
ドシンク信号およびこれに対応するクロック１ざ号によ
る動作が行なわれるが、このランチ回路Ｔにデータがラ
ッチされた後は、受信側の内部クロック信号やワード７
７２９１号（それぞれ入力端子１１，１２に供給される
。）によシ動作する回路、たとえばパラレル−シリアル
変換器（ｐ−ｓ変換器）８に送り、受信側で使用される
クロックタイミングの信号処理を行なわせることができ
るｏｐ−ｓ変換器８は、ランチ回路７からの１ワード毎
のノくラレルデータを受信側の内部クロックに同期し、
かつ受信側機器における信号処理に都合のよいフォーマ
ットのシリアルデータに変換し、排他的論理和回路（Ｅ
ｘＯＲ回路）９を介して出力端子１３に送る。
このＥｘＯＲ回路９は、極性検出回路部（あるいはデー
タ値判別回路部）２０からの出力信号がｗＨ＠のとき、
ｐ−ｓ変換器８からの出力信号の極性を反転して（１Ｈ
１をＩＬ″に、また１Ｌ１’ｅ”Ｈ”に変換して）出力
端子１３に送る。すなわち、極性検出回路部２０は、た
とえば上記各ワードの２′９ビツト目を順次検出するこ
とによシ、２５６ワードに１回のみ表われる極性が「１
」に対応し、２ワ一ド以上連続して同じ極性となるもの
が「０」に対応することを利用して、正しい対応関係（
たとえば”Ｈ” 、’Ｌ”がそれぞれ「１」、「０」に
対応）のとき’ Ｌ”！ＥｘＯＲ１路９に送り、逆の対
応（声とえば”Ｈ”、”Ｌ”がそれぞれｒＯＪ、ｒｌＪ
に対応）あとき”Ｈ−”ｋＥｘＯＲ回路９に送るもので
あるδ −このような極性検出回路部２０としては種々の回路構
成が考えられるが、たとえば第２図においては、次のよ
うな構成を用いている。すなわち、上記ｌワード中の２
９ビツト目を検出するために、Ｓ−Ｐ変換器６からのパ
ラレルデータ信号のうちの２９ビツト目のデータ信号の
みを取り出し、極性検出回路部２０に送っている。
タ値判別回路部）２０からの出力信号がｗＨ＠のとき、
ｐ−ｓ変換器８からの出力信号の極性を反転して（１Ｈ
１をＩＬ″に、また１Ｌ１’ｅ”Ｈ”に変換して）出力
端子１３に送る。すなわち、極性検出回路部２０は、た
とえば上記各ワードの２′９ビツト目を順次検出するこ
とによシ、２５６ワードに１回のみ表われる極性が「１
」に対応し、２ワ一ド以上連続して同じ極性となるもの
が「０」に対応することを利用して、正しい対応関係（
たとえば”Ｈ” 、’Ｌ”がそれぞれ「１」、「０」に
対応）のとき’ Ｌ”！ＥｘＯＲ１路９に送り、逆の対
応（声とえば”Ｈ”、”Ｌ”がそれぞれｒＯＪ、ｒｌＪ
に対応）あとき”Ｈ−”ｋＥｘＯＲ回路９に送るもので
あるδ −このような極性検出回路部２０としては種々の回路構
成が考えられるが、たとえば第２図においては、次のよ
うな構成を用いている。すなわち、上記ｌワード中の２
９ビツト目を検出するために、Ｓ−Ｐ変換器６からのパ
ラレルデータ信号のうちの２９ビツト目のデータ信号の
みを取り出し、極性検出回路部２０に送っている。
この２９ビツト目のデータ信号は、極性検出回デー）入
力端子、ＥｘＯＲ回路２２の一方の入力端子、ＮＯＲ回
路２３の一方の入力端子、および第２のＤ型フリップフ
ロップ２４のデータ入力端子にそれぞれ供給される。上
記第１のＤ型フリップ７０ツブ２１のクロック入力端子
には、ワードシンク抜き取シ回路２の出力端子３からの
ワードシンク信号が供給されている、。このＤ型フリッ
プフロック２１からの出力は、上記ＥｘＯＲ回路２２の
他方の入力端子に送られ、このＥｘＯＲ回路２２からの
出力はＮＯＲ回路２３の他方の入力端子ＶＣ送られる。
力端子、ＥｘＯＲ回路２２の一方の入力端子、ＮＯＲ回
路２３の一方の入力端子、および第２のＤ型フリップフ
ロップ２４のデータ入力端子にそれぞれ供給される。上
記第１のＤ型フリップ７０ツブ２１のクロック入力端子
には、ワードシンク抜き取シ回路２の出力端子３からの
ワードシンク信号が供給されている、。このＤ型フリッ
プフロック２１からの出力は、上記ＥｘＯＲ回路２２の
他方の入力端子に送られ、このＥｘＯＲ回路２２からの
出力はＮＯＲ回路２３の他方の入力端子ＶＣ送られる。
また、このＮＯＲ回路２３の出力はＮＡＮＤ回路２５の
一方の入力端子に送られ、このＮＡＮＤ回路２５の他方
の入力端子には、上記出力端子３からのワードシンク信
号をインバータ２６で反転した信号が送られる。このＮ
ＡＮＤ回路２５の出力は、上記第２のＤ型フリップフロ
ップ２４のクロ２り入力端子に送られる。このＤ型フリ
ップフロップ、２４の出力が、上記ＥｘＱＲ回路９の他
方の入力端子に送られる。
一方の入力端子に送られ、このＮＡＮＤ回路２５の他方
の入力端子には、上記出力端子３からのワードシンク信
号をインバータ２６で反転した信号が送られる。このＮ
ＡＮＤ回路２５の出力は、上記第２のＤ型フリップフロ
ップ２４のクロ２り入力端子に送られる。このＤ型フリ
ップフロップ、２４の出力が、上記ＥｘＱＲ回路９の他
方の入力端子に送られる。
このような極性検出回路部２０の動作として、まず、受
信デジタル信号の”Ｈ’ 、”Ｌ”と元の（送信側での
）データ０ｒｌＪ、ｒＯＪとの対１応が正しい場合につ
いて、第３図を参照しながら説明する。
信デジタル信号の”Ｈ’ 、”Ｌ”と元の（送信側での
）データ０ｒｌＪ、ｒＯＪとの対１応が正しい場合につ
いて、第３図を参照しながら説明する。
第３図Ａは、ワードシンク抜き取り回路２の出力端子３
から得られるワードシンク信号を示し、ｌワードに対し
て周期Ｔｗのパルス信号となっている。Ｓ−Ｐ変換器６
からの２９ビツト目のデータ信号ｕ、’Ｈ”；６ｆｒｌ
ＪＫ、”Ｌ’；ＡＺｒＯＪＫ（−れぞれ正しく対応して
いることから、第３図Ｂに示すように２５６ワード（２
５６Ｔｗ）にっきｌツー１分のみ１Ｈ″となり、残シ２
５５ワード分に示す工うに、時刻ｔ２から時刻ｔ、まで
の時間Ｔｗだけ”Ｈｌとなる。ＥｘＯＲ回路２２（・ま
、これらの信号Ｂ、Ｃの排他的論理和をとり、第３図り
のヱーな信号を出力する・この第３図りの信号と、上記
２９ビツト目のデータ信号ＢとがＮＯＲ回路２３に送ら
れ、このＮＯＲ回路２３がらは、第３図Ｅに示すように
、時刻ｔ１から１Ｊまで１Ｌ”となるような信号が出方
される。ここで、インパーク２６は、上記ワードシンク
信号Ａを反転して第３図Ｆに示すような信号を出力する
から、これらの信号Ｅ、ＦがＮＡＮＤ回路２５に送られ
ることにより、ＮＡＮＤ回路２５がらは第３図Ｇに示す
ような信号が出力され、Ｄ型フリップフロップ２４のク
ロック入力端子に送られる。この信号Ｇは、第３図Ａの
ワードシンク信号中の時刻ｔ１〜ｔ３間が＠Ｈ１に固定
されたものであり、この間のクロックが抜けている。こ
こで、Ｄ型フリップ７０ツブ２４のデータ入力端子には
、上記２９ビツト目のデータ信号Ｂが供給されており、
この信号Ｂが＠Ｈ１となるときのタイミングでは上記ク
ロックが抜けているから、第３図Ｈに示すように常に１
Ｌ１の出力信号が得られ、この信号がＥＸＯＰ回路９の
他方の入力端子に供給される。したがりて、ｐ−ｓ変換
器８がらの出力信号は、ＥｘＯＲ回路９を通過する際に
、極性反転されることなく 、”Ｈ” 、”Ｌ”がその
ま壕の状態で出力端子１３に送られる。
から得られるワードシンク信号を示し、ｌワードに対し
て周期Ｔｗのパルス信号となっている。Ｓ−Ｐ変換器６
からの２９ビツト目のデータ信号ｕ、’Ｈ”；６ｆｒｌ
ＪＫ、”Ｌ’；ＡＺｒＯＪＫ（−れぞれ正しく対応して
いることから、第３図Ｂに示すように２５６ワード（２
５６Ｔｗ）にっきｌツー１分のみ１Ｈ″となり、残シ２
５５ワード分に示す工うに、時刻ｔ２から時刻ｔ、まで
の時間Ｔｗだけ”Ｈｌとなる。ＥｘＯＲ回路２２（・ま
、これらの信号Ｂ、Ｃの排他的論理和をとり、第３図り
のヱーな信号を出力する・この第３図りの信号と、上記
２９ビツト目のデータ信号ＢとがＮＯＲ回路２３に送ら
れ、このＮＯＲ回路２３がらは、第３図Ｅに示すように
、時刻ｔ１から１Ｊまで１Ｌ”となるような信号が出方
される。ここで、インパーク２６は、上記ワードシンク
信号Ａを反転して第３図Ｆに示すような信号を出力する
から、これらの信号Ｅ、ＦがＮＡＮＤ回路２５に送られ
ることにより、ＮＡＮＤ回路２５がらは第３図Ｇに示す
ような信号が出力され、Ｄ型フリップフロップ２４のク
ロック入力端子に送られる。この信号Ｇは、第３図Ａの
ワードシンク信号中の時刻ｔ１〜ｔ３間が＠Ｈ１に固定
されたものであり、この間のクロックが抜けている。こ
こで、Ｄ型フリップ７０ツブ２４のデータ入力端子には
、上記２９ビツト目のデータ信号Ｂが供給されており、
この信号Ｂが＠Ｈ１となるときのタイミングでは上記ク
ロックが抜けているから、第３図Ｈに示すように常に１
Ｌ１の出力信号が得られ、この信号がＥＸＯＰ回路９の
他方の入力端子に供給される。したがりて、ｐ−ｓ変換
器８がらの出力信号は、ＥｘＯＲ回路９を通過する際に
、極性反転されることなく 、”Ｈ” 、”Ｌ”がその
ま壕の状態で出力端子１３に送られる。
次に、上記受信信号の極性と元のデータの２値との対応
関係が逆転しているとき、すなわち、たとえば受信デジ
タル信号のｌＨｌが「ｏ」に、１Ｌ１が「ｌ」に対応し
ている場合の動作について、第４図を参照しながら説明
する。
関係が逆転しているとき、すなわち、たとえば受信デジ
タル信号のｌＨｌが「ｏ」に、１Ｌ１が「ｌ」に対応し
ている場合の動作について、第４図を参照しながら説明
する。
この第４１”９Ａ−Ｈば、上記第３図Ａ−Ｈにそれぞれ
対応しており、ワードシンク抜き取り回路２の出力端子
３からの、ワードシンク・信号は、第４図Ａの上りにな
る。いま、元のデータの「ｏ」がデータ信号のｌ Ｈ１
に対応していることから、上記２９ビツト目のデータ信
号は、ｌフ゛ロック２５６ワードのうちの１ワードがｌ
Ｌ′で残シ２５５ワードがＩＨｌの信号となる。第４図
ＢＫは、時刻ｔ□〜ｔ２間で“Ｌｌとなる２９ビツト目
のデータ信号が示されている。このデータ信号Ｂは、Ｄ
型フリップフロップ２１で上記時間Ｔｗだけ遅延され、
第４図Ｃの信号となって出力される。この信号Ｃと上記
データ信号ＢとがＥｘＯＲ回路２２Ｄに示すように、時
刻ｔ１〜ｔ８間のみがＩＨｌの信号が出力される。この
信号りと上記データ・信号ＢとがＮＯＲ回路２３に送ら
れることによって、第４図Ｅの信号が匈られる。この信
号Ｅは常に１４Ｌ１であるから、インバータ２６からの
反転ワードシンク囚号（＠４図Ｆ）Ｉ／１ＮＡＮＤ回路
２５によって阻Ｉトされ、ＤｆＵフリップフロップ２４
に供給さノするクロックは、第４図Ｇのように１Ｈ１に
固定される。したがって、Ｄ整フリップフロップ２４の
出力は、第４図Ｈに示すように常にｗ Ｈｗとなり、こ
れがＥｘＯＲ回路９の他方の入力端子に供給される。こ
のときＪｐ−ｓ変換器８がらの出力信号にｔ、ＥｘＯＲ
回路９全通過する際に信号の極性が反転され、′Ｈ１が
１Ｌ″に、ＩＨｌがＭ ｎ Ｈにそれぞれ変換される。
対応しており、ワードシンク抜き取り回路２の出力端子
３からの、ワードシンク・信号は、第４図Ａの上りにな
る。いま、元のデータの「ｏ」がデータ信号のｌ Ｈ１
に対応していることから、上記２９ビツト目のデータ信
号は、ｌフ゛ロック２５６ワードのうちの１ワードがｌ
Ｌ′で残シ２５５ワードがＩＨｌの信号となる。第４図
ＢＫは、時刻ｔ□〜ｔ２間で“Ｌｌとなる２９ビツト目
のデータ信号が示されている。このデータ信号Ｂは、Ｄ
型フリップフロップ２１で上記時間Ｔｗだけ遅延され、
第４図Ｃの信号となって出力される。この信号Ｃと上記
データ信号ＢとがＥｘＯＲ回路２２Ｄに示すように、時
刻ｔ１〜ｔ８間のみがＩＨｌの信号が出力される。この
信号りと上記データ・信号ＢとがＮＯＲ回路２３に送ら
れることによって、第４図Ｅの信号が匈られる。この信
号Ｅは常に１４Ｌ１であるから、インバータ２６からの
反転ワードシンク囚号（＠４図Ｆ）Ｉ／１ＮＡＮＤ回路
２５によって阻Ｉトされ、ＤｆＵフリップフロップ２４
に供給さノするクロックは、第４図Ｇのように１Ｈ１に
固定される。したがって、Ｄ整フリップフロップ２４の
出力は、第４図Ｈに示すように常にｗ Ｈｗとなり、こ
れがＥｘＯＲ回路９の他方の入力端子に供給される。こ
のときＪｐ−ｓ変換器８がらの出力信号にｔ、ＥｘＯＲ
回路９全通過する際に信号の極性が反転され、′Ｈ１が
１Ｌ″に、ＩＨｌがＭ ｎ Ｈにそれぞれ変換される。
したがって、出方端子１３から得られるデジタル信号は
、′Ｈ１が元のデータの「ｌ」に、′Ｌ１が［ｏＪをそ
れぞれ示すような正しい対′応関係が得られる。
、′Ｈ１が元のデータの「ｌ」に、′Ｌ１が［ｏＪをそ
れぞれ示すような正しい対′応関係が得られる。
すなわち、第２図の回路の入力端子１に供給される受信
デジタル信号自体の極性が反転、非反転のいずれの状態
にあっても、出力端子１３からのデジタル信号は、送信
側での正しい対応関係、たとえば’Ｈ’、”Ｌ”がそれ
ぞれデータの「ｌ」、「０」に対応するような関係を持
つものとなシ、前述したＮＲＺ変調信号等についても極
性に依存しない（Ｐｏ１ａｒｉｔｙ Ｆｒｅｅ ）デジ
タル信号伝送が可能となるのみならず、ＮＲＺ変調信号
を用いることによる長距離伝送や高速データ転送等での
利点を享受できる。また、第２図の極性検出回路部２０
は、たとえば市販のＴＴＬＩＣを３個程度用いることに
より、簡単かつ安価に構成できる。
デジタル信号自体の極性が反転、非反転のいずれの状態
にあっても、出力端子１３からのデジタル信号は、送信
側での正しい対応関係、たとえば’Ｈ’、”Ｌ”がそれ
ぞれデータの「ｌ」、「０」に対応するような関係を持
つものとなシ、前述したＮＲＺ変調信号等についても極
性に依存しない（Ｐｏ１ａｒｉｔｙ Ｆｒｅｅ ）デジ
タル信号伝送が可能となるのみならず、ＮＲＺ変調信号
を用いることによる長距離伝送や高速データ転送等での
利点を享受できる。また、第２図の極性検出回路部２０
は、たとえば市販のＴＴＬＩＣを３個程度用いることに
より、簡単かつ安価に構成できる。
なお、本発明におけるデジタル信号伝送は、現実の信号
伝送ライン？用いての伝送のみならず、記録媒体を介し
ての記録、再生をも含むものであり、再生装置側にたと
えば上記極性検出回路部２０等を設けることにより、Ｐ
ｏ１ａｒｉｔｙ Ｆｒｅｅなデジタル信号記録再生を行
なえることは勿論でちるＯまた、データのｒｌＪ、ｒＯ
Ｊが予め規定されたビットとしては、上記ブロックフラ
グビットののみならず、上記コントロールビット中の第
２６番目のビットが常に「０」に設定されることを利用
【２、この２６ビツト目を検出して前記極性検出（ある
いはデータ値判別）を行なってもよい。さらに、デジタ
ル信号フォーマットは第１図の例に限定されないことは
勿論である。この他、本発明の要旨を逸脱しない範囲で
種々の変更が可能である０
伝送ライン？用いての伝送のみならず、記録媒体を介し
ての記録、再生をも含むものであり、再生装置側にたと
えば上記極性検出回路部２０等を設けることにより、Ｐ
ｏ１ａｒｉｔｙ Ｆｒｅｅなデジタル信号記録再生を行
なえることは勿論でちるＯまた、データのｒｌＪ、ｒＯ
Ｊが予め規定されたビットとしては、上記ブロックフラ
グビットののみならず、上記コントロールビット中の第
２６番目のビットが常に「０」に設定されることを利用
【２、この２６ビツト目を検出して前記極性検出（ある
いはデータ値判別）を行なってもよい。さらに、デジタ
ル信号フォーマットは第１図の例に限定されないことは
勿論である。この他、本発明の要旨を逸脱しない範囲で
種々の変更が可能である０
第１図は本発明に使用され得るデジタル信号のフォーマ
ットの一例を説明するための図、第２図は本発明の実現
に使用される受信側回路構成の一例に示すブロック回路
図、第３図および第４図は第２図の回路のそれぞ九互い
に異なる入力状態における動作を説明するためのタイム
チャートである０ １・・・入力端子 ２・・・ ワードシンク抜き取り回路 ９・・・ＥｘＯＲ回路 １３・・・出力端子 ２０＠・・筒柱検出回路部 代理人 弁理士 小 池 見 回 １） 村 榮 −第３ｍ 第４ａａ Ｈ・・。 Ｌ□
ットの一例を説明するための図、第２図は本発明の実現
に使用される受信側回路構成の一例に示すブロック回路
図、第３図および第４図は第２図の回路のそれぞ九互い
に異なる入力状態における動作を説明するためのタイム
チャートである０ １・・・入力端子 ２・・・ ワードシンク抜き取り回路 ９・・・ＥｘＯＲ回路 １３・・・出力端子 ２０＠・・筒柱検出回路部 代理人 弁理士 小 池 見 回 １） 村 榮 −第３ｍ 第４ａａ Ｈ・・。 Ｌ□
Claims (1)
- デジタルデータの２値が信号の極性と対応関係を持つよ
うに変調多れたデジタル信号を伝送する方法において、
上記デジタル信号中に上記２値のうちの一方の値に予め
規定されかつ他のビットとの関係にニジ該値が判別可能
なビットを挿入し、受信側でこのビットを検出すること
により受信デジタル信号自体の極性反転の有無を判別し
、この判別出力に応じてデジタル信号の極性と上記デジ
タルゲータの２値との対応関係を復元することを特徴と
するデジタル信号伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15754481A JPS5859651A (ja) | 1981-10-05 | 1981-10-05 | デジタル信号伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15754481A JPS5859651A (ja) | 1981-10-05 | 1981-10-05 | デジタル信号伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5859651A true JPS5859651A (ja) | 1983-04-08 |
Family
ID=15651993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15754481A Pending JPS5859651A (ja) | 1981-10-05 | 1981-10-05 | デジタル信号伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5859651A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077537A (ja) * | 1983-10-05 | 1985-05-02 | Hitachi Ltd | デイジタル伝送用送受信方式 |
| JPS63178644A (ja) * | 1987-01-20 | 1988-07-22 | Matsushita Electric Ind Co Ltd | デイジタル電話装置 |
| JPH0379557U (ja) * | 1989-12-07 | 1991-08-14 |
-
1981
- 1981-10-05 JP JP15754481A patent/JPS5859651A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077537A (ja) * | 1983-10-05 | 1985-05-02 | Hitachi Ltd | デイジタル伝送用送受信方式 |
| JPS63178644A (ja) * | 1987-01-20 | 1988-07-22 | Matsushita Electric Ind Co Ltd | デイジタル電話装置 |
| JPH0379557U (ja) * | 1989-12-07 | 1991-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0118615B2 (ja) | ||
| JPH0477494B2 (ja) | ||
| JPS6471326A (en) | Method of demodulating bi-phase signal | |
| US4007421A (en) | Circuit for encoding an asynchronous binary signal into a synchronous coded signal | |
| EP0374794A2 (en) | Digital transmitting/receiving apparatus using buffer memory to eliminated effects of jitter | |
| US4351008A (en) | Modulator for use in an interface between a digital signal processing apparatus and an audio tape deck | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| JP2817803B2 (ja) | シンク発生方法 | |
| JP2712304B2 (ja) | データ伝送方法，データ伝送装置，データ受信方法およびデータ受信装置 | |
| EP0103903A1 (en) | Method and apparatus for transferring digital data | |
| JP3785291B2 (ja) | データ通信方式 | |
| JP2535393B2 (ja) | 同期信号検出回路 | |
| JPS62279748A (ja) | ビツトバツフア回路 | |
| CN1085369C (zh) | 光盘驱动记录系统的数据输出接口装置 | |
| KR880001023B1 (ko) | 셀프콜록킹 데이타 전송시스템 | |
| KR880001024B1 (ko) | 데이터 전송방법 | |
| JPS58209253A (ja) | デイジタル信号伝送方法 | |
| JPS6252975B2 (ja) | ||
| JPH05327786A (ja) | 光伝送パルスを用いた３値信号伝送方式 | |
| JPH022345B2 (ja) | ||
| JPH05122206A (ja) | 同期クロツク信号再生方法 | |
| JPS63158934A (ja) | スタ−トビツト検出回路 | |
| JPS59135561A (ja) | 回線制御信号検出，送信回路 | |
| JPS62279717A (ja) | デ−タ転送方式 | |
| JPH02233021A (ja) | デジタルデータ伝送方法及びデジタルデータ伝送装置 |