JPS582092A - 印刷配線基板 - Google Patents
印刷配線基板Info
- Publication number
- JPS582092A JPS582092A JP9958481A JP9958481A JPS582092A JP S582092 A JPS582092 A JP S582092A JP 9958481 A JP9958481 A JP 9958481A JP 9958481 A JP9958481 A JP 9958481A JP S582092 A JPS582092 A JP S582092A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- plate member
- holes
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001076 Cutan Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は印刷配線基板に携し、詳しくは平坦な板部材よ
り成る基板の表裏の面上に回路配線・Pターンが高密度
に配線できる改良された印刷配線基板に関するものであ
る。
り成る基板の表裏の面上に回路配線・Pターンが高密度
に配線できる改良された印刷配線基板に関するものであ
る。
絶縁性材料より成る板部材の平坦な面上に回路配線ノ4
ターンを形成した印刷配線基板は、集積回路装置に代表
される小型電子部品を実装する為に、その外部リードを
挿入する孔が、前記基板を貫通して形成されている。
ターンを形成した印刷配線基板は、集積回路装置に代表
される小型電子部品を実装する為に、その外部リードを
挿入する孔が、前記基板を貫通して形成されている。
又、前記孔は、その内部で小型電子部品の外部リードと
電気的接続を得る為に、或は前記回路配線パターン相互
の電気的接続を得る為に、第1図に示すように導電路が
形成されている。即ち、第1図は従来の印刷配線板の断
面図を示すものであり、特に前述した孔部分の拡大断面
図である。又第2図は第1図の平面歯を示すものである
。第1図及び第2図に於て、平坦な板部材1は、ガラス
エポキシ樹脂等の絶縁性基板であり、この平坦な板部材
1を貫通して形成された複数の小孔2a。
電気的接続を得る為に、或は前記回路配線パターン相互
の電気的接続を得る為に、第1図に示すように導電路が
形成されている。即ち、第1図は従来の印刷配線板の断
面図を示すものであり、特に前述した孔部分の拡大断面
図である。又第2図は第1図の平面歯を示すものである
。第1図及び第2図に於て、平坦な板部材1は、ガラス
エポキシ樹脂等の絶縁性基板であり、この平坦な板部材
1を貫通して形成された複数の小孔2a。
2bを持つ。この小孔2a、2bはスルーホール(th
rough hole )と称され、前記小孔2a、2
bの周囲に形成された上部環状座3aと下部環状座3b
及び内壁導電層4とから成る導電路を有する。
rough hole )と称され、前記小孔2a、2
bの周囲に形成された上部環状座3aと下部環状座3b
及び内壁導電層4とから成る導電路を有する。
この様な上・下環状座3.,3bを有するスルーホール
2..2bは、該スルーホール2a、2b間に上部回路
配線ノ4”ターン5h 15b r 5c及び下部回路
配線iJ?ターン6a 、 6b + 6cを配線する
際、前記上・下環状座8th、3bが回路配線ス4−ス
を圧迫し、回路配線引き廻し数を、制限する。
2..2bは、該スルーホール2a、2b間に上部回路
配線ノ4”ターン5h 15b r 5c及び下部回路
配線iJ?ターン6a 、 6b + 6cを配線する
際、前記上・下環状座8th、3bが回路配線ス4−ス
を圧迫し、回路配線引き廻し数を、制限する。
周相の様にこの種印刷配線基板に於ける回路配線は、線
巾が狭くな・ると製造歩留が比例して低下メッキ被着工
程に於て、ブリソノによる回路の短縮を招来する等、商
略配線・ぞターン数の増加順向と逆に製造上極めて作シ
にくくなる傾向を示す。
巾が狭くな・ると製造歩留が比例して低下メッキ被着工
程に於て、ブリソノによる回路の短縮を招来する等、商
略配線・ぞターン数の増加順向と逆に製造上極めて作シ
にくくなる傾向を示す。
又、この種印刷配線基板に実装される小型電子部品、特
に半導体集積回路装置は、近年急速に高集積化が図られ
、外1部リードの数の増加に伴う回路配線数の!。加は
もとよシ、フラット・eツヶーノ型の半導体集積回路装
置の出処により、方形のデバイスの四方から突出した外
部リードは、そのリード間ピッチが0.005インチ(
1,27mm)以下と極めて狭く、デュアル・イン・ラ
イン(dualin’1ine ) /やツケージ型集
門回路装置の外部リード間ピンチ0.01インチ(2,
54ran )の実にA以下であり、実装が出来ない様
相を呈している。この様な問題を解決する一方法として
多層印刷配線基板がある。該多層基板は両面印刷配線基
板を絶縁性接着剤で張り合せる事にょシ実現できるが、
これは単に過密した回路配線・ぞターンを他の配線面へ
移したのみであシ、−主表面当シの配線密度、は依然と
して変らない上、高価でもある。
に半導体集積回路装置は、近年急速に高集積化が図られ
、外1部リードの数の増加に伴う回路配線数の!。加は
もとよシ、フラット・eツヶーノ型の半導体集積回路装
置の出処により、方形のデバイスの四方から突出した外
部リードは、そのリード間ピッチが0.005インチ(
1,27mm)以下と極めて狭く、デュアル・イン・ラ
イン(dualin’1ine ) /やツケージ型集
門回路装置の外部リード間ピンチ0.01インチ(2,
54ran )の実にA以下であり、実装が出来ない様
相を呈している。この様な問題を解決する一方法として
多層印刷配線基板がある。該多層基板は両面印刷配線基
板を絶縁性接着剤で張り合せる事にょシ実現できるが、
これは単に過密した回路配線・ぞターンを他の配線面へ
移したのみであシ、−主表面当シの配線密度、は依然と
して変らない上、高価でもある。
従って本発明は一主表面当シの配線密度を向上させる印
刷配線基板を得ることを目的とするものである。
刷配線基板を得ることを目的とするものである。
本発明の特徴は平坦な板部材を貫通して形成された小孔
の内壁に形成される導電性物質より成る導電路、を前記
板部材の少なくとも一方の表面とほぼ同一平面で終端し
た構造の印刷配線基板である。
の内壁に形成される導電性物質より成る導電路、を前記
板部材の少なくとも一方の表面とほぼ同一平面で終端し
た構造の印刷配線基板である。
以下本発明の印刷配線基板によって得られる多大な利益
を実施例図に沿って詳説する。 ゛第3図は本発明の
高密度印刷配線基板の第1の実施例平面図である。又、
第4図は第3図のA〜A′線切断面図である。平坦な板
部材10はがラスエポキシ樹脂等の絶縁性氷板であシ、
この平坦な板部材10を貫通して葡成された複数の小孔
20゜2ノを持つ。この小゛孔2θ、2ノは、その内壁
に筒状で且つ前記板部材10の両表面11とほぼ同一平
面で終端する導電性物質より成る導電路30を有する。
を実施例図に沿って詳説する。 ゛第3図は本発明の
高密度印刷配線基板の第1の実施例平面図である。又、
第4図は第3図のA〜A′線切断面図である。平坦な板
部材10はがラスエポキシ樹脂等の絶縁性氷板であシ、
この平坦な板部材10を貫通して葡成された複数の小孔
20゜2ノを持つ。この小゛孔2θ、2ノは、その内壁
に筒状で且つ前記板部材10の両表面11とほぼ同一平
面で終端する導電性物質より成る導電路30を有する。
導電路3oが形成された小孔20.21は一般にスルー
ホールと呼称され、中空部40゜41を有する。この中
空部40.41は、図示しない半導体集積回路装置の外
部リードを挿入するためK Q、 8 mmφ程度の口
径を持つ。しかしながら、前記スルーホール2o及び3
o相互を接続すルタめにのみ使用されるものであれば前
記口径程必要では雇<、更に中空部も特に必要ではない
。との様にスルーホール相互や上・下回路配線50゜5
1.60..61相互を接続するだめのスルーホールは
、パイヤホール(via hole )或はバイヤスル
ーホールと区別されて呼ばれることもある。
ホールと呼称され、中空部40゜41を有する。この中
空部40.41は、図示しない半導体集積回路装置の外
部リードを挿入するためK Q、 8 mmφ程度の口
径を持つ。しかしながら、前記スルーホール2o及び3
o相互を接続すルタめにのみ使用されるものであれば前
記口径程必要では雇<、更に中空部も特に必要ではない
。との様にスルーホール相互や上・下回路配線50゜5
1.60..61相互を接続するだめのスルーホールは
、パイヤホール(via hole )或はバイヤスル
ーホールと区別されて呼ばれることもある。
本発明は電子部品の外部リードが実装されるスルーホー
ルのみではなく、前記バイヤホールにも適用されるもの
であることを銘記しておく。
ルのみではなく、前記バイヤホールにも適用されるもの
であることを銘記しておく。
さて、係る構造のスルーポールを有する本発明の印刷配
線基板は、第2図の従来のそれ上図面上だけで比較して
も明らかなように作図上ではあるが配線密度が片面のみ
で2倍となる。従って両面印刷されたこの種印刷基板に
於ては4倍の配線側(5) き廻しが実現し得ることになる。
線基板は、第2図の従来のそれ上図面上だけで比較して
も明らかなように作図上ではあるが配線密度が片面のみ
で2倍となる。従って両面印刷されたこの種印刷基板に
於ては4倍の配線側(5) き廻しが実現し得ることになる。
次に本発明の印刷配線基板が発揮する利益を実例をもっ
て説明する。
て説明する。
第5図は本発明の他の実施例平面図であり14ビンのデ
ュアル・イン・ライン・パッケージ型半導体集積回路装
置を実装するためのスルーポール・やターン及び上部回
路配線・クターン形成スペースの一部分を拡大した部品
実装面の平面図である。同第5図に於て、前記集積回路
装置は片側に7つの外部リードを有するから1列7個の
小孔が二列に配置されるものであるが、表示の関係上、
片側で、しかも2つの小孔のみに限って描いである。こ
の2つのスルーホールのピッチVは、この種半導体集積
回路装置の外部リードの標準リードピッチである0、
1インチ(2,54wm )ピッチテ、はぼ0.8閣φ
の中空部100を有するように形成されている。又小孔
110の内壁に円柱状で且つ板部材表面120とほぼ同
一平面で終端する導電路130は、0.03〜0.05
tmの厚みで形成されるから前記小孔110の直径は
0.9 mmφ程度である。従っ(6) て記号Wで示される回路配線・ぐターン形成ス被−スは
、164rnmである。このスペースに何本の線を通す
ことができるかを計算してみる左、線相互の間隔Xは現
在013〜0.15 ttrm ミニマムと言われてい
るから線巾Yを01咽ミニマムとすると、線相互の間隔
Xが013咽であれば6本の線が通せ、前記間隔Xが0
.15+++mであれば5本の、腺が通せることになる
。
ュアル・イン・ライン・パッケージ型半導体集積回路装
置を実装するためのスルーポール・やターン及び上部回
路配線・クターン形成スペースの一部分を拡大した部品
実装面の平面図である。同第5図に於て、前記集積回路
装置は片側に7つの外部リードを有するから1列7個の
小孔が二列に配置されるものであるが、表示の関係上、
片側で、しかも2つの小孔のみに限って描いである。こ
の2つのスルーホールのピッチVは、この種半導体集積
回路装置の外部リードの標準リードピッチである0、
1インチ(2,54wm )ピッチテ、はぼ0.8閣φ
の中空部100を有するように形成されている。又小孔
110の内壁に円柱状で且つ板部材表面120とほぼ同
一平面で終端する導電路130は、0.03〜0.05
tmの厚みで形成されるから前記小孔110の直径は
0.9 mmφ程度である。従っ(6) て記号Wで示される回路配線・ぐターン形成ス被−スは
、164rnmである。このスペースに何本の線を通す
ことができるかを計算してみる左、線相互の間隔Xは現
在013〜0.15 ttrm ミニマムと言われてい
るから線巾Yを01咽ミニマムとすると、線相互の間隔
Xが013咽であれば6本の線が通せ、前記間隔Xが0
.15+++mであれば5本の、腺が通せることになる
。
一方同第5図に想11線で示す環状座を有する従来の印
刷配線基板に於ては、環状座が0.25mm程度である
から配線ス被−スZは、1.14mmと05鰭も減って
しまい、線相互の間隔XがO,13mmであれば4本通
せるが、Q、15mmであれば3本しか ゛通せない。
刷配線基板に於ては、環状座が0.25mm程度である
から配線ス被−スZは、1.14mmと05鰭も減って
しまい、線相互の間隔XがO,13mmであれば4本通
せるが、Q、15mmであれば3本しか ゛通せない。
これらの計算はフォトリソグラフィによるマスクズレを
全く考慮しない理論値であり、実際は、従来のもので3
本通すのが限界であるが、本発明によれば4本は楽くに
通せ、5本も可能である。
全く考慮しない理論値であり、実際は、従来のもので3
本通すのが限界であるが、本発明によれば4本は楽くに
通せ、5本も可能である。
以上詳細に説明した様に本発明の印刷配線基板は、板部
材を貫通して形成された複数の小孔の内・“(7) 6ノ・・・下部回路配線・ぐターン。
材を貫通して形成された複数の小孔の内・“(7) 6ノ・・・下部回路配線・ぐターン。
壁に形成する導電性物質より成る導電路を、前記板部材
の少なくとも一方の表面とほぼ同一平面で終端するよう
に構成した事により、平坦な板部材表面での回路配線・
やターン密度が極めて高密度に描くことができる。又、
従来と同一密度に回路配線・ぐターンを描けば、回路配
線の線巾及び隣接する線相互の間隔の両方を約15倍広
げることができるので、製造過程での断線事故は殆んど
無くなる。加えて、半田メッキ等の工程で生じ易いブリ
ソノや、フォトリソ工程で生じやすいi9ターン残りに
よる線間シーートが極めて発生しにくくなる等、この種
印刷配線基板に用いて有益である。
の少なくとも一方の表面とほぼ同一平面で終端するよう
に構成した事により、平坦な板部材表面での回路配線・
やターン密度が極めて高密度に描くことができる。又、
従来と同一密度に回路配線・ぐターンを描けば、回路配
線の線巾及び隣接する線相互の間隔の両方を約15倍広
げることができるので、製造過程での断線事故は殆んど
無くなる。加えて、半田メッキ等の工程で生じ易いブリ
ソノや、フォトリソ工程で生じやすいi9ターン残りに
よる線間シーートが極めて発生しにくくなる等、この種
印刷配線基板に用いて有益である。
第1図は従来の印刷配線基板の断面図を示し、第2図は
その平面図である。第3図は本発明の印刷配線基板の一
実施例平面図を示し、第4図は第3図のA −A’線切
断面図□である。第5図は本発明の他の実施例平面図を
示すものである。 10・・・板部材、20.21・・・小孔、30・・・
導電路、50.51・・・上部回路配線・ぞターン、6
0゜(8) 特許出願人 沖電気T業株式会社 (9)
その平面図である。第3図は本発明の印刷配線基板の一
実施例平面図を示し、第4図は第3図のA −A’線切
断面図□である。第5図は本発明の他の実施例平面図を
示すものである。 10・・・板部材、20.21・・・小孔、30・・・
導電路、50.51・・・上部回路配線・ぞターン、6
0゜(8) 特許出願人 沖電気T業株式会社 (9)
Claims (1)
- (1)絶縁性材料の少なくとも1枚の平坦な板部材から
成る基板と、前記板部材を貫通して形成された複数の小
孔と、該小孔の内壁に形成された前記板部材の少なくと
も一方の表面とほぼ同一平面で終端する導電性物質より
成る導電路とを有する事を特徴とする印刷配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9958481A JPS582092A (ja) | 1981-06-29 | 1981-06-29 | 印刷配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9958481A JPS582092A (ja) | 1981-06-29 | 1981-06-29 | 印刷配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582092A true JPS582092A (ja) | 1983-01-07 |
Family
ID=14251142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9958481A Pending JPS582092A (ja) | 1981-06-29 | 1981-06-29 | 印刷配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582092A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5211047A (en) * | 1975-07-11 | 1977-01-27 | Licentia Gmbh | Optical coupler |
| JPS5355775A (en) * | 1976-10-30 | 1978-05-20 | Hitachi Chemical Co Ltd | Method of producing through hole printed circuit board |
| JPS5629389A (en) * | 1979-08-17 | 1981-03-24 | Nippon Electric Co | Printed board |
-
1981
- 1981-06-29 JP JP9958481A patent/JPS582092A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5211047A (en) * | 1975-07-11 | 1977-01-27 | Licentia Gmbh | Optical coupler |
| JPS5355775A (en) * | 1976-10-30 | 1978-05-20 | Hitachi Chemical Co Ltd | Method of producing through hole printed circuit board |
| JPS5629389A (en) * | 1979-08-17 | 1981-03-24 | Nippon Electric Co | Printed board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4150421A (en) | Multi-layer printed circuit board | |
| US5095407A (en) | Double-sided memory board | |
| JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JPS582092A (ja) | 印刷配線基板 | |
| CN110402022A (zh) | 一种pcb板及终端 | |
| JPH09246684A (ja) | Bga実装構造 | |
| JPH04262590A (ja) | フレキシブル配線板 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPH05102621A (ja) | 導電パターン | |
| JP3008887U (ja) | Icピッチ変換基板 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジicの基板実装方法 | |
| JP3867455B2 (ja) | フレキシブル配線基板 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPS5987896A (ja) | 多層プリント基板 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JPH04105390A (ja) | 基板機構 | |
| JP2633889B2 (ja) | 両面メモリーボード | |
| KR200267934Y1 (ko) | 볼 그리드 어레이 인쇄회로기판 | |
| JPS634694A (ja) | 多層プリント基板 | |
| JP3664743B2 (ja) | バーンインボード | |
| JP2025135642A (ja) | プリント配線板 | |
| KR19980030136A (ko) | 시간대 배선율을 높일 수 있는 인쇄 회로 기판 | |
| JPS6010799A (ja) | 電子回路装置 |