JPS58211196A - 鍵盤電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、電子オルガン等の自動伴奏機能を有する鍵
盤電子楽器に関し、特に演奏時のメロディデータ及び自
動伴奏によるコード（和音）データを共に記憶させるこ
とのできる鍵盤楽器に関する。

近年、電子オルガン等の鍵盤電子楽器に演奏データ記憶
装置を備え、その記憶データに基づいて楽譜を表示又は
プリントしたり、あるいは自動演奏させたりすることが
試みられている。

しかしながら、従来のこの種の鍵盤電子楽器で−は、一
般に演奏データのうちのメロディデータのみを記憶する
ようになっていたため、その記憶データに基づいて楽譜
を表示又はプリントしても伴奏に関するデータが何も示
されないので不便であリ、自動演奏させる場合にも伴奏
が入らないので実際に演奏した時と異なってしまった。

そこで、最も簡単に伴奏のデータを記憶させる方法とし
て、自動伴奏機能を備えた鍵盤電子楽器を用いて例えば
シングルフィンガコード演奏で、伴奏を入れ、その各コ
ード（ｃｈｏｒｄ）　　名を示すデータをメロディデー
タと共に記憶させることが考えられる。

そのようにすれば、その記憶データに基づいて、第１、
図（イ）（ロ）に示すようなコード名人りの楽譜を表示
又はプリントしたり、伴奏の入った自動演奏を行なわせ
たりすることが可能になる。

しかしながら、その場合にはメロディデータを記憶し得
るようにすると共に、ツー１〜データをも記憶可能にす
る操作に加えて、自動伴奏回路に一本指押鍵でコード演
奏ができるようにするシングルフィンガコード演奏を指
定するための操作が最少限必要となるので、操作が煩わ
しく、操作忘れによりコードデータが記憶されなかった
りするという問題がある。

この発明は、シングルフィンガコードやフィンガコード
等のオートベースコード機能を持つ自動伴奏回路を備え
た鍵盤電子楽器において、ワンタッチで演奏時のメロデ
ィデータと所定の自動伴奏機能例えばシングルフィンガ
コード伴奏によるコードデータとを共に記憶させ得るよ
うにすることを目的とする。

そのため、この発明による鍵盤電子楽器は、鍵盤からの
キーデータに基づくメロディデータとしての音高データ
と符長データを順次記憶させる音高・符長データ記憶手
段と、自動伴奏回路から発生されるコード名を示すコー
ドデータを順次記憶するコードデータ記憶手段と、これ
らの両記憶手段をそれぞれ記憶可能状態にするためのメ
ロディメモリ・スイッチ及びオートベースコードメモリ
・スイッチを設けると共に、簡易操作スイッチと、この
簡易操作スイッチが操作された時に、メロディメモリ・
スイッチ及びオートベースコードメモリ・スイッチの状
態に係りなく上記両記憶手段を記憶可能状態にする信号
と、自動伴奏回路に予め定めた特定の自動伴奏機能を指
定する信号を発生するスイッチ信号処理回路を設けるこ
とにより、上記の目的を達成するものである。

以下、添付図面の第２図以降を参照してこの発明の詳細
な説明する。

第２図は、この発明の一実施例としての卓上型プリンタ
付鍵盤電子楽器の外観を示し、本体上面側に、メロディ
演奏用の右手鍵盤部１Ｒとコード（ｃｈｏｒｄ）演奏用
の左手鍵盤部１Ｌとが連続した鍵盤１と、演奏音発生用
のスピーカ２と、楽譜プリント用のプリンタ３とを備え
ている。

そして、鍵盤１とスピーカ２の後方パネル面４には、移
調セレクトつまみ５．マスタボリューム６、メロディメ
モリ・スイッチ７　ａ、メロディメモリ・オフスイッチ
７ｂ、メロディプレイ・スイッチ７　ｃ　ｔオートベー
スコード（ｒＡＢＣＪと略称する）メモリ・スイッチ８
ａ、ＡＢＣメモリ・オフスイッチ８ｂ、ＡＢＣプレイ・
スイッチ８ｃ。

ＡＢＣボリュームＳ９重音付加用のデユエツト・スイッ
チ１０．左手鍵盤部１Ｌによる１本積押鍵でコード演奏
ができるよ・うにするためのシングル。

フィンガコード・スイッチ１１．バリエーション・スイ
ッチ１２．アルペジオボリューム１′５（最小にすると
後述するアルペジオスイッチ１′５Ｓがオフになる）、
自動リズム演奏関係のリズムボリューム１４．テンポボ
リューム１５．押鍵に同期してリズムの発生を開始させ
るためのシンクロスタート・スイッチ１６．リズム選択
用スイッチ群１７、音色関係のサスティンスイッチ１８
と音色選択用スイッチ群１日、及びパワースイッチ２０
が設けられている。

さらに、プリンタ乙の手前側パネル面２１には、簡易操
作スイッチ２２．プリントのスタンバイ・スイッチ２３
．スタート／ストップ・スイッチ２４、フラット入力用
スイッチ２５．シャープ入力用スイッチ２６．及び開放
用釦２７が設けられている。

第３図は、このプリンタ付電子鍵盤楽器の回路構成の概
要を示すブロック回路図であり、この発明の特徴とする
簡易操作スイッチ２２により、ワンタッチで演奏データ
記憶可能状態にするためのスイッチ信号処理回路３０の
みを詳細に示している。

３１は音楽形成回路で、鍵盤（キーボード）１の内部回
路により鍵操作に応じて発生するキーデータＫＤを入力
し、音高データとその有無による押鍵・離鍵のデータに
より楽音信号を形成する。

その楽音信号は、ミキシング回路３２を介してアンプ３
３に入力して増幅され、スピーカ２によって音響に変換
される。

３４は演奏データ処理装置であり、鍵盤１からのキーデ
ータＫＤを入力して、その音高データと、キーデータの
持続時間に応じた符長データにより、メロディの演奏デ
ータを楽譜を構成する音符と休符等を示すデータとして
記憶する装置であるが。

その詳細は後述する。

３５はオートベースコード機能を持つ自動伴奏回路であ
り、スイッチ信号処理回路３０の各出力及び、第２図の
左手鍵盤部ｌＬ、ＡＢＣボリューム日、アルペジオボリ
ューム１！１．リズムボリューム１４．テンポボリュー
ム１５．リズム選択用スイッチ群１７等からの信号を入
力して、コード音信号を選択されたリズムで自動的に発
生し、ミキシング回路３２を介してアンプ３３へ出力し
、前述の楽音信号（主としてメロディ音）と共にスピー
カ２により音響変換される。

３６は、この自動伴奏回路３５からコード名を示すコー
ドデータを入力して順次記憶するコードデータ記憶手段
としてのコードデータ記憶回路である。

プリンタ３は、前述の演奏データ処理装置６４から音高
データと符長データによるメロディデータを読出し、コ
ードデータ記憶回路３６からコードデータを読出して、
演奏結果を第１図に示すような五線譜及びそれに対応し
たコード名（Ｃ，Ｆ等）としてプリント用紙にプリント
アウトし、楽譜を作成する。

また、第２図の例では設けられていないが、液晶パター
ンやＬＥＤを用いた楽譜表示器３７を設けて、演奏デー
タを楽譜として表示することもできる。

３８は自動演奏装置であり、第２図のメロディプレイ・
スイッチ７Ｃ及びＡＢＣプレイ・スイッチ８Ｃをオンに
すると、演奏データ記憶装置３４から音高データ及び符
長データを、コードデータ記憶回路３日からコードデー
タを順次読み出して自動演奏を行う。

３日は発振回路と分周回路からなるクロック発生器であ
り、極めて周波数の高い基準パルスφ０と、それを適当
に分周したタロツクパルスφ１及びそれをさらに２分周
したクロックパルスφ２を出力する。

分周器４０は、このクロック発生器３日からのクロック
パルスφ２をさらに分周して、テンポクロックＴＣＬ及
びそのｎ倍の周期（検知すべき最小符長に相当する）の
符長カウント用パルスｎＴＣＬを出力する。

テンポクロックＴＣＬは自動伴奏回路３５に入力してリ
ズムの基準信号となる。　その他のクロックパルスφ。

〜φ２．及びクロックパルスφ２をインバータＩＮによ
って反転させたクロックパルスＴ２は、演奏データ記憶
装置！３４の各種動作制御に用いられる。

スイッチ信号処理回路３０は、自己復帰型の簡易操作ス
イッチ２２がオンされる毎に出力を反転するトグル型フ
リップ・フロップ回路（以下「Ｔ−ＦＦＪと称す）４１
と、そのＱ出力をパルス化するワンショットマルチ４２
，２個のセット・リセット型フリップフロップ（以下ｒ
Ｒ−Ｓ　Ｆ　ＦＪと称する）４３，４４．それぞれ一方
の入力端子にインバータを備えたＡＮＤ回路４５〜４９
．ＯＲ回路５０〜５４によって構成されている。

イニシャルクリア信号ＩＣは、第２図のパワースイッチ
２０をオンにした時に短時間ハイレベル゛１″になり、
Ｔ−ＦＦ４ｉ及びＲ−３ＦＦ４３゜４４をリセットする
。

なお、メロディメモリ・スイッチ７ａ及びＡＢＣメモリ
・スイッチ８ａは、ブツシュ釦を押してオ＼ ンにするとその状態にロックされ、それぞれオフスイッ
チ７ｂ、Ｂｂをオンにした時にロックが解除されてオフ
する。

シングルフィンガコード・スイッチ１１．オートアルペ
ジオ・スイッチ１３ｓ、デユエツトスイッチ１０は、い
ずれもブツシュオン・ブツシュオフ型のスイッチである
。

この電子鍵盤楽器によって通常の操作でコード伴奏付き
の演奏データを記憶させるには、最小限メロディメモリ
・スイッチ７ａ及びＡＢＣメモリ・スイッチ８ａをオン
にし、且つ、シングルフィンガコード・スイッチ１１も
オンにする必要があり、この実施例ではさらにオートア
ルペジオ・スイッチ１３Ｓ及びデユエツトスイッチ１０
をそれぞれオフにしなければならい。

この実施例において上述のようなスイッチ操作を行えば
、メロディメモリ・スイッチ７ａのオンにより、ＯＲ回
路５２の出力が１　″になってＲ−８ＦＦ４４がセット
され、そのＱ出力であるメロディメモリ信号Ｍｍが１″
になって演奏データ処理装置３４内の後述する音高・符
長データ記憶手段を記憶可能状態にし、ＡＢＣメモリ・
スイッチ８ａのオンにより、ＯＲ回路５０の出力が′″
１ｈになってＲ−８ＦＦ４３がセットされ、そのＱ出力
であるコードメモリ信号Ｍｃが１”になってコードデー
タ記憶回路！＋６を記憶可能状態にする。

さらにＴ−ＦＦ４１はパワーオン時の信号ＩＣによって
リセットされ、そのＱ出力であるイージープリント信号
ＥＰが０”になっているから、シングルフィンガコード
・スイッチ１１のオンによりＡＮＤ回路４７の出力が１
″になり、ＯＲ回路５４の出力信号ａが１″になる。

シンクロスタート・スイッチ１６のオンにより信号すが
１″になり、オートアルペジオ・スイッチ１！Ｉｓ及び
デユエツトスイッチ１０のオフによって、ＡＮＤ回路４
８．４９の各出力信号Ｃ２ｄが０″になる。

すなわち、この信号ａが１″になることにより自動伴奏
回路にシングルフィンガコード伴奏を指定し、信号ｃ、
ｄが０′になることによってオートアルペジオ及びデユ
エツト伴奏の解除を指定することになる。

この条件によって、メロディ及びコード演奏の記憶が可
能になり、プリンタ乙のスタンバイスイッチ２３をオン
すれば押鍵開始と同時に、スタート／ストップ・スイッ
チをオンすれば直ちにプリンタ、３が作動して、楽譜を
プリントアウトする。

しかしながら、この実施例によれば、上述のような面倒
なスイッチ操作を行わなくても、簡易岸作スイッチ２２
を１回オンすれば、Ｔ−ＦＦ４１の出力が反転して、そ
のＱ出力であるイージープリント信号ＥＰが１”になり
、それによってＡＢＣメモリスイッチ及びメロディメモ
リスイッチの状態に係わりなく、ＯＲ回路５０を介して
Ｒ−８ＦＦ４！ｌをセットしてコードメモリ信号Ｍｅを
”１”　にし、ＯＲ回路５２を介してＲ−５Ｆ　Ｆ　４
４をセットしてメロディメモリ信号Ｍｍを１″にする。

そして、ＡＮＤ回路４５．４６のインバータ付入力を１
″にして、ＡＢＣメモリ・オフスイッチ８ｂ及びメロデ
ィメモリ・オフスイッチ７ｂの入力を禁止する。

さらに、ＯＲ回路５４の出力信号ａを１″にし、ＡＮＤ
回路４８．４９のそれぞれインバータ付入力をｌ″にす
るのでその各出力信号ｃ、ｄは０″に保持する。

このようにして、前述の各スイッチ操作を行った場合と
全く同じ信号を演奏データ記憶装置３４゜コードデータ
記憶回路３６．及び自動伴奏回路３５に与えて、メロデ
ィ及びコード演奏の記憶が可能になるばかりか、後述す
るようにプリンタ乙のスタンバイスイッチ２３もオンさ
れた状態になり、押鍵開始と同時にプリンタ３が作動し
て楽譜のプリントアウトがなされる。

このように、簡易操作スイッチ２２のワンタッチ操作に
よって、スタンバイ状態となるので、操作が極めて簡単
になる。

なお、演奏開始前に、第２図の移調セレクトつまみによ
って移動するか否か、する場合には何間にするかの確認
、ＡＢＣボリューム９によるベースコードの音量確認、
テンポボリューム１５によるリズムのテンポ確認、シン
クロスタートスイッチ１６及びリズム選択用スイッチ群
１７によるリズムの発生開始時期及び種類の確認等を行
う必要があることは勿論である。

次にこの演奏データ処理装置３４の基本的構成を第４図
によって説明する。

この演奏データ処理装置は、音高データ一時記憶手段５
５と、符長データ発生手段６０と、符長データ一時記憶
手段６５と、符長補正手段７０と、音高・符長データ記
憶手段８０とによって構成されている。

そして、鍵盤１によって発生されるキーデータＫＤによ
る１小節分の音高データ（キーコード信号）を、音高デ
ータ一時記憶手段５５に順次一時記憶させる。

一方、キーデータＫＤの持続時間を符長データ発生手段
６０で検出して、各音高データに対応する符長データを
発生し、符長データ一時記憶手段６５に順次記憶させる
。

符長補正手段７０は、符長データ一時記憶手段６５に一
時記憶された符長データのうち、第１図（イ）に示す音
符の後の１６分休符のような短かい休符を除去して、同
図（ロ）に示すように前の音符の符長をそれだけ長くす
るように符長データを補正する手段である。

そして、音高データ一時記憶手段５５に一時記憶された
音高データと、符長補正手段７０によって補正された符
長データとを、音高・符長データ記憶手段８０に順次記
憶させる。

なお、音高データと符長データが共にある時は１音符デ
ータとなり、音高データがなくて（オールゼロ）符長デ
ータのみの時は休符データとなる。

この実施例における符長データ補正手段７０は、次の各
部によって構成されている。

（ａ）　　音高データ一時記憶手段５５に記憶された連
続する２つのデータＤＦ、ＤＲを入力し、前のデータＤ
Ｆに音高データがあり、後のデータＤＲに音高データが
ないこと（つまり音符の後に休符があること）を判別す
る判別器７１゜ （ｂ）　　符長データ一時記憶手段６５に記憶された符
長データのうち、判別回路７１に入力した後のデータＤ
Ｒに対応する符長データＬＲを、最小符長設定器７２に
よって予め設定された、音符の後に休符があっても除去
しない最小休符（例えば８分休符）に相当する最小符長
データＬｍと比較し、前者が後者より短かい（ＬＲ（Ｌ
ｍ）時に出力を出す比較器７！１゜（ｃ）　　符長デー
タ一時記憶手段６５に記憶された、前述の前のデータＩ
）Ｆと後のデータＤＲにそれぞれ対応する符長データＬ
ＦとＬＲを加算して出力する加算器７４゜ （ｄ）　　判別器７１と比較器７′５の出力ｄｉ　＊　
ｄ２が共にあった時（１”の時）には、符長データＬＦ
とＬＲとを加えた加算器７４の出力を前の符長データＬ
Ｆに代えて出力し、後の符長データＬＲを出力せず、そ
れ以外の時には前述の符長データＬＦ及びＬＲをそのま
ま出力する選別器７５゜ （ｅ）　　選別器７５の出力データをそれぞれ音高デー
タ一時記憶手段５５の各記憶データに対応して記憶する
補正用シフトレジスタ７６゜次に、演奏データ処理装置
のさらに具体的な実施例を第５図乃至第８図によって説
明する。　なお、第５図中、第４図と対応する各部を１
点鎖線で囲んで同一の符号を付しである。

第５図の各部は、制御回路８１からの各制御信号、及び
第３図のイージープリント信号ＥＰ、　Ｒ−５ＦＦ４４
からのメロディメモリ信号Ｍｍとクロック発生器３日並
びに分周器４０からの各クロックパルスによって動作す
る。

そこで先ず、第７図に示すように構成されている制御回
路８１の作用を説明する。

第２図にも示したスタンバイ・スイッチ２３はブツシュ
オン型のスイッチであり、スタート／ストップ・スイッ
チ２４はブツシュオン・ブツシュオフ型のスイッチであ
る。

メロディメモリ信号Ｍｍが１″になっている時に、スタ
ンバイ・スイッチ２３をオンすると、ＡＮＤ回路８１１
の出力が１″になり、ＯＲ回路８１２の出力も１″にな
るので、ＯＲ回路８１３の出力であるプリントスタート
信号ＰＳＴが１″になると共に、Ｒ−８ＦＦ８１４がセ
ットされてそのＱ出力が１″になり、スタンバイ状態に
なる。

第６図の簡易操作スイッチ２２をオンしてイージープリ
ント信号ＥＰを”　１　”にした時も、ＯＲ回路８１２
の出力がｌ″になるので、上述の場合と同様にスタンバ
イ状態になる。

この状態で押鍵すると、キーデータＫＤに音高データが
現われるため、第５図に示すキーデータＫＤの各ビット
のオアをとるＯＲ回路８２の出力であるキーオン信号Ｋ
ＯＮが１″になるので、第７図のＡＮＤ回路８１５の出
力が１″になる。

したがって、ＯＲ回路８１６の出力も１″になってＲ−
８ＦＦ８１７をセットするので、そのＱ出力である動作
信号ＲＵＮが１″になり、第５図に示す演奏データ処理
装置全体が動作を開始する。　同時に小節カウンタ８１
８をイネーブルして、テンポクロックＴＣＬのカウント
を開始させる。　そして、Ｒ−８ＦＦ＄１４はＡＮＤ回
路８１５の出力によってリセットされる。

小節カウンタ８１８は、１小節の長さに相当する数のテ
ンポクロックＴＣＬをカウントするとカウントオーバ信
号Ｊｌをｌ″にすると同時に自己リセットし、再びテン
ポクロックＴＣＬのカウントを開始する。

カウントオーバ信号Ｊ１がドになるとＯＲ回路８１９の
出力が１′になり、遅延回路８２０によって基準パルス
φ０の１周期分だけ遅延されてＲ−８ＦＦＢ２１をセッ
トし、そのＱ出力である書込み信号Ｊ２が１″になる。

ところで、メロディメモリ信号Ｍｍが１＃の時にスター
ト／ストップ・スイッチ２４をオンにすると、ＡＮＤ回
路８２２の出力が０″から１″になるので、ワンショッ
トマルチ８２３がパルスを出力し、ＯＲ回路８１６を介
してプリントスタート信号ＰＳＴを”　１　”にすると
同時（こ、ＯＲゲート８１６を介してＲ−８ＦＦ８ｉ７
をセットする。したがって、動作信号ＲＵＮを１″にし
て小節カウンタ８１８をイネーブルするので、押鍵開始
を待たずに直ちに演奏データ処理装置３４及びプリンタ
乙の動作が開始される。

この場合、押鍵を開始するまでは全休符がプリントされ
ることになる。

このように、イージープリント信号ＢＰが１″になって
いるか、スタート／ストップ・スイッチ２４がオンにな
っている状態から、簡易操作スイッチ２２を再度オンに
してイージープリント信号ＥＰを０″にするか、スター
ト／ストップ・スイッチ２４を再度押してオフにすると
、立下り微分回路８２４又は８２５が立下りパルスを発
生し、面入力端子にインバータを有するＯＲ回路８２６
の出力が短時間゛１″になって、Ｒ−５ＦＦ８１７をリ
セットして動作信号ＲＵＮを０″にすると共に、終了信
号ＳＴとして出力する。

この終了信号ＳＴがｌ″になる・と、ＯＲ回路８１９及
び遅延回路８２０を通して、基準パルスφ０の１周期分
だけ遅れてＲ−８ＦＦ８２１をセットし、書込み信号Ｊ
２を１″にする。

以下、第５図の各部の構成及び動作の説明を行う。

音高データ一時記憶手段５５は、セレクタ５５０、ラッ
チ回路５５１．音高用シフトレジスタ５５２からなるメ
イン部分の他に、縦線データ発生回路５５３及び終止線
データ発生回路５５４と、制御信号発生用のインバータ
５５５．ワンショットマルチ５５６．ＯＲ回路５５７．
及び遅延回路５５８を備えている。

音高用シフトレジスタ５５２は１小節分の音高データ（
ゼロの場合も）を記憶できる容量を持っており、例えば
、記憶すべき最小符長が１６分音符又は休符であるとす
れば、１６ビツトのシフト容量を持つ。

縦線データ発生回路５５３は各小節の終りに入れる縦線
のデータを発生し、終止線データ発生回路５５４は曲の
終りに入れる細線と太線からなる終止線のデータを発生
する。

符長データ発生手段６０は、イベント検出回路６０、Ｑ
、ＯＲ回路Ｅｉ０１，４人力のＯＲ回路６０２゜符長カ
ウンタ６０３．ＡＮＤ回路６０４．遅延回路６０５．比
較器６０６．ラッチ回路６０８からなる。

符長データ一時記憶手段６５は、音高用シフトレジスタ
５５２と同じシフト容量を持つ符長用シフトレジスタ６
５０と、そのシフトパルスを出力する遅延回路６５１か
らなる。

符長補正手段７０は、符長風シフトレジスタ６５０と同
じシフト容量の補正用シフトレジスタ７６を備えており
、それに補正した符長データを一時記憶するが、その詳
細は第８図によって後述する。

音高・符長データ記憶手段８０は、データ記憶用のＲＡ
Ｍ　（ランダム・アクセス・メモリ）８００及び、その
入力データ切換用のゲート回路８０１゜８０２とＯＲ回
路８０３、アドレスデータ入力用の書込み用アドレスカ
ウンタ８０４．読出し用アドレスカウンタ８０５．及び
セレクタ８０６と、書込み制御用のゲート回路８０７と
ＡＮＤゲート８０８によって構成されている。

８３は、ゲート回路８０７を制御するゲート信号を出力
するＯＲ回路、８４は音高用シフトレジスタ５５２から
の出力データに縦線データがあった時に信号Ｊ３を出力
する縦線検出回路である。

８５は、音高用シフトレジスタ５５２及び補正用シフト
レジスタ７６のデータ読出し時のシフトパルスを、出力
データの有無によって切換えるためのシフトパルス切換
回路であり、音高用シフトレジスタ５５２からの出力デ
ータの各ビットのノアをとるＮＯＲ回路８５０．補正用
シフトレジスタ７６からの出力データの各ビットのノア
をとるＮＯＲ回路８５１、このＮＯＲ回路８５０，８５
１の出力と書込み信号Ｊ２とのアンドをとるＡＮＤ回路
８５２、このＡＮＤ回路８５２の出力と書込み信号Ｊ２
の有無により、音高用シフトレジスタ５５２のシフトパ
ルスをクロックパルスφ０かφ１かに切換えるＡ　Ｎ”
　Ｄ回路８５３，８５４及びＯＲ回路８５５、同じく補
正用シフトレジスタ７６のシフトパルスをクロックパル
スφ０かφｌかに切換えるＡＮＤ回路８５６，８５７及
びＯＲ回路８５８からなる。

イベント検出回路６０Ｄは、第６図（イ）に示すような
キーデータＫＤの変化によって、押鍵時と離鍵時に同図
（ロ）に示すようにイベントパルスｅを発生する回路で
あり、例えば立上り・立下り微分回路、立下り微分パル
スを反転するインバータ立上り微分パルスとのオアをと
るＯＲ回路（波形整形を含む）等によって構成される。

このイベント検出回路６００からイベントパルスｅが発
生すると、ＯＲ回路６０１，６０２を通って符長カウン
タ６０３をリセットする。　同時に、ＯＲ回路６０１を
通ったイベントパルスは音高データ一時記憶手段５５に
も入力し、インバータ５５５によって第６図（ハ）に示
すように反転され、この反転パルスｆの立上りでワンシ
ョットマルチ５５６をトリガし、第６図（ニ）に示すよ
うに若干遅延したパルスｇをセレクタ５５０のセレクト
端子ＳＡに入力する。

それによって、セレクタ５５０はＡ端子に入力している
その時の音高データをセレクトしてラッチ回路５５１へ
入力する。　ラッチ回路５５１は、セレクタ５５０の各
セレクト端子ＳＡ、ＳＢ、ＳＣへの入力パルスのオアを
とるオア回路５５７の出力パルスによって、セレクタ５
５０から出力されるデータをラッチする。

ＯＲ回路５５７の出力パルスは遅延回路５５８によって
基準パルスφ０の半周回分だけ遅延されて、ＯＲ回路８
５５を通って音高用シフトレジスタ５５２のクロック端
子に入力する。　それによって、ラッチ回路５５１にラ
ッチされたデータが音高用シフトレジスタ５５２に一時
記憶される。

したがって、押鍵直後にはキーデータＫＤに音高データ
があるので、それをラッチして、音高用シフトレジスタ
５５２に一時記憶させる。　離鍵直後には音高データが
ないので、ゼロのデータをラッチして音高用シフトレジ
スタ５５２に一時記憶させる。　この音高データがゼロ
の時は休符を示すデータとなる。

一方、符長カウンタ６０！１は、イベントパルスｅの発
生によりリセットされた後、制御回路８１からの動作信
号ＲＵＮが１″になっていれば、ＡＮＤ回路６０４を通
してクロック端子に入力する符長カウント用パルスｎＴ
ｃＬ　（記憶すべき最小符長、例えば１６分音符又は休
符に相当する周期又はそれより若干短かい周期のパルス
）をカウントする。

この符長カウンタ６０！１のカウントデータＮは、比較
器６０６の六入力になると共に、遅延回路６０５によっ
て符長カウント用パルスｎＴｃＬの１周期分だけ遅延さ
れてラッチ回路６０８に入力し、同時に比較器６０６の
Ｂ入力となる。

したがって、符長カウンタ６０３のカウントデータＮは
、第６図（ホ）に示すように、イベントパルスｅの発生
する間隔すなわち押鍵時間又は離鍵時間に応じて大きく
なり、イベントパルスｅによってリセットされて「０」
になる。遅延回路６０５による遅延データＮ′は、第６
図（へ）に示すようにカウントデータＮを１カウントだ
け遅らせたデータとなる。

したがって、符長カウンタ６０！１が新らたにパルスｎ
ＴＣＬのカウントを始めてから次のイベントパルスｅが
発生する直前まではＮ＜Ｎ’であるから、比較器６０６
のＡ入力とＢ入力の関係はＡ＞Ｂであり、その出力は０
“になっているから、ラッチ回路６０８は入力データＮ
′をラッチしない。

次のイベントパルスｅが発生して符長カウンタ６０６が
リセットされると、カウントデータＮは「０」になり、
遅延回路６０５による遅延データＮ′は、リセットされ
る直前のカウントデータＮと等しくなるので、その間だ
け比較器６０６のＡ入力とＢ入力の関係はＡ＜Ｂになり
、比較器６０６の出力が１″になる。

それによって−、ラッチ回路６０Ｂがその時の遅延デー
タＮ′をラッチして、符長データとして符長用シフトレ
ジスタ６５０へ出力する。

比較器６０日の出力が１″になると、遅延回路６５１に
よって基準パルスφ０の半周回分だけ遅延されて符長用
シフトレジスタ６５０のクロック端子に入力し、符長用
シフトレジスタ６５０にラッチ回路６０Ｂにラッチされ
た符長データを一時記憶させる。

なお、押鍵中のカウントデータによる符長データは音符
の長さを示し、離鍵中のカウントデータによる符長デー
タは休符の長さを示す。

例えば、符長データが「１」の時は１６分音符又は休符
、「２」の時は８分音符又は休符、「４」の時は４分音
符又は休符、「８」の時は２分音符又は休符、そして［
１６ｊの時は全音符又は休符を表わすことになる。

このようにすると、１６分音符又は休符以下の短かい押
鍵又は離鍵時間は無視することになるが、符長カウント
用パルスｎＴｃＬの周期を最小符長より充分短かくして
、ラッチ回路６０８でラッチした符長データを、記憶す
べき最小符長単位になるように端数を整理して修正する
ようにすれば。

より正確な符長データを得ることができる。

このようにして、押鍵及び離鍵ごとに、音高データと符
長データを対応させて夫々音高用シフトレジスタ５５２
と符長用シフトレジスタ６５Ｏに順次一時記憶させ、前
に記憶したデータを図で右方ヘシフトさせていく。

そして、第７図の小節カウンタ８１８が１小節分のテン
ポクロックＴＣＬをカウントして、制御回路８１からカ
ウントオーバ信号Ｊ１が出力されると、ＯＲ回路６０１
及び６０２を介して符長カウンタ６０３をリセットする
と同時に、セレクタ５５０のセレクト端子ＳＢを１″に
し、縦線データ発生回路５５：５からの縦線データをセ
レクトしてラッチ回路５５１にラッチし、音高用シフト
レジスタ５５２に記憶させる。

したがって、１小節の終りになっても押鍵状態又は離鍵
状態が続いていると、その音符又は休符は小節を示す縦
線の前後に分割される。　なおこの場合、音符が分割さ
れたときにはタイを付加するようにしてもよい。

イージープリント信号ＥＰが１″から０″になるか、あ
るいはスタート／ストップ・スイッチ２４がオンからオ
フになると、前述したように制御回路８１から終了信号
ＳＴが出力される。

それによって、ＯＲ回路６０２を介して符長カウンタ６
０′５がリセットされると共に、セレクタ５５０のセレ
クト端子ＳＣを１″にして、終止線データ発生回路５５
４からの終了線データをセレクトしてラッチ回路５５１
にラッチさせ、それを音高用シフトレジスタ５５２に記
憶させる。

ところで、制御回路８１から小節カウンタ８１８のカウ
ントオーバ信号Ｊ１が出力された時、および前述の終了
信号ＳＴが発生した時は、若干遅れて書込み信号Ｊ２が
１″になる。

それによって、音高用レジスタ５５２に一時記憶された
データ（音高データのほかに、音高データがないことに
よる休符データ、縦線データ、終止線データを含む）、
及び符長用シフトレジスタ６５０に一時記憶され、符長
補正手段７８によって補正それて補正用シフトレジスタ
７６にストアされた符長データを順次読出して音高・符
長データ記憶手段８０のＲＡＭ８００に書込むデータ転
送動作が極めて短時間でなされる。

この時、音高用シフトレジスタ５５２及び補正用シフト
レジスタ７６は、１小節の最大打数（この例では１６個
）のデータを記憶できる容量を持っているので、全部デ
ータが入っていることは殆んどなく、図で右方のシフト
ビットは空いている。

また、補正用シフトレジスタ７６は補正により符長デー
タがなくなっている部分もある。

このような空白の部分の読出し速度を速めて、全データ
の転送時間を短縮するために、シフトパルス切換回路８
５が設けられている。

すなわち、音高用シフトレジスタ５５２と補正用シフト
レジスタ７６のそれぞれ図で右端から出力されるデータ
がいずれも「０」の間は、ＮＯＲ回路８５０及び８５１
の出力がいずれもＩ“になり、この時書込み信号Ｊ２が
１″になっていれば、ＡＮＤ回路８５２の出力も１″に
なる。

このＡＮＤ回路８５２の出力は、ＡＮＤ回路８５３と８
５６にはそのまま、ＡＮＤ回路８５４と８５７には反転
して入力されるので、ＡＮＤ回路８５′５と８５６が周
波数の高い基準パルスφ。

を通すので、この基準パルスφ０がＯＲ回路８５５を通
って音高用シフトレジスタ５５２のクロック端子に、Ｏ
Ｒ回路８５８を通って補正用シフトレジスタ７６のクロ
ック端子にそれぞれシフトパルスとして入力するので、
各シフトレジスタ５５２及び７６のデータは高速で右方
ヘシフトされる。

そして、音高用シフトレジスタ５５２又は補正用シフト
レジスタ７６の少くとも一方からデータが出力されると
、、ＮＯＲ回路８５０，８５１の少くとも一方の出力が
０″になるので、ＡＮＤ回路８５２の出力が０”になる
。

それによって、ＡＮＤ回路８５３，８５６は基準パルス
φ０を通さなくなり、ＡＮＤ回路８５４゜８５７が基準
パルスφ０より周波数の低いクロックパルスφ１を通し
、ＯＲ回路８５５，８５８を介してそれぞれシフトレジ
スタ５５２及び７６のクロック端子ＧＫにシフトパルス
として入力させる。

したがって、音高用シフトレジスタ５５２及び補正用シ
フトレジスタ７６の記憶データがそれぞれ通常の読出し
速度で右方ヘシフトされて順次読出される。

なお、符長補正により、補正用シフトレジスタ７６に休
符用の符長データがなくなっている部分も、対応する音
高データも休符に対しては「０」であるから、早送りさ
れてつめられる。

次に、音高・符長データ記憶手段８０においては、書込
み信号Ｊ２が１゛′になっているので、ＲＡＭ８００が
書込み状態になり、セレクタ８０６は書込み用アドレス
カウンタ８０４からのアドレスデータをセレクトしてＲ
ＡＭ９Ｑ［］の書込みアドレスを指定する。

ゲート回路８０１と８０２は、クロックパルスφ２とそ
れを反転したクロックパルス１２により交互に開くので
、音高用シフトレジスタ５５２と補正用シフトレジスタ
７６からの対応する出力データが交互にＯＲ回路８０３
に出力され、ＲＡＭ８００に順次書込まれる。

但し、メロディメモリ信号Ｍｍが０″の時、及び前述の
ＲＡＭ回路８５２の出力が１″になっている早送り中は
、ＯＲ回路８！Ｉの出力が゛１″になっているので、制
御端子にインバータを有するゲート回路８０７が閉じて
、グロックパルスφ１を書込み用アドレスカウンタ８０
４に入力させないようにして、ＲＡＭ８００の書込みア
ドレスを変えず、データのない無駄な書込みを行わない
ようにしている。

すなわち、メロディメモリ信号Ｍｍがｏ″の時は音高・
符長データ記憶手段が新らたなデータを記憶できない状
態になっている。

縦線検出回路８４が縦線データを検出すると、信号Ｊ３
を１″にするので、制御回路のＲ−８ＦＦＢ２１　　（
第７図）がリセットされ、書込み信号Ｊ２が０″になる
ので、音高用シフトレジスタ５５２及び補正用シフトレ
ジスタ７６からのデータの読出しを終了すると共に、Ｒ
ＡＭ８００は読出し状態になり、セレクタ８０６は読出
し用アドレスカウンタ８０５からのアドレスデータをセ
レクトし、後述するプリンタ回路からの読出しパルスＧ
Ｋが入力するごとにアドレスを更新されて、記憶してい
る音高データ、符長データ等が順次読この時には、次の
小節の音高データ等及び符長データの一時記憶動作が始
まっている。

次に、符長補正手段７０の具体例を第８図によって説明
する。

第４図の判別器７１に相当する部分は、音高゛用シフト
レジスタ５５２の各シフト位置にストアされているデー
タのそれぞれ全ビットのオアをとる多数（この例では１
６個）のＯＲ回路７１０と、音高用シフトレジスタ５５
２にストアされている連続する２つのシフト位置のデー
タのうち前のデータＤＦ　（図では右側のシフト位置）
の全ビットのオアをとるＯＲ回路７１０の出力を第１の
入力とし、後のデータＤＲの全ビットのオアをとるＯＲ
回路７１０の出力を反転して第２の入力とし、さらに、
第４図の比較器７３に相当する１５個の比較器７３０の
うち、前記後のデータＤＲに対応する符長用シフトレジ
スタ６５０のシフト位置の符長データＬＲを比較する比
較器７３０の出力を第３の入力とする１５個の３人力Ａ
ＮＤ回路とによって構成されている。

各比較器７３０は、符長用シフトレジスタ６５０の一番
前（図では右端）のシフト位置を除く各シフト位置にス
トアされている符長データをそれぞれＢ入力として、最
小符長設定器７２によって設定される８分符長相当のデ
ータＬｍの六入力と比較し、Ａ＞Ｂの時、すなわち符長
データが８分符長に満たない時に出力を１″にする。

各ＯＲ回路７１０は、入力データに音高データがある時
は少なくともいずれかのビットに１″があるので出力を
１″にし、音高データがない時（休符データの時）には
全ピッド０″であるから出力をｏ″にする。

したがって、各ＡＮＤ回路７１１は、音高用シフトレジ
スタ５５２にストアされている連続する２つのシフト位
置のデータのうち、前のデータに音高データがあって、
後のデータに音高データがなく、しかもその後のデータ
に対応する符長データが８分符長に満たない（１６分符
長）時にのみ出力を１″にする。　この各ＡＮＤ回路７
１１の出力は、それぞれセレクタ７５０の六入力となる
。

このセレクタ７５０（よ、１５個のＡ入力端子とＢ入力
端子の組と、その各組に対応する出力端子と、セレクト
端子ＳＡとを備え、各Ｂ入力端子には０″が入力されて
いる。　セレクト端子ＳＡにはイージープリント信号Ｅ
Ｐが入力しており、この信号ＥＰが１″の時は六入力で
ある各ＡＮＤ回路７１１の出力をセレクトして出力し、
信号ＥＰが０″の時はＢ入力である０″をセレクトして
出力する。

第４図の加算器７４に相当する１５個の加算器７４０は
、それぞれ符長用シフトレジスタ６５０の連続する２つ
のシフト位置にストアされている符長データを加算して
出力する。

第４図の選別器７５に相当する部分は、前述のセレクタ
７５０と、その各出力によってセレクト制御される１６
個のセレクタ７５１とによって構成されている。

そして、１６個の各セレクタ７５１の各セレクト出力は
、補正用シフトレジスタ７６の各シフト位置にそれぞれ
ストアされ、図で左端のシフト位置に出力データをスト
アするセレクタ７５１だけは符長用シフトレジスタ６５
０の右端のシフト位置のデータのみを入力するが、他の
セレクタ７５１は、それぞれ符長用シフトレジスタ６５
０の対応するシフト位置の符長データをＢ入力とし、そ
れに続く次の符長データを加算する加算器７４０の出力
をＡ入力としている。

そして、セレクタ７５０の各出力信号が、それぞれ対応
する図で右側の（前の符長データ用の）セレクタ７５１
のセレクト端子ＳＡに入力すると共に、インバータＩＮ
を通して反転して、図で左側の（後の符長データ用の）
セレクタ７５１のイネーブル端子ＥＮに入力している。

したがって、セレクタ７５０の出力が１″になっている
ビットに対応する前の符長データ用セレクタ７５１は加
算器７４０からの符長データをセレクトして出力し、後
の符長データ用セレクタ７５１はイネーブルされないの
でデータを出力しない。

セレクタ７５０の出力が０“になっているビットに対応
する前の符長データ用セレクタ７５１は符長用シフトレ
ジスタ６５０からの符長データをそのまま出力し、後の
符長データ用セレクタ７５１はイネーブルされて、セレ
クト端子ＳＡの入力が０″か１″′かにより、符長用シ
フトレジスタ６５０からの符長データ又は加算器７４０
の出力データをセレクトして出力する。

このような符長補正動作は、音高用シフトレジスタ５５
２及び符長用シフトレジスタ６５０のデータがシフトさ
れる毎に行われているが、各セレクタ７５１の出力デー
タの補正用シフトレジスタ７６への取込みは、縦線検出
器７７によって音高用シフトレジスタ５５２に縦線デー
タが入ったことが検出された時になされる。

最後に、プリンタ乙の制御装置について第９図によって
説明する。

このプリンタ制御装置は、データ識別回路９０と、先頭
小節用ＲＯＭ（リードオンリメモリ）９１゜調記号用Ｒ
ＯＭ９２．音符用ＲＯＭ９３．休符用ＲＯＭ９４、五線
小節線用ＲＯＭ９５．ｍｌ−ド（ｃｈｏｒｄ）記号用Ｒ
ＯＭ９Ｇ、終止線用ＲＯＭ９７と、それらの各ＲＯＭか
ら読出されるデータのオアをとるＯＲ回路９８と、印字
用のペンの位置を紙送り方向と直交する方向に制御する
ペン位置制御部Ｓ９と、紙送り位置を制御する紙送り制
御部１００、及びＯＲ回路１０１〜１０５によって構成
されている。

この装置は、先ずプリントスタート信号ＰＳＴが先頭小
節用ＲＯＭ９１に入力すると、このＲＯＭ９１に格納さ
れている先頭の小節の五線と小節線及び音部記号（ト音
記号、へ音記号等）と、拍等）とをプリント入るための
データを読出して、ＯＲ回路９８を介してプリンタ乙の
ペン位置制御部９日及び紙送り制御部１００へ送り、楽
譜プリント用の紙であるプリント紙（以下単に１紙」と
いう）とペンとをそれぞれ、直交する方向に位置制御し
て、最初の小節の五線、小節線、音部記号及び拍子記号
をプリントする。

その間、ペン位置制御部９日及び（又は）紙送り制御部
１００がペン又は紙の１ピツチ移動制御を行うごとにＯ
Ｒ回路１０１の出力が１″になって、先頭小節用ＲＯＭ
９１からのデータ装出しが行われる。

そして、先頭小節用ＲＯＭ９１からのデータ読出しが終
了すると、そのエンド信号ＥＮＤにより、次に調記号用
ＲＯＭ９２から調記号をプリントするためのデータを読
出す。　この調記号用ＲＯＭ９２は、プリント可能な全
ての調の調記号データを格納しているが、第２図にも示
したフラット入力用スイッチ２５又はシャープ入力用ス
イッチ２６がオンされた回数に応じた数のフラット（ト
）又はシャープ（＃）による調記号データを出力し、ス
イッチ２５．２６が一度もオンされない場合にはデータ
を出力せず、ハ調とする。

この調記号用ＲＯＭ９２からのデータの読出しが終了す
ると、第５図のＲＡＭ　８００に最初の１小節のデータ
が転送されるのを待ち、縦線検出回路８４からの信号Ｊ
３が”ｉ″になった時にエンド信号ＥＮＤを出す。

そのエンド信号によって、ＯＲ回路１０２〜１０４を介
してＯＲ回路１０５の出力が１″になり、読出しパルス
ＧＫとして第５図の音高・符長データ記憶手段８０にお
ける読出し用アドレスカウンタ８０５．及び第３図のコ
ードデータ記憶回路３６の読出し用アドレスカウンタ（
図示せず）に入〃する・ それによって、第５図のＲＡＭ８００から音高・符長等
のデータが、第６図のコードデータ記憶回路５６からコ
ードデータが読出されてデータ識別回路９０に入力する
と共に、音高・符長等のデータは音符用ＲＯＭ９３と休
符用ＲＯＭ９４にアドレスデータとして入力し、コード
データはコード記号用ＲＯＭ９Ｇにアドレスデータとし
て入力する。

そして、データ識別回路ＥＩＯは入力データに音高デー
タがあれば信号■を、音高データと符長データがあれば
信号■を、符長データのみであれば信号■を、縦線デー
タであれば信号■を、５小節目になると信号■を、コー
ドデータがあれば信号ｆを、終止線データがあれば信号
■をそれぞれ出力して、各ＲＯＭ９！１〜９７のデータ
読出しを制御し、音符（臨時記号を含む）、休符、コー
ド記号２次の小節のための五線と小節線、終止線等の格
納データをそれぞれ読出して、ＯＲ回路９８を５介して
ペン位置制御部Ｓ９と紙送り制御部１００へ送る。

それによって、各データに基づくプリントがなそれて楽
譜が形成されていく。

なお、五線１段を４小節としたので、５小節目には信号
■を禁止して信号■を出し、再び先頭小節用ＲＯＭ９ｉ
及び調記号用ＲＯＭ９２からのデータ読出しを行って、
五線、小節線のほかに、音部記号７拍子記号、調記号等
のプリントを行わせる。

データ識別回路９０で音高データを識別して信号■を出
した時、及び各ＲＯＭ９２〜９６のデータ読出しが終了
してエンド信号ＥＮＤが発生するごとに、ＯＲ回路１０
５から読出しパルスＧＫが出力され、次々と新たなデー
タが読出されて入力する。

このようにして、第２図のプリンタ３から演奏データに
応じた楽譜がプリントアウトされる。

なお、上述の実施例における第８図に示した符長補正手
段をはじめ、演奏データ処理装置の各部の機能を、マイ
クロコンピュータを用いてプログラム処理によって達成
することもできる。

以上説明したように、この発明による鍵盤電子楽器は、
簡易スイッチをワンタッチ操作するだけで演奏時のメロ
ディデータ及びコードデータを記憶し得るようになるた
め、極めて操作が良く、伴奏付き演奏データを楽譜にし
て表示又はプリントアウトしたり、自動演奏により自分
の演奏を再現したりするのに便利である。

特に楽譜をプリントアウトする場合には、上述の実施例
のように、簡易操作スイッチのワンタッチ操作によって
プリンタもスタンバイ状態になるようにすれば一層操作
性が上向する。

【図面の簡単な説明】

第１図（イ）（ロ）は、この発明の実施例によって表示
又はプリントされる楽譜例を示す図、第２図は、この発
明の一実施例としての卓上型プリンタ付鍵盤電子楽器の
外観を示す平面図、第３図は、同じくその回路構成の概
要を示すブロック回路図 第４図は、第３図における演奏データ処理装置の基本構
成を示すブロック図、 第５図は、同じくその具体的実施例を示すブロック回路
図、 第６図は、第５図の回路の動作説明に供する信号波形図
。 第７図は、第５図における制御回路の構成例を示すブロ
ック回路図、 第８図は、第５図における符長補正手段の構成例を示す
ブロック図、 第Ｓ図は、第３図におけるプリシタの制御装置の構成図
を示すブロック回路図である。 １・・・鍵盤　　２・・・スピーカ　　３・・・プリン
タ２２・・・簡易操作スイッチ ２３・・・スタンバイ・スイッチ ２４・・・スタート／ストップ・スイッチ３０・・・ス
イッチ信号処理回路 ３４・・・演奏データ処理装置 ３５・・・自動伴奏装置 ３６・・・コードデータ記憶回路 ５５・・・音高データ一時記憶手段 ６０・・・符長データ発生手段 ６５・・・符畏データ一時記憶手段 ７０・・・符長補正手段 ８′０・・・音高・符長データ記憶手

Claims (1)

1. 【特許請求の範囲】 １　オートベースコード機能を持つ自動伴奏回路を備え
   た鍵盤電子楽器において、 鍵盤からのキーデータに基づく音高データと符長データ
   を順次記憶する音高・符長データ記憶手段と、 この音高・符長データ記憶手段を記憶可能状態にするた
   めのメロディメモリ・スイッチと、前記自動伴奏回路か
   ら発生されるコード名を示すコードデータを順次記憶す
   るコードデータ記憶手段と、 このコードデータ記憶手段を記憶可能状態にするための
   オートベースコードメモリ・スイッチと、簡易操作スイ
   ッチと、この簡易操作スイッチが操作された時に、前記
   メロディメモリ・スイッチ及びオートベースコードメモ
   リ・スイッチの状態に係わりなく前記音高・符長データ
   記憶手段及びコードデータ記憶手段を記憶可能状態にす
   る信号を発生すると共に、前記自動伴奏回路に予め定め
   た特定の自動伴奏機能を指定する信号を発生するスイッ
   チ信号処理回路と、 を設けたことを特徴とする鍵盤電子楽器。