JPS58212210A - 連続可変遅延線 - Google Patents
連続可変遅延線Info
- Publication number
- JPS58212210A JPS58212210A JP9401582A JP9401582A JPS58212210A JP S58212210 A JPS58212210 A JP S58212210A JP 9401582 A JP9401582 A JP 9401582A JP 9401582 A JP9401582 A JP 9401582A JP S58212210 A JPS58212210 A JP S58212210A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- delay line
- coils
- variable delay
- magnetic core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
- H03H7/32—Time-delay networks with lumped inductance and capacitance
- H03H7/325—Adjustable networks
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、連続可変遅延線に関し、特に、信号遅延時間
を制御信号に応じて連続的に変化させ得るようにしたも
のである。
を制御信号に応じて連続的に変化させ得るようにしたも
のである。
従来、信号遅延時間固定の遅延線として第１図ｔｄ中Ｖ
コＬｍ Ｃｍ によって表わされ、また、その遮断周波数７’ｅは、に
よって表わされる。かかる定に型フィルタにおいて、遮
断周波数ｆａに比して十分に低い周波数ｆｃ’／＜／”
）を有する信号を供給したときに、ｅ そのフィルタの特性インピーダンスＺｏはつぎのように
表わされる。
コＬｍ Ｃｍ によって表わされ、また、その遮断周波数７’ｅは、に
よって表わされる。かかる定に型フィルタにおいて、遮
断周波数ｆａに比して十分に低い周波数ｆｃ’／＜／”
）を有する信号を供給したときに、ｅ そのフィルタの特性インピーダンスＺｏはつぎのように
表わされる。
なお、第１図示の構成における抵抗Ｒｏは上述の特性イ
ンピーダンスｚｏ Ｋはぼ等しく選定する。
ンピーダンスｚｏ Ｋはぼ等しく選定する。
一方、従来、電気信号により連続的に遅延時間を変化さ
せ得るようにした連続可変遅延線として、、１ は、第−図囚に示すように、第１′図示の定に型フィル
タにおけるコンデンサＣｍの代わ〕に、可変容量ダイオ
ードＣＴ、すなわち、いわゆるバリキャップを接続した
ものを使用していた。かかる構成において、バリキャッ
プｃＴに印加する逆電圧ＶＲを第１図（Ｂ）に示すよう
な特性に従って変化させることにより、定に型フィルタ
の信号遅延時間を連続的に変化させることができる。
せ得るようにした連続可変遅延線として、、１ は、第−図囚に示すように、第１′図示の定に型フィル
タにおけるコンデンサＣｍの代わ〕に、可変容量ダイオ
ードＣＴ、すなわち、いわゆるバリキャップを接続した
ものを使用していた。かかる構成において、バリキャッ
プｃＴに印加する逆電圧ＶＲを第１図（Ｂ）に示すよう
な特性に従って変化させることにより、定に型フィルタ
の信号遅延時間を連続的に変化させることができる。
しかしながら、かかる構成による従来の連続可変遅延線
においては、制御電圧信号の基準をＯＶに設定すると、
バリキャップ働に印加する制御電圧を負電圧とする必要
があ如、使用電圧源の種類が増加するなどの欠点があっ
た。
においては、制御電圧信号の基準をＯＶに設定すると、
バリキャップ働に印加する制御電圧を負電圧とする必要
があ如、使用電圧源の種類が増加するなどの欠点があっ
た。
また、バリキャップＣ，の端子間容量は、一般に、小さ
く、ｊ０ｐＦ以下に過ぎない。したがって、上述した構
成による従来の連続可変遅延線にて信号遅延時間を大き
く設定するには、第一図（４）に示したフィルタ回路を
複数個直列に接続し、もしくは、インダクタンスＬａを
大きくするようにしていた。しかしながら・−複゛数回
路直列接続によると、１１ 信号遅延時間が直列接続フィルタ回路の各信号遅延時間
の和にしかならず、実用上の制限があシ、また、インダ
クタンスＬ１を大きくするにはコイルの巻回数を増大さ
せる必要があシ、コイルが大型となるのみならず、巻線
の浮遊容量罠より実際に得られる信号遅延時間には限度
が生ずる、という欠点があった。
く、ｊ０ｐＦ以下に過ぎない。したがって、上述した構
成による従来の連続可変遅延線にて信号遅延時間を大き
く設定するには、第一図（４）に示したフィルタ回路を
複数個直列に接続し、もしくは、インダクタンスＬａを
大きくするようにしていた。しかしながら・−複゛数回
路直列接続によると、１１ 信号遅延時間が直列接続フィルタ回路の各信号遅延時間
の和にしかならず、実用上の制限があシ、また、インダ
クタンスＬ１を大きくするにはコイルの巻回数を増大さ
せる必要があシ、コイルが大型となるのみならず、巻線
の浮遊容量罠より実際に得られる信号遅延時間には限度
が生ずる、という欠点があった。
したがって、従来、連続可変遅延線の信号遅延時間を大
きくする場合には、第３図に示すように、第１図示の定
に型フィルタ回路と第一図Ｍの構成による可変遅延線と
を直列に組合わせ接続し、定に型フィルタ回路によシ所
要信号遅延時間の大部分を占める固定遅延時間を設定し
、残余の遅延時間をバリキャラ１Ｃ丁によ多変化させる
ようにしていた。しかしながら、かかる構成においては
、遅延時間自体は大きく設定し得るも、そのうちの可変
部分の割合いが小さくならざるを得ないという欠点があ
った。
きくする場合には、第３図に示すように、第１図示の定
に型フィルタ回路と第一図Ｍの構成による可変遅延線と
を直列に組合わせ接続し、定に型フィルタ回路によシ所
要信号遅延時間の大部分を占める固定遅延時間を設定し
、残余の遅延時間をバリキャラ１Ｃ丁によ多変化させる
ようにしていた。しかしながら、かかる構成においては
、遅延時間自体は大きく設定し得るも、そのうちの可変
部分の割合いが小さくならざるを得ないという欠点があ
った。
本発明の目的は、上述した従来の欠点をいずれも除去し
、得られる信号遅延時間全体のみならず、その可変部分
の割合いも大きくし、しかも、同一極性の電圧源のみに
よシ駆動し得るようにした小型にして構成の簡単な連続
可変遅延線を提供する（ｊ） ことにある。
、得られる信号遅延時間全体のみならず、その可変部分
の割合いも大きくし、しかも、同一極性の電圧源のみに
よシ駆動し得るようにした小型にして構成の簡単な連続
可変遅延線を提供する（ｊ） ことにある。
以下に図面を参照して本発明の詳細な説明する。
まず、本発明連続可変遅延線の動作原理を第１図（Ａ）
〜（Ｄ）について説明する。すなわち、同図（Ａ）には
、断面積Ｓ１長さｌの無端環状磁性体コアＭにコイル／
およびコを、それぞれＮ１およびＮ２回巻回した無端ソ
レノイドを示す。いま、コアＭの透磁率をμ畠とすると
、コイル／および−のインダクタンスＬ１およびＬ２は
、それぞれつぎの式（１）および（２）にて表わ５され
る。
〜（Ｄ）について説明する。すなわち、同図（Ａ）には
、断面積Ｓ１長さｌの無端環状磁性体コアＭにコイル／
およびコを、それぞれＮ１およびＮ２回巻回した無端ソ
レノイドを示す。いま、コアＭの透磁率をμ畠とすると
、コイル／および−のインダクタンスＬ１およびＬ２は
、それぞれつぎの式（１）および（２）にて表わ５され
る。
しかして、上式におけるコアＭの透磁率μ鋤は第７図（
Ｂ） 、 （Ｃ）に示すように、印加磁界の強さ出はっ
て変化する。したがって、上式（１）によるコイル／の
インダクタンスＬ１は、第参図（Ｄ）に示すように印加
磁界の強さに応じて変化する。すなわち、第ダ図因に示
した構成の磁気回路においては、コ（６） イル７のインダクタンスＬ１をコアＭ内の磁界の強さに
よって変化させることができる。しかも、コアＭ内の磁
界の強さは、コイル２に供給する直流電流の大きさによ
って制御することができる。
Ｂ） 、 （Ｃ）に示すように、印加磁界の強さ出はっ
て変化する。したがって、上式（１）によるコイル／の
インダクタンスＬ１は、第参図（Ｄ）に示すように印加
磁界の強さに応じて変化する。すなわち、第ダ図因に示
した構成の磁気回路においては、コ（６） イル７のインダクタンスＬ１をコアＭ内の磁界の強さに
よって変化させることができる。しかも、コアＭ内の磁
界の強さは、コイル２に供給する直流電流の大きさによ
って制御することができる。
すなわち、第ｑ図（Ａ）に示した磁気回路におけるコイ
ル／のインダクタンスＬｌは、コイル２に供給する直流
電流の大きさによって制御することができる。
ル／のインダクタンスＬｌは、コイル２に供給する直流
電流の大きさによって制御することができる。
本発明連続可変遅延線は、上述した動作原理に基づいて
構成したものであり、その構成例を第５図に示す。図示
の構成において、Ｍｌ、Ｍ２は磁性コアであり、Ｌ’（
ｊｌ＊ Ｉ、ｎ１１は磁性コアＭ／にそれぞれ巻回した
コイルであ如、Ｌ’ｅ２＋ Ｌｒｙｔｌは磁性コアＭコ
にそれぞれ巻回したコイルであシュ。コイル１４ｎ１と
Ｌｍ！およびコイルＬｅｌとＬａ２は、それぞれ、互い
に直列に接続され、コイルＩＪｒｎｔ、Ｌｍｇの接続点
に一端を接続したコンデンサＣａの他端を接地しである
。また、コイルＬｍｚの一一には抵抗Ｒｍを介して接地
しである。なお、コイルＬ１！Ｉｓ Ｌｅｇは、それぞ
れＮｅ１回、Ｎａ、回巻回しであるものとする。
構成したものであり、その構成例を第５図に示す。図示
の構成において、Ｍｌ、Ｍ２は磁性コアであり、Ｌ’（
ｊｌ＊ Ｉ、ｎ１１は磁性コアＭ／にそれぞれ巻回した
コイルであ如、Ｌ’ｅ２＋ Ｌｒｙｔｌは磁性コアＭコ
にそれぞれ巻回したコイルであシュ。コイル１４ｎ１と
Ｌｍ！およびコイルＬｅｌとＬａ２は、それぞれ、互い
に直列に接続され、コイルＩＪｒｎｔ、Ｌｍｇの接続点
に一端を接続したコンデンサＣａの他端を接地しである
。また、コイルＬｍｚの一一には抵抗Ｒｍを介して接地
しである。なお、コイルＬ１！Ｉｓ Ｌｅｇは、それぞ
れＮｅ１回、Ｎａ、回巻回しであるものとする。
一方、コイルＬｃ２の他端を電源＋ｖａ。に接続すると
ともに、コイルＬａ、の他端をＮＰＮ型トランジスタＴ
ｒのコレクタに接続してあり、そのトランジスタＴｒの
エミッタは抵抗Ｒ１を介して接地してあり、さらに、ト
ランジスタＴｒのベースには演算増幅器飾の出力端を接
続し、その演算増幅器飾の負側入力端をトランジスタＴ
ｒのエミッタに接続しである。
ともに、コイルＬａ、の他端をＮＰＮ型トランジスタＴ
ｒのコレクタに接続してあり、そのトランジスタＴｒの
エミッタは抵抗Ｒ１を介して接地してあり、さらに、ト
ランジスタＴｒのベースには演算増幅器飾の出力端を接
続し、その演算増幅器飾の負側入力端をトランジスタＴ
ｒのエミッタに接続しである。
いま、コイルＬａｌとＬａ２およびコイルＬｍｌとＬｍ
２のインダクタンスがそれぞれ等しく、ＬＣＩ ” Ｌ
ＣＩＩミＬｅ ｓ ”ｍｌ ＝ Ｌｍ２ミＬｍとすると
ともに、コイルＬｃｌとＩ’ｃｇとの巻回数ＮＯＩとＮ
６！とも等しく、 Ｎｃｌ ” ＮａｇミＮｃ とすると、入力信号Ｓｉｎが所要の遅延時間の後に出力
信号５ｏｕｔとして、歩出されるとしたとき、その遅延
時間ｔｄは、 ｔｄ ＊ ％／ ＪＬｍＣａ となる。ここに、インダクタンスＬｍは、前述したよう
に、コイルＬａｌ、 Ｌａ８に供給する電流Ｉｍによシ
、したがって、磁性コアＭ／、Ｍ２内の磁界の強さＮｃ
−Ｉｎにより、第亭図（Ｄｌに示したように変化する。
２のインダクタンスがそれぞれ等しく、ＬＣＩ ” Ｌ
ＣＩＩミＬｅ ｓ ”ｍｌ ＝ Ｌｍ２ミＬｍとすると
ともに、コイルＬｃｌとＩ’ｃｇとの巻回数ＮＯＩとＮ
６！とも等しく、 Ｎｃｌ ” ＮａｇミＮｃ とすると、入力信号Ｓｉｎが所要の遅延時間の後に出力
信号５ｏｕｔとして、歩出されるとしたとき、その遅延
時間ｔｄは、 ｔｄ ＊ ％／ ＪＬｍＣａ となる。ここに、インダクタンスＬｍは、前述したよう
に、コイルＬａｌ、 Ｌａ８に供給する電流Ｉｍによシ
、したがって、磁性コアＭ／、Ｍ２内の磁界の強さＮｃ
−Ｉｎにより、第亭図（Ｄｌに示したように変化する。
すなわち、演算増幅器蝕、トランジスタＴｒおよび抵抗
Ｒ，により構成される定電流回路に印加する制御入力電
圧ｖ１１に対して、上述の電流Ｉｍが、 ■鼠 Ｒ罵 となるので、制御入力電圧■凰を変えることにより、遅
延時間を連続的に変化させることができる。
Ｒ，により構成される定電流回路に印加する制御入力電
圧ｖ１１に対して、上述の電流Ｉｍが、 ■鼠 Ｒ罵 となるので、制御入力電圧■凰を変えることにより、遅
延時間を連続的に変化させることができる。
なお、磁性コアＭ／、Ｍλ内の磁界の強さＮｏ・１ｍ。
すなわち、コイルの巻回数と供給電流値とは、第９図（
Ｄ）に示した特性曲線から適当に設定することができる
。
Ｄ）に示した特性曲線から適当に設定することができる
。
上述した構成による本発明遅延線によれば、コンデンサ
Ｃａの容量を大きく選定し、例えば、バリキャップの容
量ｋＯｐＦ程度に比して格段に大きい０．／μＦ程度に
選定することができるので、従来の連続可変遅延線に比
して１０００倍以上に大きい（９） 可変容量の変化幅を得ることができる。したがって、同
一遅延時間を得るために、バリキャップを用いた従来の
連続可変遅延線に比して、本発明遅延線によれば、イン
ダクタンスＬｍの値を格段に小さくすることができ、そ
の結果、インダクタンスＬｍを得るための磁性コアを十
分に小型に形成することができ、コイル巻回数の増大に
よる浮遊容量増大の問題を容量に回避することができる
。
Ｃａの容量を大きく選定し、例えば、バリキャップの容
量ｋＯｐＦ程度に比して格段に大きい０．／μＦ程度に
選定することができるので、従来の連続可変遅延線に比
して１０００倍以上に大きい（９） 可変容量の変化幅を得ることができる。したがって、同
一遅延時間を得るために、バリキャップを用いた従来の
連続可変遅延線に比して、本発明遅延線によれば、イン
ダクタンスＬｍの値を格段に小さくすることができ、そ
の結果、インダクタンスＬｍを得るための磁性コアを十
分に小型に形成することができ、コイル巻回数の増大に
よる浮遊容量増大の問題を容量に回避することができる
。
さらに、容易に実現し得る大きい信号遅延時間のほぼ全
域に亘る広範囲の遅延時間可変を実現するＭｌ、Ｍｌに
ギャップｇｍｌ、 ｇｎ１２をそれぞれ設けた本発明遅
延線の他の構成例を第４図に示す。図示のことによυ、
磁性コアＭ／、Ｍコの透磁率を変化させ、また、調整す
ることができるので、コイルＬａｓ、 、［、ｃ２に供
給する直流電流値とコイルＬｒｎ １ 。
域に亘る広範囲の遅延時間可変を実現するＭｌ、Ｍｌに
ギャップｇｍｌ、 ｇｎ１２をそれぞれ設けた本発明遅
延線の他の構成例を第４図に示す。図示のことによυ、
磁性コアＭ／、Ｍコの透磁率を変化させ、また、調整す
ることができるので、コイルＬａｓ、 、［、ｃ２に供
給する直流電流値とコイルＬｒｎ １ 。
Ｌｍ２のインダクタンスとの関係を調整することが（１
０） できる。また、磁性コアＭ／、Ｍコの断面積を変えるこ
とによっても同様の調整を行なうことができる。なお、
第３図および第１図に示した各構成例においては、磁性
コアをＭ／、Ｍ、２の一個としたが、必ずしも一個使用
する必要はなく、単一の磁性コアにコイルＬｍｌ、 Ｌ
ｍ２およびＬｃｌ、 Ｌａｇのすべてを巻回する鞄もで
きる。
０） できる。また、磁性コアＭ／、Ｍコの断面積を変えるこ
とによっても同様の調整を行なうことができる。なお、
第３図および第１図に示した各構成例においては、磁性
コアをＭ／、Ｍ、２の一個としたが、必ずしも一個使用
する必要はなく、単一の磁性コアにコイルＬｍｌ、 Ｌ
ｍ２およびＬｃｌ、 Ｌａｇのすべてを巻回する鞄もで
きる。
以上の説明から明らかなように、本発明によれば、連続
可変遅延線を構成するコンデンサの容量を任意に選定し
、しか奄、所望の大きい容量値を選定することができる
ので、大きい可変遅延時間を容易に実現することができ
る。また、インダクタンスも可及的に大きく選定するこ
とができるので、使用コイルに生ずる浮遊容量の問題を
解決することができる。さらに、信号と同極性の電圧源
を使用し得るという利点も併わせて得られる。
可変遅延線を構成するコンデンサの容量を任意に選定し
、しか奄、所望の大きい容量値を選定することができる
ので、大きい可変遅延時間を容易に実現することができ
る。また、インダクタンスも可及的に大きく選定するこ
とができるので、使用コイルに生ずる浮遊容量の問題を
解決することができる。さらに、信号と同極性の電圧源
を使用し得るという利点も併わせて得られる。
第１図は従来の固定遅延線の構成を示す回路図、第コ口
内および（Ｂ）は従来の連続可変遅延線の構成および特
性を示す回路図および特性曲線図、第３図は同じくその
他の構成を示す回路図、第７図（Ａ）および（Ｂ） 、
（Ｃ） 、 （Ｄ）は本発明連続可変遅延線の原理的
構成および特性をそれぞれ示す回路図および特性曲線図
、第５図は同じくその詳細構成の例を示す回路図、第４
図は同じくその詳細構成の他の例を示す回路図、第７図
は同じくその特性例を示す特性曲線図である。 Ｍ／ 、 Ｍ２・・・磁性コア、 ＬｒｎＩ 、 Ｌｍ２． Ｌｏｌ、 Ｌｏｇ 、 Ｌｍ
…コイル、Ｃａ ・・・コンデンサ、ＲＩ ｒ
Ｒ１・・・抵抗、Ｔｒ ・・・トランジスタ、 Ｊ
ａｎ・・−演算増幅器、。 ｌｌ、２・・・コイル。 第１図 第２図 （Ａ） （Ｂン 第３図 第４図
内および（Ｂ）は従来の連続可変遅延線の構成および特
性を示す回路図および特性曲線図、第３図は同じくその
他の構成を示す回路図、第７図（Ａ）および（Ｂ） 、
（Ｃ） 、 （Ｄ）は本発明連続可変遅延線の原理的
構成および特性をそれぞれ示す回路図および特性曲線図
、第５図は同じくその詳細構成の例を示す回路図、第４
図は同じくその詳細構成の他の例を示す回路図、第７図
は同じくその特性例を示す特性曲線図である。 Ｍ／ 、 Ｍ２・・・磁性コア、 ＬｒｎＩ 、 Ｌｍ２． Ｌｏｌ、 Ｌｏｇ 、 Ｌｍ
…コイル、Ｃａ ・・・コンデンサ、ＲＩ ｒ
Ｒ１・・・抵抗、Ｔｒ ・・・トランジスタ、 Ｊ
ａｎ・・−演算増幅器、。 ｌｌ、２・・・コイル。 第１図 第２図 （Ａ） （Ｂン 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １）磁心と、その磁心にそれぞれ巻回した第１および第
一のコイルとを有し、前記第１のコイルに供給する直流
電流の大きさを制御することにより前記第一のコイルの
インダクタンスを制御するようにしたことを特徴とする
連続可変遅延線。 ２、特許請求の範囲第１項記載の遅延線において、前記
第一のコイルとコンデンサとによシ低域通過フィルタ回
路を構成し、その低域通過フィルタ回路が呈する信号遅
延時間を、前記第１のコイルに供給する直流電流の大き
さを制御することＫよ多制御可能にしたことを特徴とす
る連続可変遅延線。 ６）特許請求の範囲第１項または第一項記載の遅延線に
おいて、前記第１のコイルに供給する直流電流を、電圧
信号を定電流信号に変換する定電流回路によ多制御する
ようにしたことを特徴とする連続可変遅延線。 ４）％許請求の範囲第１項乃至第３項のいずれかに記載
の遅延線において、前記磁心を無端円環状としたことを
特徴とする連続可変遅延線。 ５）特許請求の範囲第ダ項記載の遅延線において、無端
円環状の前記磁心の一部に間隙を設けたことを特徴とす
る連続可変遅延線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9401582A JPS58212210A (ja) | 1982-06-03 | 1982-06-03 | 連続可変遅延線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9401582A JPS58212210A (ja) | 1982-06-03 | 1982-06-03 | 連続可変遅延線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58212210A true JPS58212210A (ja) | 1983-12-09 |
Family
ID=14098665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9401582A Pending JPS58212210A (ja) | 1982-06-03 | 1982-06-03 | 連続可変遅延線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212210A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188329U (ja) * | 1984-11-16 | 1986-06-09 | ||
| US9660625B1 (en) | 2016-05-03 | 2017-05-23 | International Business Machines Corporation | Continuously tunable delay line |
-
1982
- 1982-06-03 JP JP9401582A patent/JPS58212210A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188329U (ja) * | 1984-11-16 | 1986-06-09 | ||
| US9660625B1 (en) | 2016-05-03 | 2017-05-23 | International Business Machines Corporation | Continuously tunable delay line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8401041A (nl) | Elektro-akoestische inrichting. | |
| JP2706501B2 (ja) | フィルタの構成と制御 | |
| JP2511876B2 (ja) | 高周波増幅器 | |
| US4315229A (en) | Bandstop filters | |
| JPH01109811A (ja) | ノイズフィルタ | |
| JPS5847312A (ja) | ４端子網回路装置 | |
| US20110148514A1 (en) | Frequency variable composite resonance circuit | |
| US5099155A (en) | Active element filter network | |
| US8354880B2 (en) | Op-R, a solid state filter | |
| JPS6150333U (ja) | ||
| JPS587472Y2 (ja) | 録音バイアス回路 | |
| JPS602665Y2 (ja) | 能動２端子インピーダンス回路 | |
| JPH01318310A (ja) | 整合回路 | |
| JPS5923126B2 (ja) | しや断周波数可変濾波器 | |
| JPS58141036A (ja) | アンテナ回路 | |
| JPH0423322U (ja) | ||
| KR940012770A (ko) | 가변 고주파 파워 분배기 | |
| KR0164564B1 (ko) | 신호 지연 회로 | |
| JPS6243361B2 (ja) | ||
| JPH0993290A (ja) | 交流・直流重畳回路 | |
| JPH073681Y2 (ja) | ヘリカルフィルタ | |
| JPS6236339Y2 (ja) | ||
| KR900001438Y1 (ko) | 그래픽 이퀄라이저(Graphic Equalizer) 장치 | |
| JPH0113456Y2 (ja) | ||
| JPH04334104A (ja) | 増幅器 |