JPS5821356A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5821356A JPS5821356A JP56119088A JP11908881A JPS5821356A JP S5821356 A JPS5821356 A JP S5821356A JP 56119088 A JP56119088 A JP 56119088A JP 11908881 A JP11908881 A JP 11908881A JP S5821356 A JPS5821356 A JP S5821356A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- fixing ring
- semiconductor element
- inside wall
- electrode plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/138—Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に圧接型半導体装置における半
導体素子の固定構造に関するものである。
導体素子の固定構造に関するものである。
圧接型半導体装置は円筒状セラミックシールとその両端
の開孔部に設けた1対の電極からなる気密容器内に電極
間に挾まれるように半導体素子を設は両電極側から半導
体素子に加圧することにより電気的および熱的伝導性を
高めたものである。
の開孔部に設けた1対の電極からなる気密容器内に電極
間に挾まれるように半導体素子を設は両電極側から半導
体素子に加圧することにより電気的および熱的伝導性を
高めたものである。
半導体素子は両電極と圧接されるだけで固着されていな
いので、半導体素子と両電極は正規位置に保持固定する
必要がある。
いので、半導体素子と両電極は正規位置に保持固定する
必要がある。
第1図は従来の固定リングを用いた圧接型半導体装置を
示している。
示している。
1は気密容器で、円筒状セラミックシール2、銅製の上
下両電極3,4、シール2と両電極3゜4を可撓的にか
つ気密的に一合するファー二製のフランジ5〜8から構
成されている。9は半導体素子で、pnpnの4層構造
のシリコン板10゜シリコン板10に固着されたタング
ステン製のアノード電極板11とアルミニウム製のカソ
ード電極膜12、ゲー) IJ−ド13から構成されて
いる。
下両電極3,4、シール2と両電極3゜4を可撓的にか
つ気密的に一合するファー二製のフランジ5〜8から構
成されている。9は半導体素子で、pnpnの4層構造
のシリコン板10゜シリコン板10に固着されたタング
ステン製のアノード電極板11とアルミニウム製のカソ
ード電極膜12、ゲー) IJ−ド13から構成されて
いる。
ゲートリード13はシール2に設けたゲートパイプ14
を介して気密に気密容器1から導出されている。上記電
極3とカソード電極膜12の間には熱圧着を防止するた
めのタングステン製の中間緩衝体15が介在されている
。下部電極4とアノード電極板11、カソード電極膜1
2と中間緩衝板15、上部電極3と中間緩衝板150間
は接着されておらず、上下両電極3,4側から挟圧力を
加えた時に7ランジ5,8が撓んで、各々の間で圧接す
る。それによってシリコン板10から上下両電極3,4
に至る熱的、電気的伝導性が確保される。
を介して気密に気密容器1から導出されている。上記電
極3とカソード電極膜12の間には熱圧着を防止するた
めのタングステン製の中間緩衝体15が介在されている
。下部電極4とアノード電極板11、カソード電極膜1
2と中間緩衝板15、上部電極3と中間緩衝板150間
は接着されておらず、上下両電極3,4側から挟圧力を
加えた時に7ランジ5,8が撓んで、各々の間で圧接す
る。それによってシリコン板10から上下両電極3,4
に至る熱的、電気的伝導性が確保される。
加圧力が解除された状態では半導体素子9、中間緩衝板
15は自由に移動することができる。所外 定の位置に対向していない状態で加圧してしまうと、所
定の電気的及び熱的伝導性が得られないだけでなく、脆
いシリコン板10の一部に加圧力が集中してシリコン板
10が破損する問題がある。
15は自由に移動することができる。所外 定の位置に対向していない状態で加圧してしまうと、所
定の電気的及び熱的伝導性が得られないだけでなく、脆
いシリコン板10の一部に加圧力が集中してシリコン板
10が破損する問題がある。
また、ゲートリード13を持っているような場合には、
シリコン板10とゲートリード13の固着が解かれて、
制御信号を付加することが不可能になってしまう問題が
ある。
シリコン板10とゲートリード13の固着が解かれて、
制御信号を付加することが不可能になってしまう問題が
ある。
そこで、従来より固定リング16が用いられている。
中間緩衝板15の移動規制は図示していないが、中間緩
衝板15の上面に設けた突起と、この突起を受入れ得る
穴を上部電極3に設け、突起と穴を係合させて達成する
ことができる。
衝板15の上面に設けた突起と、この突起を受入れ得る
穴を上部電極3に設け、突起と穴を係合させて達成する
ことができる。
固定リング16はテフロン製で第2図(a)、 (b)
に示すように筒状部16aとフランジ部16bから構成
されている。筒状部16a1フランジ部16bの内壁1
5 aa、 l 6 baは相似形ヲシテオリ、円弧面
とこの円弧面に連らなる平面から構成されている。
に示すように筒状部16aとフランジ部16bから構成
されている。筒状部16a1フランジ部16bの内壁1
5 aa、 l 6 baは相似形ヲシテオリ、円弧面
とこの円弧面に連らなる平面から構成されている。
第1図に示されてい今様に、下部電極4、アノード電極
板11には欠損部が設けられ、この欠損部の外壁面は固
定リング16の内壁面とほぼ同じ形とされている。
板11には欠損部が設けられ、この欠損部の外壁面は固
定リング16の内壁面とほぼ同じ形とされている。
即ち、固定リング16全体で半導体素子9の水平方向移
動を規制し、また、内壁の平面において、半導体素子9
の回転方向移動を規制している。
動を規制し、また、内壁の平面において、半導体素子9
の回転方向移動を規制している。
ところが、固定り/グ16の内壁16aa。
15baは平面を持っているため、その分だけ、下部電
極4の水平方向での断面積が減少し、アノード電極板1
1との接触面積が低下し、電気的および熱的伝導性が低
下する。また、平面化作業を必要とし1加工精度が低下
して、その誤差分だけ、下部電極4とアノード電極板1
1の位置合せ精度が低下していた。
極4の水平方向での断面積が減少し、アノード電極板1
1との接触面積が低下し、電気的および熱的伝導性が低
下する。また、平面化作業を必要とし1加工精度が低下
して、その誤差分だけ、下部電極4とアノード電極板1
1の位置合せ精度が低下していた。
それゆえ、本発明の目的は電気的および熱的伝導性が高
く、かつ、位置合せ精度が高くて正規位置に半導体素子
を固定できる固定リングを備えた半導体装置を提供する
ことにある。
く、かつ、位置合せ精度が高くて正規位置に半導体素子
を固定できる固定リングを備えた半導体装置を提供する
ことにある。
上記目的を達成する本発明の特徴とするところは電極と
嵌合する固定リングフランジ部の内壁面、即ち、開孔を
真円の面とし、一方、電極の外周面も真円柱面とし、電
極と固定リングは面形状によシ係合させずに、他の手段
で固定し、アノード電極板、即ち、半導体素子と固定リ
ングの保合は固定リング筒状部内壁を円弧面とこの面に
連らなる任意形状面、例えば平面とすることにより達成
していることにある。
嵌合する固定リングフランジ部の内壁面、即ち、開孔を
真円の面とし、一方、電極の外周面も真円柱面とし、電
極と固定リングは面形状によシ係合させずに、他の手段
で固定し、アノード電極板、即ち、半導体素子と固定リ
ングの保合は固定リング筒状部内壁を円弧面とこの面に
連らなる任意形状面、例えば平面とすることにより達成
していることにある。
第3図は本発明の一実施例を示している。
第3図において、第1図に示すものと同一物、相当物に
は同一符号を付している。
は同一符号を付している。
第3図中、17は本発明において用いられる固定リング
である。第4図(a)、(b)に示すように、固定リン
グ17は筒状部17aとフランジ部17bから構成され
るが、フランジ部17bの内壁17haは第4図(a)
に示されるように真円面をしている。
である。第4図(a)、(b)に示すように、固定リン
グ17は筒状部17aとフランジ部17bから構成され
るが、フランジ部17bの内壁17haは第4図(a)
に示されるように真円面をしている。
これに合わせて、下部電極4は真円柱である。 1即
ち、断面は真円形である。円形は加工が容易で、加工精
度が高い。また、筒状部17aの内壁17aaは円弧面
とそれに連らなる平面から構成されている。即ち、この
面は、2第1図、第2図に示した従来例と同一形状であ
る。
ち、断面は真円形である。円形は加工が容易で、加工精
度が高い。また、筒状部17aの内壁17aaは円弧面
とそれに連らなる平面から構成されている。即ち、この
面は、2第1図、第2図に示した従来例と同一形状であ
る。
これは、半導体素子に加工を加えないことを前提としだ
ものであり、必要に応じて変化させることは自由である
。
ものであり、必要に応じて変化させることは自由である
。
固定リング17と下部電極4の固定は、両者の嵌合面が
真円面であるので、ビス止めや溶接、ろう付など機械的
な許容できる各種の固着手段が用いられる。固定リング
17を金属で作る場合は、固着が確実に行なわれること
の他に、電気的、熱的通路にもなる。
真円面であるので、ビス止めや溶接、ろう付など機械的
な許容できる各種の固着手段が用いられる。固定リング
17を金属で作る場合は、固着が確実に行なわれること
の他に、電気的、熱的通路にもなる。
固定リング17とアノード電極板11の固定は従来と同
一であるので説明は省略する。
一であるので説明は省略する。
加工精度による位置合せ精度の低下は、固定リング17
とアノード電極板11の間でのみ生ずる。
とアノード電極板11の間でのみ生ずる。
従って、この個所での位置合せ精度が向上する内壁形状
であれば、下部電極4とアノード電極板11の位置合せ
精度はかなり向上する。第1図に示す従来例に比較すれ
ば、フランジ部17bの内壁17baが真円形になっ□
ているので、この分だけは少なくとも位置合せ精度は向
上している。
であれば、下部電極4とアノード電極板11の位置合せ
精度はかなり向上する。第1図に示す従来例に比較すれ
ば、フランジ部17bの内壁17baが真円形になっ□
ているので、この分だけは少なくとも位置合せ精度は向
上している。
下部電極4の断面は真円形になっており、欠損部はない
ので、その分だけ、アノード電極板11との接触面積は
増加し、両者間の電気的、熱的伝導性は向上する。
ので、その分だけ、アノード電極板11との接触面積は
増加し、両者間の電気的、熱的伝導性は向上する。
以上、実施例に基づいて本発明を説明したが、本発明は
上記実施例に限定されるものではなく、下記の形態にお
いて適用可能である。
上記実施例に限定されるものではなく、下記の形態にお
いて適用可能である。
(1)半導体素子はpnpn4層構造だけでなく、I)
12層のダイオード、pnpあるいはnpnの3層構造
のトランジスタ、pnpnp あるいはnpnpnの
5層構造のトライアック、pnpn4層とnl)2層が
複合化された逆導通サイリスタなど各種のものに適用で
きる。
12層のダイオード、pnpあるいはnpnの3層構造
のトランジスタ、pnpnp あるいはnpnpnの
5層構造のトライアック、pnpn4層とnl)2層が
複合化された逆導通サイリスタなど各種のものに適用で
きる。
(2)固定リングは金属製のものだけでなく、有機ある
いは無機の絶縁物製のものでもよい。
いは無機の絶縁物製のものでもよい。
(3)気密容器は図示の平型のものだけでなく、スタッ
ド型のものでもよい。
ド型のものでもよい。
(4)固定リングは上部電極と半導体素子の間に介在さ
れていてもよい。
れていてもよい。
(5)半導体素子はアノード電極板を持たず、シリコン
板にアノード電極膜が設けられただけのものでもよい。
板にアノード電極膜が設けられただけのものでもよい。
(6) 固定リングの任意形状面は凹凸面や曲率の異
なる円弧面であってもよい。
なる円弧面であってもよい。
第1図は従来の平型圧接構造の半導体装置を示す縦断面
図、第2図は第1図に示す半導体装置において使用され
ている固定リングを示しており、(a)は平面図、(b
)は(a)のI−I切断線に沿った縦断面図、第3図は
本発明の一実施例になる平型圧接構造の半導体装置を示
す縦断面図、第4図は第3図に示す半導体装置において
使用されている固定リングを示しており、(a)は平面
図、(b)は(a)のII −■切断線に沿った縦断面
図である。 1・・・気密容器、2・・・セラミックシール、3,4
・・・電極、5〜8・・・フランジ、9・・・半導体素
子、10・・・シリコン板、11・・・アノード電極板
、12・・・カソード電極膜、13・・・ゲートリード
、14・・・ゲートパイプ、15・・・中間緩衝板、1
6.17・・・固定リング、16a、17a・・・筒状
部、16b、17b・−・7 ラ7ジ部、16aa、1
6ba、17aa、17baC10)
図、第2図は第1図に示す半導体装置において使用され
ている固定リングを示しており、(a)は平面図、(b
)は(a)のI−I切断線に沿った縦断面図、第3図は
本発明の一実施例になる平型圧接構造の半導体装置を示
す縦断面図、第4図は第3図に示す半導体装置において
使用されている固定リングを示しており、(a)は平面
図、(b)は(a)のII −■切断線に沿った縦断面
図である。 1・・・気密容器、2・・・セラミックシール、3,4
・・・電極、5〜8・・・フランジ、9・・・半導体素
子、10・・・シリコン板、11・・・アノード電極板
、12・・・カソード電極膜、13・・・ゲートリード
、14・・・ゲートパイプ、15・・・中間緩衝板、1
6.17・・・固定リング、16a、17a・・・筒状
部、16b、17b・−・7 ラ7ジ部、16aa、1
6ba、17aa、17baC10)
Claims (1)
- 【特許請求の範囲】 1、円筒状セラミックシールをその両端の開孔部に設け
た1対の電極からなる気密容器内に両電極間に挾まれる
ように半導体素子を設は両電極”1iftから半導体素
子に対し加圧すると共に両電極の一方と半導体素子をそ
れらの周囲から包囲する固定リングにより気密容器内で
の半導体素子の移動を規制している半導体装置において
、固定リングは筒状部とフランジ部からなり、筒状部は
円弧面と円弧面に連らなる任意形状面からなる内壁を有
しており、この内壁が半導体素子の外周に接し、フラン
ジ部の真円形の開孔の内壁が断面が真円形な一方の電極
の外周に接していることを特徴とする半導体装置。 2、固定リングは金属製で一方の電極と固着されている
ことを特徴とする特許請求の範囲第1項記載の半導体装
置。 3、筒状部の任意形状面はフランジ部の開孔内壁に接す
る平面であることを特徴とする特許請求の範囲第1項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119088A JPS5821356A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119088A JPS5821356A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5821356A true JPS5821356A (ja) | 1983-02-08 |
Family
ID=14752589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56119088A Pending JPS5821356A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821356A (ja) |
-
1981
- 1981-07-31 JP JP56119088A patent/JPS5821356A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3457472A (en) | Semiconductor devices adapted for pressure mounting | |
| US3328650A (en) | Compression bonded semiconductor device | |
| US3599057A (en) | Semiconductor device with a resilient lead construction | |
| US3476986A (en) | Pressure contact semiconductor devices | |
| JPS5821356A (ja) | 半導体装置 | |
| JPS60150670A (ja) | 半導体装置 | |
| US3090116A (en) | Method of cold bonding metallic parts | |
| JPH0487354A (ja) | 半導体装置 | |
| JPS6012287Y2 (ja) | 半導体装置 | |
| US3536966A (en) | Semiconductor device having an electrode with a laterally extending channel formed therein | |
| JPS6127901B2 (ja) | ||
| US3553538A (en) | Pressure contact semiconductor device | |
| JPH0219974Y2 (ja) | ||
| JPH0211788Y2 (ja) | ||
| JPS5951741B2 (ja) | 樹脂封止形半導体装置 | |
| JPS63147339A (ja) | 半導体装置 | |
| JPS6116687Y2 (ja) | ||
| JPS6362378A (ja) | 圧接型半導体装置 | |
| JPH04288858A (ja) | 圧接型半導体装置 | |
| JPS6146982B2 (ja) | ||
| JPH07130776A (ja) | 圧接型半導体装置 | |
| JPS6213821B2 (ja) | ||
| JPS60246656A (ja) | 半導体装置用パツケ−ジ | |
| JPS62219545A (ja) | 半導体装置 | |
| JPS61114560A (ja) | 半導体装置 |