JPS58214927A - デバイスクロスコ−ル装置 - Google Patents
デバイスクロスコ−ル装置Info
- Publication number
- JPS58214927A JPS58214927A JP9765982A JP9765982A JPS58214927A JP S58214927 A JPS58214927 A JP S58214927A JP 9765982 A JP9765982 A JP 9765982A JP 9765982 A JP9765982 A JP 9765982A JP S58214927 A JPS58214927 A JP S58214927A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- call
- cross call
- signal
- device cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明はデバイスクロスコール装置に関する。
従来技術
第１図に示すデバイスクロスフールの構成において、１
．２、ｎは系１、系２、系ｎのコントローラ、３はデバ
イスクロスコール、Ｂ１、Ｂ２、Ｂｎはレジスタである
。糸１で専有されていたデバイスクロスコール３に対し
系２から起動をかけられた場合、使用中を系２に対し報
告し、デバイスの動作完によってビジー・ツー＠ ７
！Ｊ−（Ｂｕｓｙ ｔｏ Ｆｒｅｅ）割込を系２にかけ
る・。
．２、ｎは系１、系２、系ｎのコントローラ、３はデバ
イスクロスコール、Ｂ１、Ｂ２、Ｂｎはレジスタである
。糸１で専有されていたデバイスクロスコール３に対し
系２から起動をかけられた場合、使用中を系２に対し報
告し、デバイスの動作完によってビジー・ツー＠ ７
！Ｊ−（Ｂｕｓｙ ｔｏ Ｆｒｅｅ）割込を系２にかけ
る・。
以前に使用中を報告したか否かはデバイスクロスコール
側で記憶しデバイス動作完によって使用中を報告した系
２に対してＢｕｓｙ ｔｏ Ｆｒｅｅ 信号により糸１
での専有状態が解除されたことを伝達していた。デバイ
スクロスコール側で使用中を報告したか否かを記憶Ｔる
のは、ハードウェアが複雑となる。
側で記憶しデバイス動作完によって使用中を報告した系
２に対してＢｕｓｙ ｔｏ Ｆｒｅｅ 信号により糸１
での専有状態が解除されたことを伝達していた。デバイ
スクロスコール側で使用中を報告したか否かを記憶Ｔる
のは、ハードウェアが複雑となる。
発明の目的
本発明の目的は八−ドウエアを簡素化したシステムを提
供Ｔることにある。
供Ｔることにある。
本発明はデバイスクロスコールのＢｕｓｙ ｔ。
Ｆｒｅｅ 割込を制御するためマイクロプログラム制
御のコントローラ側で、使用中を報告されたかどうかを
記憶しておき、コントローラ側がデバイスクロスコール
の他系からの解放によつてＢｕｓｙ ｔｏ Ｆｒｅｅ
割込の制御を行なうようにするためのデバイスコール
装置に特徴を有する。
御のコントローラ側で、使用中を報告されたかどうかを
記憶しておき、コントローラ側がデバイスクロスコール
の他系からの解放によつてＢｕｓｙ ｔｏ Ｆｒｅｅ
割込の制御を行なうようにするためのデバイスコール
装置に特徴を有する。
発明の実施例
第２図に本発明の一実施例であるデバイスクロスコール
制御方式の構成を示す。デバイス４はデバイスクロスコ
ール３を介してマイクロプログラム制御のコントローラ
１．２の２台に接続されている。第Ｓ図により本発明の
動作について以下に説明する。
制御方式の構成を示す。デバイス４はデバイスクロスコ
ール３を介してマイクロプログラム制御のコントローラ
１．２の２台に接続されている。第Ｓ図により本発明の
動作について以下に説明する。
まずデバイネコ−Ａ１５がいずれの系にも専有されてい
ない場合、コントローラ１に専有されていることを記憶
しているフリップフロップ１３及びコントローラ２に専
有されていることな記憶しているフリラグフロッグ１４
共にリセットされており、デバイス制御信号の出力１０
がＡＮＤゲー）２１．２０１介しコントローラ１．２に
伝達される。本制御信号１０はデバイスが動作中でない
時は高（′Ｈ／）レベルであり、デバイスクロスコー；
がいずれの系にも専有されていなし）場合、コントロー
ラ１．２への制御信号の出力２２−１１は′Ｈルベルと
なる。
ない場合、コントローラ１に専有されていることを記憶
しているフリップフロップ１３及びコントローラ２に専
有されていることな記憶しているフリラグフロッグ１４
共にリセットされており、デバイス制御信号の出力１０
がＡＮＤゲー）２１．２０１介しコントローラ１．２に
伝達される。本制御信号１０はデバイスが動作中でない
時は高（′Ｈ／）レベルであり、デバイスクロスコー；
がいずれの系にも専有されていなし）場合、コントロー
ラ１．２への制御信号の出力２２−１１は′Ｈルベルと
なる。
次にコントローラ１からデバイスを専有する要求が来た
場合について説明する。コントローラ１はデバイスを専
有するためにデバイスクロスコール３に対しリザーブ信
号５を出力する。
場合について説明する。コントローラ１はデバイスを専
有するためにデバイスクロスコール３に対しリザーブ信
号５を出力する。
デバイスクロスコール３はコントローラ２で専有されて
いない条件７でコントローラ１に対してリザーブド信号
６を応答すると共に、７リツブフロツブ１５ナセツトし
てコントローラ１に専有されたことを記憶しておく。ま
たデバイスクロスフール３はフリップフロラフ１３０セ
ツトによりＡＮＤゲート２０を閉じ、コントローラ２に
対するデバイス制御信号の出力１１Ｑ’Ｌ“レベルにす
る。
いない条件７でコントローラ１に対してリザーブド信号
６を応答すると共に、７リツブフロツブ１５ナセツトし
てコントローラ１に専有されたことを記憶しておく。ま
たデバイスクロスフール３はフリップフロラフ１３０セ
ツトによりＡＮＤゲート２０を閉じ、コントローラ２に
対するデバイス制御信号の出力１１Ｑ’Ｌ“レベルにす
る。
この状態でコントローラ２側からデバイスを専有しよう
とした場合について説明する。コントローラ２はデバイ
スな専有するためデバイスクロスコール３に対してリザ
ーブ信号８を出力−４る。デバイスクロスコール５はコ
ントローラ１に専有されているためＮＡＮＤゲート１７
からビジィ信号９を応答する。コントローラ２はビジィ
信号９を応答されるとプログラムに対してデバイス使用
中を報告する。デバイスの動作が終了し、コントローラ
１がデバイスを解放する時には、コントローラ１がデバ
イスコール３に対してリリース信号１２を出力する。デ
バイスクロスコール３はリリース信号１２により７リツ
プフロツ７”１５にリセットし、コントローラ２に対し
ては、デバイス制御信号の出力１１を′Ｈルベルにする
。コントローラ２のマイクロプログラムはデバイスクロ
スコール６からビジィ信号゛を応答された後は、デバイ
ス制御信号の出力１１を監視し本信号力いＨ″レベルな
った時デバイスがコントローラ１から解放されたとして
、Ｂｕｓｙｔｏ Ｆｒｅｅ の割込みをプログラムに
報告する。
とした場合について説明する。コントローラ２はデバイ
スな専有するためデバイスクロスコール３に対してリザ
ーブ信号８を出力−４る。デバイスクロスコール５はコ
ントローラ１に専有されているためＮＡＮＤゲート１７
からビジィ信号９を応答する。コントローラ２はビジィ
信号９を応答されるとプログラムに対してデバイス使用
中を報告する。デバイスの動作が終了し、コントローラ
１がデバイスを解放する時には、コントローラ１がデバ
イスコール３に対してリリース信号１２を出力する。デ
バイスクロスコール３はリリース信号１２により７リツ
プフロツ７”１５にリセットし、コントローラ２に対し
ては、デバイス制御信号の出力１１を′Ｈルベルにする
。コントローラ２のマイクロプログラムはデバイスクロ
スコール６からビジィ信号゛を応答された後は、デバイ
ス制御信号の出力１１を監視し本信号力いＨ″レベルな
った時デバイスがコントローラ１から解放されたとして
、Ｂｕｓｙｔｏ Ｆｒｅｅ の割込みをプログラムに
報告する。
以上の説明はまずコントローラ１でデバイスが専有され
た後でコントローラ２がデバイスな専有しようとした゛
場合についての説明であるが逆の場合も全く同様である
ので省略するが、１２がリリース信号、２３がビジィ信
号、２４がリザーブド信号である。
た後でコントローラ２がデバイスな専有しようとした゛
場合についての説明であるが逆の場合も全く同様である
ので省略するが、１２がリリース信号、２３がビジィ信
号、２４がリザーブド信号である。
発明の効果
本発明によりマイクロプログラム制御のコントローラと
ハードウェア制御のデバイスクロスコーＡ／ｆ有するシ
ステムにおいて、Ｂｕｓｙ ｔ。
ハードウェア制御のデバイスクロスコーＡ／ｆ有するシ
ステムにおいて、Ｂｕｓｙ ｔ。
Ｆｒｅｅ １１１１込の制御をコントローラのマイク
ロプログラムで行なうことができ、デバイスクロスコー
ル何で使用中応答を記憶しておくレジスタが不要となる
ためハードウェアが簡素化できる。
ロプログラムで行なうことができ、デバイスクロスコー
ル何で使用中応答を記憶しておくレジスタが不要となる
ためハードウェアが簡素化できる。
第１図は従来例な示す図、第２図は本発明の一％施例の
構成を示す図、第３図はデバイスクロスコールの具体的
回路を示す図である。 １および２・・・コントローラ、 ３・・・デバイスクロスコール装置、 ｔ・・・デバイス、 １！Ｉおよび１４・・・７リツプフロツプ。 什理人番理＋ 蒲 １）ｒｔへ勾曹 才 １ 図 才 ２ 図
構成を示す図、第３図はデバイスクロスコールの具体的
回路を示す図である。 １および２・・・コントローラ、 ３・・・デバイスクロスコール装置、 ｔ・・・デバイス、 １！Ｉおよび１４・・・７リツプフロツプ。 什理人番理＋ 蒲 １）ｒｔへ勾曹 才 １ 図 才 ２ 図
Claims (1)
- ２台以上のマイクロプログラム制御のコントローラから
１台のデバイスを制ａＴるためにコントローラとデバイ
スの間に付加されるデバイスクロスコール装置において
、コントローラ対応に設けられ、対応のコントローラが
デバイスを専用しているかを示す記憶手段と、各コント
ローラからの専用要求に対して他のコントローラに対応
する記憶手段の表示に応じてリザーブ信号あるいはビジ
ー信号を返す手段と、他のコントローラに対応する記憶
手段とデバイスの状態に基づく信号をコントローラに送
る手段とからなるデバイスクロスコール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9765982A JPS58214927A (ja) | 1982-06-09 | 1982-06-09 | デバイスクロスコ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9765982A JPS58214927A (ja) | 1982-06-09 | 1982-06-09 | デバイスクロスコ−ル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58214927A true JPS58214927A (ja) | 1983-12-14 |
Family
ID=14198188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9765982A Pending JPS58214927A (ja) | 1982-06-09 | 1982-06-09 | デバイスクロスコ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58214927A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149258A (ja) * | 1984-08-17 | 1986-03-11 | Fanuc Ltd | 外部記憶装置の入出力制御方式 |
-
1982
- 1982-06-09 JP JP9765982A patent/JPS58214927A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149258A (ja) * | 1984-08-17 | 1986-03-11 | Fanuc Ltd | 外部記憶装置の入出力制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218739A (en) | Data processing interrupt apparatus having selective suppression control | |
| JPS5847050B2 (ja) | 入出力割込みシステム | |
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| US4371926A (en) | Input/output information indication system | |
| US4259717A (en) | Information processor | |
| JPS6234355Y2 (ja) | ||
| JPS593775B2 (ja) | バス要求処理装置 | |
| JPS59114603A (ja) | シ−ケンスコントロ−ラの他コンピユ−タ装置との結合方式 | |
| JPS59189435A (ja) | デ−タ転送制御装置 | |
| JP2619385B2 (ja) | Ｄｍａコントローラ | |
| JPS6239792B2 (ja) | ||
| JPS615363A (ja) | 共有メモリの制御装置 | |
| JPS598845B2 (ja) | チヤンネル制御方式 | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| SU833076A2 (ru) | Блок-мультиплексный канал | |
| JPS5845050B2 (ja) | バス集中監視方式 | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JPS6388666A (ja) | バス調停制御装置 | |
| JPH02157957A (ja) | マイクロプロセッサ | |
| JP2567833B2 (ja) | 割込み検出方式 | |
| JP2778066B2 (ja) | キャプチャ機構を有するマイクロプロセッサ | |
| JPS62190953A (ja) | 通信制御装置における回線制御装置の管理回路 | |
| JPH04101263A (ja) | クロック装置 | |
| JPS60112162A (ja) | デユアルポ−トメモリ制御方式 | |
| JPS60230255A (ja) | マイクロプロセツサ |