JPS58218094A - 磁気バブルメモリ駆動回路 - Google Patents
磁気バブルメモリ駆動回路Info
- Publication number
- JPS58218094A JPS58218094A JP57099227A JP9922782A JPS58218094A JP S58218094 A JPS58218094 A JP S58218094A JP 57099227 A JP57099227 A JP 57099227A JP 9922782 A JP9922782 A JP 9922782A JP S58218094 A JPS58218094 A JP S58218094A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- magnetic bubble
- magnetic
- bubble memory
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0858—Generating, replicating or annihilating magnetic domains (also comprising different types of magnetic domains, e.g. "Hard Bubbles")
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は磁気バブルメモリ駆動回路、特に磁気バブルメ
モリ素子の磁気バブル発生回路（ジェネレータ）におい
て、余分な磁気バブルがある確率で発生するのを抑止し
た磁気バブルメモリ駆動集積回路に関するものである。
モリ素子の磁気バブル発生回路（ジェネレータ）におい
て、余分な磁気バブルがある確率で発生するのを抑止し
た磁気バブルメモリ駆動集積回路に関するものである。
一般に磁気バブルメモリ素子においては、磁気バブルの
発生、消去もしくは複製などの機能が必要である。そし
て、これらの動作は磁気バブルの″ 転送路上に設けら
れたヘアピン状のコンダクタパターンにパルス電流を流
し、局部磁界を作ることによって行なわれる。このため
に磁気バブルメモリ装置では、これらの電流を流すため
の駆動回路を有し、パルス電流を流している。これらの
駆動回路のうち、磁気バブルを発生させる磁気バブル発
生回路（ジェネレータ）の駆動回路においては、ジェネ
レータの磁気バブル書き込み特性の向上。
発生、消去もしくは複製などの機能が必要である。そし
て、これらの動作は磁気バブルの″ 転送路上に設けら
れたヘアピン状のコンダクタパターンにパルス電流を流
し、局部磁界を作ることによって行なわれる。このため
に磁気バブルメモリ装置では、これらの電流を流すため
の駆動回路を有し、パルス電流を流している。これらの
駆動回路のうち、磁気バブルを発生させる磁気バブル発
生回路（ジェネレータ）の駆動回路においては、ジェネ
レータの磁気バブル書き込み特性の向上。
省き込みエラーの低減および余分な磁気バブルの発生抑
止などを改善する手段として磁気バブル発生用パルス電
流の電流波形の立上少時間の時定数を早くしてその立下
り時間の時定数を遅くするという波形整形が必要とされ
ている。
止などを改善する手段として磁気バブル発生用パルス電
流の電流波形の立上少時間の時定数を早くしてその立下
り時間の時定数を遅くするという波形整形が必要とされ
ている。
第１図は発明者らによって提案されている磁気バブル発
生用ジェネレータの駆動集積回路の一例を示す要部回路
図である。同図において、１はトランジスタロム＊ Ｑ
ａ ｓ Ｑ ｏとダイオードＤ１とバイアス抵抗Ｒ１
，Ｒ２と電流制限抵抗Ｒ３とからなるＴＴＬ信号入力回
路、２は電流制限抵抗Ｒ４とダイオードＤ２とか・らな
りＴＴＬ信号入力回路１および後述する定電流源回路に
一定の基準電圧Ｖ、。ｆを供給する基準電圧回路、空は
磁気バブルを発生させるジェネレータに磁気バブル発生
用パルス電流１を流す出力トランジスタＱｌを有するエ
ミッタホロア形定電流源回路、ＲＬは磁気バブルを発生
させるジェネレータとしての負荷抵抗、ＲＩＩは負荷抵
抗ＲＬに流すパルスを流Ｉを設定す不物流値設定用抵玩
である。そ、して、これらの各回路、１，２．３を構成
する部品は図示しない例えばシリコン製のチップ上に集
積化して構成され、□・負荷抵抗ＲＬはチップ外の磁気
バブルメモリ素手、上に配置されている。
・・′：このように構成された磁気誓ニブ
ルメモリ駆動回路において、ＴＴＬ信号入カ回路□、１
およびエミッタオ。アヤえ、、、、工、い、、−パ：・
あｉｔｔｍ＊ｆＶｉ 、ｖ。
生用ジェネレータの駆動集積回路の一例を示す要部回路
図である。同図において、１はトランジスタロム＊ Ｑ
ａ ｓ Ｑ ｏとダイオードＤ１とバイアス抵抗Ｒ１
，Ｒ２と電流制限抵抗Ｒ３とからなるＴＴＬ信号入力回
路、２は電流制限抵抗Ｒ４とダイオードＤ２とか・らな
りＴＴＬ信号入力回路１および後述する定電流源回路に
一定の基準電圧Ｖ、。ｆを供給する基準電圧回路、空は
磁気バブルを発生させるジェネレータに磁気バブル発生
用パルス電流１を流す出力トランジスタＱｌを有するエ
ミッタホロア形定電流源回路、ＲＬは磁気バブルを発生
させるジェネレータとしての負荷抵抗、ＲＩＩは負荷抵
抗ＲＬに流すパルスを流Ｉを設定す不物流値設定用抵玩
である。そ、して、これらの各回路、１，２．３を構成
する部品は図示しない例えばシリコン製のチップ上に集
積化して構成され、□・負荷抵抗ＲＬはチップ外の磁気
バブルメモリ素手、上に配置されている。
・・′：このように構成された磁気誓ニブ
ルメモリ駆動回路において、ＴＴＬ信号入カ回路□、１
およびエミッタオ。アヤえ、、、、工、い、、−パ：・
あｉｔｔｍ＊ｆＶｉ 、ｖ。
・１ ”□・玉
および基準電圧■ｒｅｆが印加され、’ ＴＴＬ信号信
号入路回路１力端子１ａＫ第２図（ａ）に示す所定の入
力パルスｖｉｎか入力されると、エミッタホロア形定電
流源回路３の出力トランジスタＱ１のオフ時にはベース
電位が第２図（ｂ）に示すように急激に零電位とカシ、
第２図（ｅ）に示すようにパルス電流■の立下シ波形は
急峻となる欠点がめった。
号入路回路１力端子１ａＫ第２図（ａ）に示す所定の入
力パルスｖｉｎか入力されると、エミッタホロア形定電
流源回路３の出力トランジスタＱ１のオフ時にはベース
電位が第２図（ｂ）に示すように急激に零電位とカシ、
第２図（ｅ）に示すようにパルス電流■の立下シ波形は
急峻となる欠点がめった。
したがらて本発明は、ＴＴＬ信号入力回路とエミッタホ
ロア形定電流源回路との間に、パルス電流の立下り波形
のみをゆるやかに整形する時定数設定用回路を設けるこ
とによって、ジェネレータにおいて生ずる余分な磁気バ
ブルの発生を抑止した磁気バブルメモリ駆動回路を提供
することを目的としている。
ロア形定電流源回路との間に、パルス電流の立下り波形
のみをゆるやかに整形する時定数設定用回路を設けるこ
とによって、ジェネレータにおいて生ずる余分な磁気バ
ブルの発生を抑止した磁気バブルメモリ駆動回路を提供
することを目的としている。
以下図面を用いて本発明の実施例を絆細に蚊明する。
・パ 第３図は本発明によ゛する磁気バブルメモリ駆動回路に
係わる磁気バブル発生用ジェネレータの駆動集積回路の
一例を示す々部回路図であシ、第１図と同記号は同一要
素と９るのでその説明は省略す′□□□′１゜ る。第３図において、ＴＴＬ信号入力回路１とエミッタ
ホロア形定電流源回路３との間には、パルス電流Ｉの電
流波形の立下り時間のみにＴＴＬ信号入力回路１および
基準電圧回路２を電気的に切シ離すダイオードＤ３と、
このダイオードＤ３の負極とアース間に並列接続された
時定数設定用抵抗Ｒ７と、時定数設定用コンデンサＣＴ
とから構成される時定数設定回路４が接続されている。
・パ 第３図は本発明によ゛する磁気バブルメモリ駆動回路に
係わる磁気バブル発生用ジェネレータの駆動集積回路の
一例を示す々部回路図であシ、第１図と同記号は同一要
素と９るのでその説明は省略す′□□□′１゜ る。第３図において、ＴＴＬ信号入力回路１とエミッタ
ホロア形定電流源回路３との間には、パルス電流Ｉの電
流波形の立下り時間のみにＴＴＬ信号入力回路１および
基準電圧回路２を電気的に切シ離すダイオードＤ３と、
このダイオードＤ３の負極とアース間に並列接続された
時定数設定用抵抗Ｒ７と、時定数設定用コンデンサＣＴ
とから構成される時定数設定回路４が接続されている。
この場合、この時定数設定回路４も各回路１，２．．３
の構成、部品と同様にチップ上に集積化して構成されて
いる。
の構成、部品と同様にチップ上に集積化して構成されて
いる。
このように構成された磁気バブルメモリ駆動回路におい
て、磁気バブル発生用パルス電流は、ＴＴＬ信号入力回
路１の入力端子１ ａ Ｋ１１Ｅ ３図（ａ）に示す入
力パルスＶｉａに対応してエミッタホロア形定電流源回
路３の出力□トランジスタＱｌがオンすることにより、
基準電圧回路２にしたがう基準電圧Ｖ１、ｆがエミッタ
に印加され、このエミッタＶ（接続された電流値設定用
抵抗ＲＭとエミッタ電圧とで決定される電流は出力トラ
ンジスタＱｌか飽和しないＩ（ｆｌ Ｄコレクタに接続
された集積回路の外部にある負荷抵抗ＲＬに流れる。こ
の場合、ダイオードＤ３＋コンテンサＣ！および抵抗Ｒ
丁ｔらＡる時定数設定用回路４が出力トランジスタＱ１
のベースに接続されているので、出力トランジスタＱｓ
のベース電位はコンデンサＣＴに充電された電圧νに上
昇し、第４図６）に示すようにＶや・”（Ｃ，Ｒ，）に
したがう曲線を描き々がら零電位に戻り、したがって、
出力パルス電流Ｉの立下り波形は第４図（Ｃ）で示すよ
うにゆるやかな波形が得られるととＫなる。
て、磁気バブル発生用パルス電流は、ＴＴＬ信号入力回
路１の入力端子１ ａ Ｋ１１Ｅ ３図（ａ）に示す入
力パルスＶｉａに対応してエミッタホロア形定電流源回
路３の出力□トランジスタＱｌがオンすることにより、
基準電圧回路２にしたがう基準電圧Ｖ１、ｆがエミッタ
に印加され、このエミッタＶ（接続された電流値設定用
抵抗ＲＭとエミッタ電圧とで決定される電流は出力トラ
ンジスタＱｌか飽和しないＩ（ｆｌ Ｄコレクタに接続
された集積回路の外部にある負荷抵抗ＲＬに流れる。こ
の場合、ダイオードＤ３＋コンテンサＣ！および抵抗Ｒ
丁ｔらＡる時定数設定用回路４が出力トランジスタＱ１
のベースに接続されているので、出力トランジスタＱｓ
のベース電位はコンデンサＣＴに充電された電圧νに上
昇し、第４図６）に示すようにＶや・”（Ｃ，Ｒ，）に
したがう曲線を描き々がら零電位に戻り、したがって、
出力パルス電流Ｉの立下り波形は第４図（Ｃ）で示すよ
うにゆるやかな波形が得られるととＫなる。
以上説明したように本発明によれば、エミッタホロア形
定電流源回路の入力端に時定数設定回路を設けたことに
よって、磁気バブルを発生させるパルス電流の立下シ波
形のみをゆるやかな波形とすることができるので、余分
な磁気バブルの発生を確実に抑止することができる。ま
た、従来磁気バブルメモリ駆動集積回路に夕１付り部品
として取り付けていた時定数設定用コンデンサが不要と
なシ、との結果、接続用端子も不要と准るなど回路構成
のコスト面からの効果も同時に得られるなどの極めて優
れた効果を有する。
定電流源回路の入力端に時定数設定回路を設けたことに
よって、磁気バブルを発生させるパルス電流の立下シ波
形のみをゆるやかな波形とすることができるので、余分
な磁気バブルの発生を確実に抑止することができる。ま
た、従来磁気バブルメモリ駆動集積回路に夕１付り部品
として取り付けていた時定数設定用コンデンサが不要と
なシ、との結果、接続用端子も不要と准るなど回路構成
のコスト面からの効果も同時に得られるなどの極めて優
れた効果を有する。
第１図は発明者らにょシ提案されている磁気バブル発生
用ジェネレータの駆動集積回路の一例を示す狭部回路図
、第２図はその入力信号に対する出力電流の関係を示す
図、第３図は本発明による磁気バブルメモリ駆動回路に
係わる磁気バブル発生用ジェネレータの駆動集積回路の
一例を示す要部回路図、第４図はその入力信号に対する
出力電流の関係を示す図である。 １・・・・ＴＴＬ伯号信号回路、１ａ・・・・入力端子
、２・・・・基準電圧回路、３・・・・エミッタホロア
形定電流源回路、４・・・・時定数設定回路。 、τ・、れ
用ジェネレータの駆動集積回路の一例を示す狭部回路図
、第２図はその入力信号に対する出力電流の関係を示す
図、第３図は本発明による磁気バブルメモリ駆動回路に
係わる磁気バブル発生用ジェネレータの駆動集積回路の
一例を示す要部回路図、第４図はその入力信号に対する
出力電流の関係を示す図である。 １・・・・ＴＴＬ伯号信号回路、１ａ・・・・入力端子
、２・・・・基準電圧回路、３・・・・エミッタホロア
形定電流源回路、４・・・・時定数設定回路。 、τ・、れ
Claims (1)
- 【特許請求の範囲】 磁気バブルメモリ素子の磁気バブル発生回路に磁気バブ
ル発生用パルス電流を流すエミッタホロア形定電流源回
路を少なくとも具備してなる磁気バブルメモリ駆動集積
回路において、前記エミッタホロア形定電流源回路の入
力端にダイオード。 抵抗およびコンデンサからなる時定数設定回路を設け、
該時定数設定回路の時定数によシ前記パルス電流の立下
シ波形のみをゆるやかにしたことを特徴とする磁気パズ
ルメモリ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099227A JPS58218094A (ja) | 1982-06-11 | 1982-06-11 | 磁気バブルメモリ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099227A JPS58218094A (ja) | 1982-06-11 | 1982-06-11 | 磁気バブルメモリ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58218094A true JPS58218094A (ja) | 1983-12-19 |
| JPH0232710B2 JPH0232710B2 (ja) | 1990-07-23 |
Family
ID=14241777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57099227A Granted JPS58218094A (ja) | 1982-06-11 | 1982-06-11 | 磁気バブルメモリ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58218094A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671875A (en) * | 1979-11-14 | 1981-06-15 | Fujitsu Ltd | Drive system for magnetic bubble memory gate |
| JPS5782276A (en) * | 1980-11-11 | 1982-05-22 | Nec Corp | Driving circuit for magnetic bubble generator |
| JPS589280A (ja) * | 1981-07-08 | 1983-01-19 | Nec Corp | 磁気バブル発生器駆動回路 |
| JPS5897186A (ja) * | 1981-12-02 | 1983-06-09 | Hitachi Ltd | 磁気バブルメモリ駆動回路 |
-
1982
- 1982-06-11 JP JP57099227A patent/JPS58218094A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671875A (en) * | 1979-11-14 | 1981-06-15 | Fujitsu Ltd | Drive system for magnetic bubble memory gate |
| JPS5782276A (en) * | 1980-11-11 | 1982-05-22 | Nec Corp | Driving circuit for magnetic bubble generator |
| JPS589280A (ja) * | 1981-07-08 | 1983-01-19 | Nec Corp | 磁気バブル発生器駆動回路 |
| JPS5897186A (ja) * | 1981-12-02 | 1983-06-09 | Hitachi Ltd | 磁気バブルメモリ駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0232710B2 (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6229216A (ja) | シユミツト回路 | |
| JPS58218094A (ja) | 磁気バブルメモリ駆動回路 | |
| JP3322600B2 (ja) | 電流調整回路 | |
| JPS59115618A (ja) | バイポーラｌｓｉ | |
| JPH022710A (ja) | ノイズ低減回路 | |
| JPH0622325B2 (ja) | レベル変換回路 | |
| JPH036920A (ja) | 半導体集積回路 | |
| JPS5884318A (ja) | 定電圧回路 | |
| JPH03106220A (ja) | 信号レベル変換のための回路装置 | |
| JP2701312B2 (ja) | 定電流供給回路 | |
| SU593250A1 (ru) | Адресный формирователь дл интегрального посто нного запоминающего устройства | |
| JPS59219014A (ja) | 論理回路 | |
| JPS5938994A (ja) | 半導体メモリ駆動回路 | |
| JPS63117620A (ja) | 電流制限機能付き出力回路 | |
| JPH01179506A (ja) | ヒステリシス比較回路 | |
| JPH0431444B2 (ja) | ||
| JPS61256821A (ja) | 論理回路装置 | |
| JPS5919423A (ja) | パルス電圧発生回路 | |
| JPH0581084B2 (ja) | ||
| JPS63246924A (ja) | 論理回路 | |
| JPS58108822A (ja) | レベルシフト回路 | |
| JPH01232807A (ja) | 電流比較回路 | |
| JPS59135922A (ja) | 零交差波形整形回路 | |
| JPS60257619A (ja) | 半導体集積回路 | |
| JPH0644707B2 (ja) | 半導体論理回路 |