JPH0581084B2 - - Google Patents
Info
- Publication number
- JPH0581084B2 JPH0581084B2 JP24470986A JP24470986A JPH0581084B2 JP H0581084 B2 JPH0581084 B2 JP H0581084B2 JP 24470986 A JP24470986 A JP 24470986A JP 24470986 A JP24470986 A JP 24470986A JP H0581084 B2 JPH0581084 B2 JP H0581084B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- constant
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はハイインピーダンス回路に関する。
従来、この種のハイインピーダンス回路を第２
図に示す。７，１０は抵抗、８はツエナーダイオ
ード、９はトランジスタ、１１，１２は入力端子
である。入力端子１１と１２間に電圧が印加され
ると抵抗７を通じてツエナーダイオード８に電流
が流れツエナーダイオード８に一定電圧のVDが
生じる。トランジスタ９のVBEは一定なので抵抗
１０には一定電圧VD−VBEが生じる。つまり抵抗
１０には一定の電流が流れる。ここで抵抗７に流
れる電流が抵抗１０のそれと比べて十分小さい場
合は入力端子１１と１２には定電流が流れ、ハイ
インピーダンス回路となる。
図に示す。７，１０は抵抗、８はツエナーダイオ
ード、９はトランジスタ、１１，１２は入力端子
である。入力端子１１と１２間に電圧が印加され
ると抵抗７を通じてツエナーダイオード８に電流
が流れツエナーダイオード８に一定電圧のVDが
生じる。トランジスタ９のVBEは一定なので抵抗
１０には一定電圧VD−VBEが生じる。つまり抵抗
１０には一定の電流が流れる。ここで抵抗７に流
れる電流が抵抗１０のそれと比べて十分小さい場
合は入力端子１１と１２には定電流が流れ、ハイ
インピーダンス回路となる。
〔発明が解決しようとする問題点〕
上述した従来のハイインピーダンス回路はツエ
ナーダイオード８の一定電圧VDを使用している
ために入力端子１１と１２間の印加電圧がVD以
下の場合にはハイインピーダンスにならない。抵
抗１０に流れる電流が抵抗７に流れる電流より十
分に大きくなるとハイインピーダンス回路とはな
らない欠点がある。
ナーダイオード８の一定電圧VDを使用している
ために入力端子１１と１２間の印加電圧がVD以
下の場合にはハイインピーダンスにならない。抵
抗１０に流れる電流が抵抗７に流れる電流より十
分に大きくなるとハイインピーダンス回路とはな
らない欠点がある。
本発明のハイインピーダンス回路は、第１の入
力端子に一端を接続した定電流ダイオードと、こ
の定電流ダイオードの他端にコレクタおよびベー
スを接続した第１のトランジスタと、この第１の
トランジスタのエミツタに一端を接続し他端を第
２の入力端子に接続した抵抗と、前記第１の入力
端子にコレクタを接続しベースを前記第１のトラ
ンジスタのベースに接続しエミツタを前記第２の
入力端子に接続した第２のトランジスタとを具備
することを特徴とする。
力端子に一端を接続した定電流ダイオードと、こ
の定電流ダイオードの他端にコレクタおよびベー
スを接続した第１のトランジスタと、この第１の
トランジスタのエミツタに一端を接続し他端を第
２の入力端子に接続した抵抗と、前記第１の入力
端子にコレクタを接続しベースを前記第１のトラ
ンジスタのベースに接続しエミツタを前記第２の
入力端子に接続した第２のトランジスタとを具備
することを特徴とする。
第１図は本発明の一実施例を示し、１は定電流
ダイオード、２，３はトランジスタ、４は抵抗、
５，６は入力端子である。入力端子５−６間に電
圧が印加されると、定電流ダイオード１には一定
電流Idが流れる。それがトランジスタ２のベース
電流とコレクタ電流とトランジスタ３のベース電
流となる。ここでトランジスタ２のベース電流及
びトランジスタ３のベース電流はトランジスタ２
のコレクタ電流に比べて十分に小さいため、トラ
ンジスタ２のコレクタ電流はIdにほぼ等しくなり
一定となる。またトランジスタ２のエミツタ電流
はトランジスタ２のコレクタ電流とベース電流の
和であるので、Idにほぼ等しく一定となる。ま
た、トランジスタ２のエミツタ電流は一定なので
そのベース−エミツタ間電圧は一定、抵抗４の電
圧降下も一定のためトランジスタ２のベース電位
は一定となる。そこでトランジスタ２のベースと
トランジスタ３のベースは接続されているため、
トランジスタ３のコレクタ電流は一定となる。従
つて入力端子５−６間は常に一定の電流が流れハ
イインピーダンス回路となる。
ダイオード、２，３はトランジスタ、４は抵抗、
５，６は入力端子である。入力端子５−６間に電
圧が印加されると、定電流ダイオード１には一定
電流Idが流れる。それがトランジスタ２のベース
電流とコレクタ電流とトランジスタ３のベース電
流となる。ここでトランジスタ２のベース電流及
びトランジスタ３のベース電流はトランジスタ２
のコレクタ電流に比べて十分に小さいため、トラ
ンジスタ２のコレクタ電流はIdにほぼ等しくなり
一定となる。またトランジスタ２のエミツタ電流
はトランジスタ２のコレクタ電流とベース電流の
和であるので、Idにほぼ等しく一定となる。ま
た、トランジスタ２のエミツタ電流は一定なので
そのベース−エミツタ間電圧は一定、抵抗４の電
圧降下も一定のためトランジスタ２のベース電位
は一定となる。そこでトランジスタ２のベースと
トランジスタ３のベースは接続されているため、
トランジスタ３のコレクタ電流は一定となる。従
つて入力端子５−６間は常に一定の電流が流れハ
イインピーダンス回路となる。
以上説明したように本発明は、定電流ダイオー
ドとそれを電流源としたトランジスタの定電流回
路を並列としているため、きわめて高いハイイン
ピーダンスを得ることができる。また抵抗を増減
することによりトランジスタ３のコレクタ電流を
増減させることができるため、定電流の値を自由
に設定できる効果がある。また定電流ダイオード
とベース−エミツタを接続したトランジスタを直
列に接続しているため2V付近より定電流特性を
示す。
ドとそれを電流源としたトランジスタの定電流回
路を並列としているため、きわめて高いハイイン
ピーダンスを得ることができる。また抵抗を増減
することによりトランジスタ３のコレクタ電流を
増減させることができるため、定電流の値を自由
に設定できる効果がある。また定電流ダイオード
とベース−エミツタを接続したトランジスタを直
列に接続しているため2V付近より定電流特性を
示す。
第１図は本発明の一実施例の回路図、第２図は
従来例の回路図である。 １……定電流ダイオード、２，３……トランジ
スタ、４……抵抗、５，６……入力端子。
従来例の回路図である。 １……定電流ダイオード、２，３……トランジ
スタ、４……抵抗、５，６……入力端子。
Claims (1)
- １ 第１の入力端子に一端を接続した定電流ダイ
オードと、この定電流ダイオードの他端にコレク
タおよびベースを接続した第１のトランジスタ
と、この第１のトランジスタのエミツタに一端を
接続し他端を第２の入力端子に接続した抵抗と、
前記第１の入力端子にコレクタを接続しベースを
前記第１のトランジスタのベースに接続しエミツ
タを前記第２の入力端子に接続した第２のトラン
ジスタとを具備することを特徴とするハイインピ
ーダンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24470986A JPS6398209A (ja) | 1986-10-14 | 1986-10-14 | ハイインピ−ダンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24470986A JPS6398209A (ja) | 1986-10-14 | 1986-10-14 | ハイインピ−ダンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398209A JPS6398209A (ja) | 1988-04-28 |
| JPH0581084B2 true JPH0581084B2 (ja) | 1993-11-11 |
Family
ID=17122753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24470986A Granted JPS6398209A (ja) | 1986-10-14 | 1986-10-14 | ハイインピ−ダンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6398209A (ja) |
-
1986
- 1986-10-14 JP JP24470986A patent/JPS6398209A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6398209A (ja) | 1988-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0521445B2 (ja) | ||
| JP2573394B2 (ja) | ヒステリシス回路 | |
| JPS6252486B2 (ja) | ||
| JPH05324108A (ja) | 定電流出力回路 | |
| JPS6398209A (ja) | ハイインピ−ダンス回路 | |
| JPH0330828B2 (ja) | ||
| JPS6239908A (ja) | バイアス回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH0513064Y2 (ja) | ||
| JPS6235708A (ja) | シユミツト回路 | |
| JPH01175402A (ja) | 電流制限型カレントミラー回路 | |
| JPS6119135B2 (ja) | ||
| JPH03286608A (ja) | カレントミラー回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS6275818A (ja) | カレントミラ−回路 | |
| JPH02162811A (ja) | カレントミラー回路 | |
| JPS6160603B2 (ja) | ||
| JPH0611107B2 (ja) | スイッチング回路 | |
| JPH02152324A (ja) | バイアス回路 | |
| JPH0564486B2 (ja) | ||
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPS5880908A (ja) | 増幅回路 |