JPS5821908A - 信号抑圧回路 - Google Patents

信号抑圧回路

Info

Publication number
JPS5821908A
JPS5821908A JP56121545A JP12154581A JPS5821908A JP S5821908 A JPS5821908 A JP S5821908A JP 56121545 A JP56121545 A JP 56121545A JP 12154581 A JP12154581 A JP 12154581A JP S5821908 A JPS5821908 A JP S5821908A
Authority
JP
Japan
Prior art keywords
voltage
current
input signal
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56121545A
Other languages
English (en)
Inventor
Tatsuki Ide
井手 達樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56121545A priority Critical patent/JPS5821908A/ja
Publication of JPS5821908A publication Critical patent/JPS5821908A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G11/00Limiting amplitude; Limiting rate of change of amplitude

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は信号抑圧回路に関するものである。
第1図はダイオードを用いた従来の信号抑圧回路の回路
図を示している。第1図において、S工は入力信号、C
工は直流分阻止用コンデンサ、R工は/イイアス抵抗、
R3およびR3はそれぞれ負荷抵抗、vl−■?よびv
3はそれぞれバイアス電圧、D工およびD2はダイオー
ド、10は加算回路、11は出力端子である。
動作について簡単に説明するとつぎのようになっている
入力信号S□は、バイアス電圧V工を平均値レベルとし
て、第2図に示すように正負の振幅を持った正弦波信号
とする。ダイオードD2を流れる電流は、第3図に示す
ように、負荷抵抗R3のバイアス電圧V、と前述の入力
信号S工とバイアス電圧Vユとの電圧ただし、vB1!
、:ダイオードのアノード・カソード間電圧 Imo ”逆方向飽和電流 T:絶対温度 に:ボルツマン定数 q:電荷量 とで決定される。すなわち、第3図において、vBIc
+v1であるから、ダイオードD2に流れる電流は、ダ
イオード特性を有することになる。
一方、入力信号S工の負方向は、同様に、負荷抵抗R2
のバイアス電圧v2と前述のV、(=VニーV、)と仁
うして決定された電FILIおよび111′と、負荷抵
抗R$l e %の電圧降下とKよって電圧変換され九
正負それぞれ半サイクル毎の信号 正7J 向: VoU、(+)!V3+(I、。−R3
)負方向:voU、r←)=V2− (I F、0’・
R2)が・加算回路10によって加算されたのち、出力
端子11より出力される。
以上説明したようなダイオードを使用した信号抑圧回路
では、その抑圧特性がダイオード特性によって決定され
、また、そのため、そのダイオード特性に影響されない
出力信号を得るには入力信号振幅を大きくする必要があ
り、を喪、正負半サイクル毎の直流電位が等しくないた
めにその直流電位を一致させて加算する必要が生じる郷
の欠点を有している。
したがって、この発明の目的は、ダイオード特性の影響
を受けることがなく、信号振幅の低い入力信号に対して
も任意の抑圧特性を得ることができ、しか4抑圧特性の
調整を容易に行うことができる信号抑圧回路を提供する
ことである。
第4図はこの発明の一実施例の信号抑圧回路の回路図を
示している。第4図において、S工は入力信号、C2は
直流分阻止用コンデンサ、Iよおよび■2はそれぞれバ
イアス電流、D3およびD4はベースバイアス用ダイオ
ード、T0訃よびT2はAB級動作の出力トランジスタ
、R,a入力信号用バイアス抵抗、R5は負荷抵抗、v
4は基準電圧、12は電流制御電流源、13は出力端子
である。
動作について簡単に説明するとつぎのよ5になっている
入力信号S工が零の時には、トランジスタT2のペース
電位は、バイアス抵抗R4を通して加わった基準電圧v
4からダイオードD3のアノード・カソード間電圧VD
5分だけ下がったv4−vD3となっている。
一方、トランジスタT工のペース電位は、同様に、ダイ
オードD4のアノード・カソード間電圧VD4分だけ上
がったv4+vD4となっている。また、トランジスタ
T工e T2のエミッタ電位は、それぞれペース・エミ
、り関電位vBF、0.■□2分だけそれぞれのペース
電位より変化し九電圧、すなわち、トランジスタTlの
エミッタはv4” VD4−■Bl!!l−)ランジス
タT、のエミッタはv、−VD3+V□2となる。ここ
で、ダイオードDs m D4およびトランジスタT工
、T2がそれぞれ精度曳く作られているとすれば、VD
4=VB!!!l ”D!Is ” vBI2となp、
トランジスJ’ Tl e T2のエミッタ電位は、基
準電圧v4と等しくなり、負荷低摩、には電流が流れな
いことになる。また、入力信号S工が入力された場合に
は、前述のトランジスタTユe T2のペース電圧が入
力信号S0分だけ変化すること−になり、それと同じく
エミッタ電位も変化するので、その変化電圧すなわち入
力電圧S工と基準電圧v4との差電圧分に相当する電流
が負荷一方、電圧制御電流源12は、入力信号S工によ
って電流値が制御され、前述の負荷抵抗R5に流れる電
流’R5K加算される構成になっている。
第5図は、前記電圧制御電流源12の感度′tあけるた
めに、入力信号S工を増幅回路14によって増幅した後
に制御信号として使用する構成の信号抑圧回路である。
第4図の信号抑圧回路の動作について、第6図の具体回
路図および第7図の信号波形図を用いてさらに説明する
とつぎのようになっている。
入力信号S工が零の場合の動作(ついてぜ説明する。
ダイオードD3t D4は、抵抗R工。およびトランジ
スタT3で構成されるバイアス電流I2と抵抗Rヮおよ
びトランジスタT4で構成するバイアス電流I工とによ
って能動領域にバイアスされており、その中点電位は、
バイアス抵抗R4を通して基準電圧v4に一致させであ
る。
ダイオードDのアノードには、トランジスタT□のペー
スが、ダイオードD30カソードにはトランジスタTの
ペースが接続され、トランジスタTよ。
T2のエミッタは共通接続されて共通の負荷抵抗R5を
通じて基準電圧V、にバイアスされている。すなわち、
ダイオードD3のアノード・カソード間電圧とトランジ
スタT2のペース・エミッタ間電圧と、およびダイオー
ドD4のアノード・カソード間電圧とトランジスタTユ
のベースOエミッタ間電圧とくそれぞれ同一となってお
り、トランジスタTよ、T2のエミッタと基準電圧74
間の電流は零である。一方、トランジスタT、TT  
と抵抗R1oとで構89’lO 成する第1の電圧制御電流源の出力電流はつぎのように
なっている。トランジスタT8のペース電位は、基準電
圧v4からダイオードD3によって電圧降下し九電圧v
B8=v4−vD3であり、トランジスタちのペース電
位は、rftJllにダイオードD5によって電圧降下
した電圧VB、=v4−VD5であり、ダイオードD4
 e D5 m )ランジスタTよ、および抵抗R12
によって決まるダイオードD5のバイアス電流とダイオ
ードD4のバイアス電流I2とが等しければ、VB8=
vB、となる。このため、この第1の電圧制御電流源の
出力電流I。8は、 1中1 VB8− VB9 =O vT、KT となる。ただし、■、oはトランジスタTよ。のエミッ
タ電位と抵抗R工□とによって決定される定電流である
また、トランジスタT5e T6 * T7と抵抗R8
とで構成される第2の電圧制御電流源の出力電流は、前
述の第1の電圧制御電流源と同様に、抵抗R7とRFP
トランジスタT4とT工2、ダイオードD4とD6とが
それぞれ等しければ、トランジスタT6.T、、のベー
ス電位は、それぞれ vB6=v4+VD4 VB7=v4+vD6 となり、 vD4=vD6 である丸め、 VB6 = VBフ となる。そのため、出力電流■。6は、g + 1 となる。ただし、I5はトランジスタT5のエミッタ電
位と抵抗R8とによって決定される定電流である。
こξで、第1の電圧制御電流源の定電流I工。と第2の
電圧制御電流源の定電流I5とを等しくしてシけば、1
o8−Io6=Oとなり、電圧制御電流源の電流は、無
信号時には負荷抵抗R5には流れないことになる。
つぎに入力信号vsが正極性の時の動作について説明す
る。トランジスタT□、 T2oエミッ/ [位ハ、基
準電圧V、に入力信号v8が加算された電圧v4+vB
となるので、負荷抵抗R5には という信号電流が流れる。一方、第1および第2の電圧
制御電流源の出力電流は、それぞれトランジスタT8.
 T、のペース電位が変化するため、っぎのように変化
する。
■D8=(v4+vs)−vD 、VD6= (V、+ V8) −VDこのためトラン
ジスタT8とT、およびトランジスタT6とT?のべ一
内閣電圧は、それぞれVB8− vB、z ((V、+
V8)−VD3)−(v、−vD5)= vsvB6−
VB、=((v、+v8]−vD−一(v4−VD6)
=vsとなる。一方、出方電流I  、I  け、06
    08 (10) と変化する。この丸め、第1および第2の電圧制御電流
源の出力電流は% I(8>IO2となり、その差電流
弁がトランジスタT工のエミッタ電流よシ供給されるこ
とになり、結果的に負荷抵抗R5に流れる電流1OUT
は・ ■  = ■−CIo8−1゜6) OUT     B となっている。すなわち、(Io8−16)の電ムに相
当する信号電流■8は、トランジスタT工から負荷抵抗
R5へ流れずに電圧制御電流源へ流れる。
この第1および第2の電圧制御電流源へ供給される電流
に相当する入力信号S工の振幅が出力端子13へ出力す
る電圧波形としては、抑圧されたことKなる。
また、入力信号v8が負極性の場合には、各部の電圧お
よび電流はつぎのように変化する。
トランジスタTz e T2のエミッタ電位は、D、 
g (V、−V8) となり、信号電流I8は、 トナり、)ランジスタTBe T6のペース電位は、v
B6= c v、−V8) + ’VD。
v  −(V −V )−VD3 B8     4    B となる。
トランジスタT6とT、およびトランジスタT8とT。
のベース電位差は、それぞれ VB8− VB、−((V、−VS)−VD3)−(V
、−VD、 ) = −V8VB6−VB、= ((V
、−V8)−VD−−(V、−VD6)== −V8と
なる。
このため、第1および第2の電圧制御電流源の電流は、
それぞれつぎのようになる。
5 106 > IO8 この第1および第2の電圧制御電流源の差電流(Io、
 −1o8)は、前述の正極性の信号入力時と同様に、
電圧制御電流源から、トランジスタT2ノエミッタ電流
として供給されるので、負荷抵抗R6へ流れる電流” 
OU’l’は、’0UT=  ’El −(108−1
06)となシ’ (■06−ICB )の電流に相当す
る入力信号S工の振幅は、出力されないことになって、
正極性の信号入力時と同様に出力信号は抑圧を受けるこ
とKなる。
以上説明してき九各動作領域での各電流と入力信号との
関係を第7図および第8図に示す。
第8図社第1および第2の電圧制御電流源からの出力室
ff1l、I  を示し、それぞれfi+線で示05 
    C!8 した電流が2つの差電流であり% ”08は負荷抵抗R
,に対して流出電流であ5%IC6は流入電流であるた
めに、差電流■。とじては第7図に示すように力る。!
8は信号電流であり、l0UTは(I8−I。)の出力
電流となシ、基準電位(0点)より正負レベルそれぞれ
抑圧を受けている。
第9図は第5図Ki?ける増幅器を使用した信号抑圧回
路の具体的な回路図を示している。トランジスタエニー
1aT工。、T工8.T2゜、ダイオ−ドロ工、。
抵抗R□6e Rエヮ、R工。、R□、が増幅囲路を形
成している。ダイオードD7 e DB + Dg s
 Dよ。、トランジスタT  、T  、T  、T 
 、抵抗R、R。
is     14    115    16   
     13    14R工、はバイアス抵抗であ
る。その他の回路については、第6図の回路と同様であ
るので説明を省略する。
以上のように、この発明の信号抑圧回路は、基準電位と
重畳した入力信号電圧をそれぞれのベースに入力もてそ
れぞれのエミッタに共通の負荷を接続し九NPN )ラ
ンジスタおよびPNP )ランジスタで構成され、tm
記基準電位と重畳した入力信号電圧の高低に対応して増
減する出力電流を前記負荷に供給するAB級出力回路と
、前記入力信号電圧によって制御され、その信号振幅が
前記基準電位を中心として一定振幅内において前記AB
級小出力回路α出力電流入力信号電圧に対する傾斜と逆
の傾斜で前記入力信号電圧の高低に対応して減増し前記
一定振幅外では一足となる略階段状電流を前記負荷に対
して前εAB級出力出力回路力電流と加算して供給する
電圧制御電流源とを備えているので、つぎのような効果
がある。
(1)  入力信号が低振幅であっても、任意の抑圧特
性を得ることができる。
(2信号の抑圧範囲を電圧制御電流源のgL?It値で
決定できるので、抑圧特性の制御が容易である。
(3)  ダイオード特性を使用しない信号抑圧回路で
あるため、ダイオード特性の影響を受けることはなく、
信号の非抑圧レベルの入出力特性のulll性が良い。
(4)抑圧特性の温度安定性が良い。
【図面の簡単な説明】
第1図は従来の信号抑圧回路の回路図、第2図および第
3図はそれぞれその信号波形図、第4図はこの発明の一
実施例の信号抑圧回路の回路図、第5図は変形例の回路
図、第6図は第4図の回路の具体回路図、第7図会よび
第8図はそれぞれその信号波形図、第9図は第5図の回
路の具体回路図である。 Tよ・・・NPN )ランジスタ、T2・・・PNP 
)ランジスタ、−・・・基準電圧、R5・・・負荷抵抗
、R4・・・抵抗、12・・・電圧制御電流源 第1図 第6図 第2図 第3図 第4図 第5図

Claims (1)

    【特許請求の範囲】
  1. 基準電位と重畳した入力信号電圧をそれぞれのベースに
    入力してそれぞれのエミウタに共通の負荷を接続し九N
    PN )ランジスタおよびPNP )ランジスタで構成
    され、前記基準電位と重畳し走入力信号電圧の高低に対
    応して増減する出力電流を前記負荷に供給するABIi
    AB力回路と、前記入力信号電圧によって制御され、そ
    の信号振幅が前記基準電位を中心として一定振幅内にお
    いて前記AB級比出力回路出力電流の入力信号電圧に対
    する傾斜と逆の傾斜で前記入力信号電圧の高低に対応し
    て減増し前記一定振幅外では一定となる略階段状電流を
    前記負荷に対して前記AB級比出力回路出力電流と加算
    して供給する電圧制御電流源とを備えた信号抑圧回路。
JP56121545A 1981-07-31 1981-07-31 信号抑圧回路 Pending JPS5821908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56121545A JPS5821908A (ja) 1981-07-31 1981-07-31 信号抑圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56121545A JPS5821908A (ja) 1981-07-31 1981-07-31 信号抑圧回路

Publications (1)

Publication Number Publication Date
JPS5821908A true JPS5821908A (ja) 1983-02-09

Family

ID=14813892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56121545A Pending JPS5821908A (ja) 1981-07-31 1981-07-31 信号抑圧回路

Country Status (1)

Country Link
JP (1) JPS5821908A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262307A (ja) * 1985-05-16 1986-11-20 Sharp Corp 増幅回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56161707A (en) * 1980-05-19 1981-12-12 Toshiba Corp Signal processing circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56161707A (en) * 1980-05-19 1981-12-12 Toshiba Corp Signal processing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262307A (ja) * 1985-05-16 1986-11-20 Sharp Corp 増幅回路

Similar Documents

Publication Publication Date Title
JPS6142965B2 (ja)
JPH01311608A (ja) 電圧電流変換回路
US4362956A (en) Absolute value circuit
JPH01137709A (ja) 差動増幅器
US4587478A (en) Temperature-compensated current source having current and voltage stabilizing circuits
JPH0656570B2 (ja) カスコード接続電流源回路配置
US6194886B1 (en) Early voltage and beta compensation circuit for a current mirror
JPS5821908A (ja) 信号抑圧回路
JP2896029B2 (ja) 電圧電流変換回路
US4724398A (en) Gain-controlled amplifier
US4573019A (en) Current mirror circuit
JPH04113275A (ja) 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路
JP2778029B2 (ja) 周波数変調回路
JP2609617B2 (ja) 電流発生回路
JPH06120784A (ja) ウインドウコンパレータ
JPH0115224Y2 (ja)
KR830001932B1 (ko) 증폭회로
JPS6025158Y2 (ja) 電子ボリウム回路
KR200239810Y1 (ko) 기준전압 발생기
JP2693501B2 (ja) 差動増幅回路
JP2906280B2 (ja) D/a変換器
JPH0546792A (ja) 掛算回路
JPS6354809A (ja) バイアス回路
JPH0814830B2 (ja) 絶対値回路
JPH0616574B2 (ja) 制御電圧印加回路