JPS5821968B2 - Ｐｌｌ方式 - Google Patents
Ｐｌｌ方式Info
- Publication number
- JPS5821968B2 JPS5821968B2 JP52133745A JP13374577A JPS5821968B2 JP S5821968 B2 JPS5821968 B2 JP S5821968B2 JP 52133745 A JP52133745 A JP 52133745A JP 13374577 A JP13374577 A JP 13374577A JP S5821968 B2 JPS5821968 B2 JP S5821968B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- vco
- input
- shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は入力信号の位相変化に対する過渡特性を著しく
改善したＰＬＬ方式に関する。
改善したＰＬＬ方式に関する。
ＰＬＬは現在広く利用されつつあり、その効果的な利用
の１つは１つの入力信号から、この入力信号に同期した
任意の多相信号を発生させ得ることである。
の１つは１つの入力信号から、この入力信号に同期した
任意の多相信号を発生させ得ることである。
ここでサイリスクを使用した３相位相制御順変換器の制
御信号発生器を例にとると、この変換器の出力は、サイ
リスタの点弧位相を変化させることによって可変にでき
るわけであるが、サイリスクの点弧信号は正確に１２０
°の位相差を保ったまま、電源交流波形に対する位相を
変化させる必要がある。
御信号発生器を例にとると、この変換器の出力は、サイ
リスタの点弧位相を変化させることによって可変にでき
るわけであるが、サイリスクの点弧信号は正確に１２０
°の位相差を保ったまま、電源交流波形に対する位相を
変化させる必要がある。
また、電源交流の周波数は５０Ｈｚまたは６０Ｈｚと比
較的低いので、自動制御等に使用することを考慮すると
、位相変化信号に対して１サイクルまたはそれ以下の速
い応答特性を持つことが望まれる。
較的低いので、自動制御等に使用することを考慮すると
、位相変化信号に対して１サイクルまたはそれ以下の速
い応答特性を持つことが望まれる。
第１図は従来のＰＬＬ方式による３相位相制御信号発生
器のブロック図を示し、移相器１、位相比較器２、ロー
パスフィルタ３、ＶＣＯ（電圧制御発振器）４、分周器
（３進カウンタ）５からなっている。
器のブロック図を示し、移相器１、位相比較器２、ロー
パスフィルタ３、ＶＣＯ（電圧制御発振器）４、分周器
（３進カウンタ）５からなっている。
位相比較器２及びローパスフィルタ３が理想的なものと
仮定した動作波形である第２図にて第１図の回路動作を
具体的に説明するに、第２図ａに示される標準パルス列
ａｎ（ｎ＝１．２．・・・）は交流電源６０Ｈｚと同相
である。
仮定した動作波形である第２図にて第１図の回路動作を
具体的に説明するに、第２図ａに示される標準パルス列
ａｎ（ｎ＝１．２．・・・）は交流電源６０Ｈｚと同相
である。
移相器１の出力ｄｎ（ｎ＝１．２．・・・）は同図Ｃに
示されるが、この出力ｄｎは移相器１への他の入力Ｖｓ
ｘ（ｘ＝１゜２）に応じて位相を左右させられる。
示されるが、この出力ｄｎは移相器１への他の入力Ｖｓ
ｘ（ｘ＝１゜２）に応じて位相を左右させられる。
例えば、移相器１への他の入力ＶｓｘがＶｓｌであると
すれば標準パルスａ１に対応する移相器１の出力ｄ１は
θ、の位相差を有し、位相比較器２は移相器１の出力ｄ
ｎと分周器５の出力ｇｎ（ｎ＝１゜２、・・・）とを位
相比較し、その出力ｄｎとｇｎとの位相差に従ってＶＣ
Ｏ４への入力電圧ｅｌｘ （ｘ−１，２，３）を制御す
る。
すれば標準パルスａ１に対応する移相器１の出力ｄ１は
θ、の位相差を有し、位相比較器２は移相器１の出力ｄ
ｎと分周器５の出力ｇｎ（ｎ＝１゜２、・・・）とを位
相比較し、その出力ｄｎとｇｎとの位相差に従ってＶＣ
Ｏ４への入力電圧ｅｌｘ （ｘ−１，２，３）を制御す
る。
ＰＬＬがロック状態にあれば例えば第２図Ｃ９ｅにおけ
る移相器１の出力ｄ１と分周器５の出力ｇ、とは完全に
同位相にある。
る移相器１の出力ｄ１と分周器５の出力ｇ、とは完全に
同位相にある。
このとき位相比較器２からは差電圧が得られず同図りに
示されるようにＶＣＯ４への入力電圧ｅｌｘはｅｌｌに
なされる。
示されるようにＶＣＯ４への入力電圧ｅｌｘはｅｌｌに
なされる。
差電圧がゼロであることと、ｅｌｌがゼロであることに
は必ずしもならない。
は必ずしもならない。
このようにＶＣＯ４の発振出力周波数は正確に交流電源
の３倍になっていることは同図ａの標準パルスの例へば
ａｌからａ２の間にＶＣＯ４の出力波形を示す同図ａで
は３個の鋸歯状パルスが存在することから判ると共に分
周器、即ち、カウンタ５の出力ｇｎ 、 ｈｎ（ｎ＝１
、２、−１同図ｆ）、ｊｎ（ｎ＝１ 、２ 、・・・
、同図ｇ）は正確に互いに１２０°の位相差を持ってい
る。
の３倍になっていることは同図ａの標準パルスの例へば
ａｌからａ２の間にＶＣＯ４の出力波形を示す同図ａで
は３個の鋸歯状パルスが存在することから判ると共に分
周器、即ち、カウンタ５の出力ｇｎ 、 ｈｎ（ｎ＝１
、２、−１同図ｆ）、ｊｎ（ｎ＝１ 、２ 、・・・
、同図ｇ）は正確に互いに１２０°の位相差を持ってい
る。
また移相器１への入力ＶｓｘをＶｓｌからＶＳ２に変化
させると、標準パルスの例へばａ２と移相器１の出力ｄ
２とは位相差がθ２に変化する。
させると、標準パルスの例へばａ２と移相器１の出力ｄ
２とは位相差がθ２に変化する。
このため、今まで分周器５の出力ｇｎが移相器１の出力
ｄｎと位相が合わなくなり、位相比較器２に差電圧を生
じ、結局、同図りに示す様にＶＣＯ４への入力電圧ｅｌ
ｌからｅ１２に変化してしまう。
ｄｎと位相が合わなくなり、位相比較器２に差電圧を生
じ、結局、同図りに示す様にＶＣＯ４への入力電圧ｅｌ
ｌからｅ１２に変化してしまう。
そして、ＶＣＯ４の発振出力周波数は変化し、同図ｅに
示す様にパルスｇ３以後はその位相は移相器１の出力ｄ
３の位相に合わされてしまう。
示す様にパルスｇ３以後はその位相は移相器１の出力ｄ
３の位相に合わされてしまう。
また移相器１への入力ＶｓｘがＶＳ２からＶＳ１に変化
した場合も、同様に、分周器５の出力ｇ３、移相器１の
出力ｄ、の位相差によってＶＣＯ４への入力電圧ｅｌｘ
が変化し、結局、パルスｇａ （同図ｅ）以降、分周器
５の出力の位相は移相器１の出力ｄｎにロックされる。
した場合も、同様に、分周器５の出力ｇ３、移相器１の
出力ｄ、の位相差によってＶＣＯ４への入力電圧ｅｌｘ
が変化し、結局、パルスｇａ （同図ｅ）以降、分周器
５の出力の位相は移相器１の出力ｄｎにロックされる。
此様に移相器１への入力Ｖｓｘに対する出力ｄｎの位相
の応答は第２図に明らかな様に１〜２サイクルの遅れが
生じてくる。
の応答は第２図に明らかな様に１〜２サイクルの遅れが
生じてくる。
しかも第２図では位相比較器２、ローパスフィルター３
の動作を理想化してあり、従来のＰＬＬ方式における制
御動作の応答の限界を示しており、実際問題としてはＶ
ＣＯへの入力のリップルを除くための長い時定数を有す
るローパスフィルタにより出力パルス位相の応答が完了
するまでには、なお、数１０サイクルを要する。
の動作を理想化してあり、従来のＰＬＬ方式における制
御動作の応答の限界を示しており、実際問題としてはＶ
ＣＯへの入力のリップルを除くための長い時定数を有す
るローパスフィルタにより出力パルス位相の応答が完了
するまでには、なお、数１０サイクルを要する。
本発明は移送器への入力信号の変化によって直接ＶＣＯ
の発振出力の位相を変化させることにより前述の如き遅
れの少ない、即ち、極めて応答速度の早いＰＬＬ方式を
実現させたものであり、極めて画期的な発明である。
の発振出力の位相を変化させることにより前述の如き遅
れの少ない、即ち、極めて応答速度の早いＰＬＬ方式を
実現させたものであり、極めて画期的な発明である。
第３図は本発明のＰＬＬ方式を具現させたもので３相位
相制御信号発生器の回路ブロック図であり、従来のもの
と比べて、位相加減器が付加されている点で全く相違さ
せている。
相制御信号発生器の回路ブロック図であり、従来のもの
と比べて、位相加減器が付加されている点で全く相違さ
せている。
即ち、ＶＣＯ４の発振出力の位相をＶｓｘにより直接制
御するものである。
御するものである。
次にこの位相加減器６について詳述するに、この本発明
における位相加減器の理解を深めるために第４図に図す
ＵＪＴ弛張発振器について説明すると、ＵＪＴはユニッ
トジャンクショントランジスタの略称であり、このＵＪ
Ｔには第４図の様にト コンデンサＣ１抵抗Ｒ１電源＋Ｖｃｃ、Ｎ分周器７、電
流源■を接続する。
における位相加減器の理解を深めるために第４図に図す
ＵＪＴ弛張発振器について説明すると、ＵＪＴはユニッ
トジャンクショントランジスタの略称であり、このＵＪ
Ｔには第４図の様にト コンデンサＣ１抵抗Ｒ１電源＋Ｖｃｃ、Ｎ分周器７、電
流源■を接続する。
そしてこの様に構成されるＵＪＴ弛張発振器においてコ
ンデンサＣの両端に生じる鋸歯状波電圧Ｖｐを以て、Ｎ
分周器７の出力周波数ｆをあられすと次式（１）になる
。
ンデンサＣの両端に生じる鋸歯状波電圧Ｖｐを以て、Ｎ
分周器７の出力周波数ｆをあられすと次式（１）になる
。
ここτはコンデンサＣの容量、ＮはＮ分周器７による分
周比、■は電流源■による電流であり、この電流■はＶ
ＣＯ４への入力電圧ｅｌｘによって２制御されるが、定
常状態では一定値になるため（１）式の両辺を時間ｔに
て積分すると次式（２）を得る。
周比、■は電流源■による電流であり、この電流■はＶ
ＣＯ４への入力電圧ｅｌｘによって２制御されるが、定
常状態では一定値になるため（１）式の両辺を時間ｔに
て積分すると次式（２）を得る。
ｆｔ＋θ＝−Ｉ・ｔ（２）
ＶｐＮ
この趨２）において、左辺はＶＣＯ４の発振出力のｉ位
相をあられし、右辺の■・ｔはコンデンサＣに流入する
電荷量をあられす。
相をあられし、右辺の■・ｔはコンデンサＣに流入する
電荷量をあられす。
従ってこの発振器の発振出力の位相を±Δθ変化させる
にはコンデンサＣに流入する電荷量を±△Ｑ加減してや
るとよい。
にはコンデンサＣに流入する電荷量を±△Ｑ加減してや
るとよい。
即ち次式（３）がそれでありる。
ｆｔ＋θ±△θ−−（Ｉ −ｔ±△Ｑ（３）ＶｐＮ
（１） 、 （２）式を用いて整理すると■
△Ｑ＝−△θ （４）
を得る。
この式（４）は弛張発振器一般に適用できる。
第５図は第４図の弛張発振器を応用し本発明のＶＣＯ４
と位相加減器６にしたものであり、第５図につい；て説
明するとトランジスタＴ２は第４図に示したｅｌｘで制
御される定電流回路を構成し、トランジスタＴ３、コン
デンサＣ２は電圧Ｖｓｘの変化によりコンデンサＣ１に
流入する電荷量を加減する。
と位相加減器６にしたものであり、第５図につい；て説
明するとトランジスタＴ２は第４図に示したｅｌｘで制
御される定電流回路を構成し、トランジスタＴ３、コン
デンサＣ２は電圧Ｖｓｘの変化によりコンデンサＣ１に
流入する電荷量を加減する。
′即ち、第５図の回路における電荷加減量士△Ｑは
△Ｑ−Ｃ２△Ｖｓｘ （５）
であるから、移相器１の特性が
△θ＝に△Ｖｓｘ （６）
であれば、コンデンサＣ２の容量は前記式（４）よりＣ
２＝−ｋ （７） とすればよい。
２＝−ｋ （７） とすればよい。
この式（７）の導き方は式（６）を変形して△Ｖｓｘ
＝△θ 、ｅ−１を得、これを式（５）に入れると、△Ｑ ＝
”２ ｉ。
＝△θ 、ｅ−１を得、これを式（５）に入れると、△Ｑ ＝
”２ ｉ。
が得られ、これに式（４）の変形より得られた△θ−ｆ
Ｉｆ工△Ｑを代
入すると△Ｑ ”＝ Ｃ２ｈ・〒△Ｑとなり両辺より△
Ｑを消去してＣ２について式を表わすとよい。
Ｉｆ工△Ｑを代
入すると△Ｑ ”＝ Ｃ２ｈ・〒△Ｑとなり両辺より△
Ｑを消去してＣ２について式を表わすとよい。
第６図のタイミングチャートは本発明方式による第５図
の回路の動作の説明に供する。
の回路の動作の説明に供する。
第６図については、位相加減器６が第１図の回路に付加
されているのみであるため、第６図ａ。
されているのみであるため、第６図ａ。
ｂ、ｃについての説明は省略する。
移相器１への入力であると共にこの位相加減器６の入力
でもある入力Ｖｓｘが今ＶｓｌからＶｓ２に変化したと
すると（変化分△Ｖｓｘ ＝Ｖｓ２−Ｖｓ１ ）、△Ｖ
ｓｘ＝♀９（式（５））であるから、位相加減器６の位
相は△θ、だけ進み、ＶＣＯ４の発振出力の位相もこれ
に追従する。
でもある入力Ｖｓｘが今ＶｓｌからＶｓ２に変化したと
すると（変化分△Ｖｓｘ ＝Ｖｓ２−Ｖｓ１ ）、△Ｖ
ｓｘ＝♀９（式（５））であるから、位相加減器６の位
相は△θ、だけ進み、ＶＣＯ４の発振出力の位相もこれ
に追従する。
入力ＶｓｘがＶｓ２からＶｓｌに変化したときも−△θ
２だけ直ちに進む。
２だけ直ちに進む。
更に位相比較器２に加えられるパルスｄｎ 、 ｇｎの
位相差は入力Ｖｓｘの影響を受けず、ローパスフィルタ
３の時定数を大きくしても過渡特性には全く影響を与え
ない。
位相差は入力Ｖｓｘの影響を受けず、ローパスフィルタ
３の時定数を大きくしても過渡特性には全く影響を与え
ない。
此様に本発明のＰＬＬ方式によれば、ローパスフィルタ
の時定数を小さくしなくても、移相信号に対する出力信
号の応答特性を著しく改善でき、特に標準信号の周波数
が低い場合、自動制御への応用において有効である。
の時定数を小さくしなくても、移相信号に対する出力信
号の応答特性を著しく改善でき、特に標準信号の周波数
が低い場合、自動制御への応用において有効である。
第１図は従来のＰＬＬ方式による３相位相制御信号発生
器の回路ブロック図、第２図はその回路動作の説明に供
するタイミングチャート、第３図は本発明のＰＬＬ方式
による３相位相制御信号発生器の回路ブロック図、第４
図は本発明のＰＬＬ方式におけるＶＣＯと位相加減器の
説明を原理的にするための弛張発振器の回路図、第５図
は本発明のＰＬＬ方式における具体的なＶＣＯと位相加
減器の回路図、第６図は第３図の回路の動作の説明に供
するタイミングチャートである。 １：移相器、２：位相比較器、３：ローパスフィルタ、
４：ｖｃｏ、ｓ：分周器、６：位相加減器。
器の回路ブロック図、第２図はその回路動作の説明に供
するタイミングチャート、第３図は本発明のＰＬＬ方式
による３相位相制御信号発生器の回路ブロック図、第４
図は本発明のＰＬＬ方式におけるＶＣＯと位相加減器の
説明を原理的にするための弛張発振器の回路図、第５図
は本発明のＰＬＬ方式における具体的なＶＣＯと位相加
減器の回路図、第６図は第３図の回路の動作の説明に供
するタイミングチャートである。 １：移相器、２：位相比較器、３：ローパスフィルタ、
４：ｖｃｏ、ｓ：分周器、６：位相加減器。
Claims (1)
- 【特許請求の範囲】 １ 位相比較器、ローパスフィルタ、ＶＣＯを少なくと
も有し、移相器出力をこの位相比較器への入力とすると
共に当該移相器に位相制御信号を導入することによりこ
の移相器の出力の位相を変えるようにしたＰＬＬ方式に
おいて、 上記位相制御信号を制御入力信号とし且つＶＣＯの発振
出力の位相を上記移相器出力の位相変化量に相当する量
だけ加減する位相加減器を有することを特徴とするＰＬ
Ｌ方式。 ２ 上記特許請求の範囲第１項記載のＰＬＬ方式コンデ
ンサ弛張発振器を上記ＶＣＯ（！：し、そのコンデンサ
への所定流入電荷量を加減することにより、上記ＶＣＯ
の発振位相を加減する位相加減器を設けたことを特徴と
するＰＬＬ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52133745A JPS5821968B2 (ja) | 1977-11-07 | 1977-11-07 | Ｐｌｌ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52133745A JPS5821968B2 (ja) | 1977-11-07 | 1977-11-07 | Ｐｌｌ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5466757A JPS5466757A (en) | 1979-05-29 |
| JPS5821968B2 true JPS5821968B2 (ja) | 1983-05-06 |
Family
ID=15111925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52133745A Expired JPS5821968B2 (ja) | 1977-11-07 | 1977-11-07 | Ｐｌｌ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821968B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0879976A (ja) * | 1994-09-07 | 1996-03-22 | Tdk Corp | 非接触型充電器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145240A (ja) * | 1982-02-23 | 1983-08-30 | Matsushita Electric Ind Co Ltd | 発振回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5729200B2 (ja) * | 1973-07-18 | 1982-06-21 |
-
1977
- 1977-11-07 JP JP52133745A patent/JPS5821968B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0879976A (ja) * | 1994-09-07 | 1996-03-22 | Tdk Corp | 非接触型充電器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5466757A (en) | 1979-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214367A (en) | Controller for compressor driven by induction motor | |
| JPS6331476A (ja) | Ｐｗｍインバ−タの制御方法および装置 | |
| RU2050575C1 (ru) | Способ автоматического управления с широтно-импульсным регулированием | |
| JPH0763147B2 (ja) | Ｐｌｌ回路 | |
| JPS58198165A (ja) | Ｐｗｍ変換器の電流検出方法 | |
| US5057705A (en) | Clock formation circuit with phase locked loop control | |
| JPH04208076A (ja) | Ｐｗｍインバータの出力電流検出方法 | |
| JP2626274B2 (ja) | インバータ | |
| RU1798868C (ru) | Способ сдвига фазы пр моугольного напр жени дл управлени вентильными преобразовател ми | |
| JPH02127818A (ja) | 位相同期発振器 | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| JPS6056397B2 (ja) | 無整流子電動機 | |
| JPS62230225A (ja) | 位相比較回路 | |
| JPS5818865B2 (ja) | コウリユウデンゲン ノ ドウキキリカエホウシキ | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| SU1133642A1 (ru) | Способ фазового управлени 2 @ фазным тиристорным преобразователем и устройство дл его осуществлени | |
| JPS63240215A (ja) | Ｐｌｌ回路 | |
| JPH0632788Y2 (ja) | 正弦波信号の移相回路 | |
| JPH0834691B2 (ja) | 電圧形インバータの制御方法 | |
| JP2002095261A (ja) | 電力変換装置 | |
| SU631833A1 (ru) | Линейный преобразователь действующего значени переменного напр жени в посто нное | |
| JPS5936513B2 (ja) | Ｐｗｍ方式インバ−タ | |
| JPS5834985B2 (ja) | Ｐｌｌ ホウシキ | |
| JPH01109969A (ja) | 位相同期クロツクパルス発生装置 | |
| JPH0820480B2 (ja) | 誘導電動機の洩れインダクタンス測定装置 |