JPS5818865B2 - コウリユウデンゲン ノ ドウキキリカエホウシキ - Google Patents

Description

【発明の詳細な説明】 本発明は複数の交流電源の同期切換方式に関する。

従来、同期電動機を起動し、最終的に同期速度に引入れ
る手順として、次のような方法がとられている。

即ち、第１は同期電動機に機械曲番と直結された補助機
によって同期機の回転速度を同期速度付近まで上昇させ
、同期機の誘導起電力を同期検出器で観測し、電源と、
周波数及び位相がほぼ一致した瞬時に、電源の開閉器を
投入し、電源同期に引き入れる方法であり、第２は、同
期機にダンパ巻線を設けることによって誘導機として起
動し、同期速度付近の速度に達した後、界磁巻線に励磁
を加え、すべりに基ずくトルクによって同期に引込む方
法である。

しかし、第１の方法は、補助機を必要するため、補助機
用の電源が必要とされ、又、空間上、保守上も問題があ
った。

しかも開閉器投入のタイミングは、人間が位相検出器で
位相一致を確認して決定するため、安定性、信頼性の点
で十分とは言えない。

一方、第２の方法に関しては、同期化しうるために界磁
巻線に加える励磁電流の大きさ、同期引込み時のすべり
、８１回転機及び負荷の慣性能率（ＧＤ２）の間には、
次のような条件式（１）が要求される。

但し、Ｐｍ：その励磁に対する脱出トルクに相当する出
力（ｋＷ ） ｆ：電源周波数（Ｈｚ ） Ｎ：定格回転数（ｒＰ＝） この条件式（１）から導ひかれるように、定格回転数が
高い用途や、回転機、ないしは負荷のＧＤ２が大きい用
途に対しては、許されるすべりＳの上限は小さい値に制
限される。

ダンパ巻線を用い、誘導機として起動した場合、最終的
なすべりＳの値には限度があるため、これらの用途に対
しては、第２の方法は困難となる。

さらに、ダンパ巻線を設置することが不可能な場合には
、第２の方法は役立たない、などの問題点が存在してい
た。

更に又、一方の電源から他方の電源に切り換える方法と
して、一方の電源の発振器を他方の電源の出力周波数信
号又はそれに対応した信号で同期をかけて行なうことが
考えられる。

しかしながらこの方法では、各電源の発振器はそれぞれ
独立しているため両者の発振器間に周波数差や位相差が
存在し、同期をかけた時点で一方の電源の位相が急変す
るため、この方法を交流電動機駆動用電源の切り換えに
適用すると、特にダンパー効果の少い同期電動機を１駆
動する場合には大きな動揺を引き起し、脱調を招く危険
があり、実用的でない。

本発明は後述のＰＬＬ回路を利用し、負荷に対する電源
切換時に、一方の電源の出力周波数及び位相を、他の電
源のそれに徐々に一致させ、その後置交流電源を切換え
ることによって従来問題となっていた、回転機ないしは
負荷のＧＤ”が大きい場合や、定格回転数が高い場合、
さらにはダンパ巻線を持たない場合の同期機の同期引込
み時の困難を解消するため可変周波数電源により同期速
度近傍まで加速し、加速完了後他方の電源に切換えるこ
とによって電源切換時に、負荷に一時的に大電流が流入
したり、転流失敗したりする欠点をなくして、電源切換
時の安定性、信頼性、制御性を確保する複数の交流電源
の同期切換方式を提供することを目的としている。

まず、本発明の一要素として適用する自動位相調整回路
（ｐｈａｓｅ １ｏｃｋｅｄ １ｏｏｐ回路以下単にＰ
ＬＬ回路と云う）について説明する。

このＰＬＬ回路とは、第１図に示すように、位相比較器
ＰＣ，低域ろ波器ＬＰＦ、電圧制御発振器ＶＣＯによっ
て構成されている。

基準入力信号ｆｉ と比較入力信号ｆｏは、位相比較
器ＰＣで比較され、このＰＣは両者の位相差に対応した
電圧を発生する。

この電圧は次段の低域涙液器ＬＰＦに加えられ、高調波
成分が除かれると共に、不完全積分される。

最終段の電圧制御発振器ｖＣＯでは、印加された入力電
圧に対応した周波数の方形波が発振される。

この構成で第１図の破線のように、電圧制御発振器■Ｃ
Ｏの出力信号を、位相比較器ＰＣの比較入力信号として
帰還すれば、比較入力信号の位相が基準入力信号に比較
して遅れている（あるいは周波数が低い）場合、位相比
較器ＰＣの出力電圧は大きくなり、それに伴って電圧制
御発振器ＶＣＯの発振周波数は高くなるように動作する
。

一方出力信号の位相が基準入力信号より進んでいる場合
には電圧制御発振器■ＣＯの発振周波数は低下する。

即ち、帰還構成をとることにより、電圧制御発振器ＶＣ
Ｏの出力信号の周波数は基準入力信号と一致するように
自動的に制御される。

そこでこのＰＬＬ回路の構成要素について具体的に説明
を加えると、位相比較器ＰＣは第２図ａに示す如く例え
ば排他的論理和回路ないしはＦｌｉｐ−Ｆｌｏｐ回路で
実現され、Ｆｌｉｐ−Ｆｌｏｐ回路を用いた場合には第
２図すのように基準入力信号ｆｉ及び比較入力信号ｆＯ
が位相比較器ＰＣの入力として印加された場合、両者の
位相差に応じて、パルス幅が変化するパルス列が、出力
Ｑに発生する。

平均電圧を利用する都合上、上のレベルとしては＋Ｖ／
２、下のレベルとしては、−Ｖ／２を用いる。

また低域涙液器ＬＰＦとしては公知の例えば第３図ａに
示すような演算増幅器ＯＡを備えた構成のものが用いら
れる。

また精度を必要としない場合には抵抗Ｒ１ｙ Ｒ２及び
コンデンサＣのみで構成としてもよい。

低域ｐ波器ＬＰＦの積分定数や、利得の調整により、周
波数や位相の変化に追従する応答時間を調整することが
出来る。

このＬＰＦの出力は位相比較器ＰＣの各入力信号ｆｉ、
ｆｏ の位相差に応じて第３図すに示すように変化する
。

電圧制御発振器■ＣＯは例えば第４図のように積分回路
とシュミットトリガ−回路ＳＴによって構成され、その
出力周波数ｆｏは、ｖＣＯの入力電圧に対応して直線的
に変化する。

次に本発明である上述のＰＬＬ回路を用いた交流電源切
換方式の一実施例につき第５図を用いて以下具体的に説
明を加える。

なお第５図から第１０図において同一部分には同一符号
を付しその説明は省略する。

この第５図に示した一実施例は、各位相制御回路ＰＨＣ
を有する２個の電源ＰＳ１゜ＰＳ２．ＰＬＬ回路及び負
荷りで構成される。

電源ＰＳＩ、ＰＳ２は他制式のインバータ電源であると
する。

電源ＰＳ１の他制周波数信号はＰＬＬ回路の出力Ｃから
与えられる。

他方、電源ＰＳ２の他制周波数信号は発振器ｏｓｃ２の
出力から与えられる。

ＰＬＬ回路ＰＬＬの基準入力信号ＡはＳＣを経て、第１
の発振器０８ＣＩないしは第２の発振器０８Ｃ２から与
えられる。

また比較入力信号ＢはＰＬＬ回路の出力Ｃから直接帰還
される。

電源ＰＳ１．ＰＳ２の出力と負荷り間の母線には各々開
閉器Ｓ１．Ｓ２が設けられている。

まず負荷りへ電力を供給する電源がＰＳｌからＰＳ２に
切換えられる場合の動作手順を説明する。

最初、開閉器Ｓ１．Ｓ２のうち、Ｓｌが閉じられ、Ｓ２
が開かれており、電源ＰＳ１から負荷りに発振器ｏｓｃ
ｉの周波数ｆ１の電力が供給されてＧ）る。

つまりスイッチＳｃはＤ側に投入されておりＰＬＬ回路
ＰＬＬの基準入力信号Ａは発振器０８ＣＩにより、スイ
ッチＳｃを経て加えられる。

以上の帰還構成により、定常状態においては、信号Ａ、
ＢＣの周波数は一致し、インバータ電源ＰＳ１の周波数
は、発振器０８ＣＩによって、ＰＬＬ回路ＰＬＬを介し
て間接的に制御されている。

次に、負荷りに対する周波数を、その時点での電源ＰＳ
１の周波数ｆ１から電源ＰＳ２の周波数（発振器ｏｓｃ
２の）ｆ、に切換える要求が生じた場合、まず、スイッ
チＳｏをＤからＥに切り換えることによって、ＰＬＬ回
路ＰＬＬの基準入力信号Ａは発振器ｏｓｃ１の信号ｆ１
から、電源ＰＳ２周波数を制御するための発振器ｏｓｃ
２の信号ｆ２におきかえられる。

その後、ＰＬＬ回路の出力信号Ｃは帰還動作に従って、
その周波数が基準入力信号Ａ（ｆ２）に一致するように
動作し、その結果、ある時間経過後、電源ＰＳ１の出力
層シ波数ｆ１は、電源ＰＳ２の周波数制御信号である発
振器０８Ｃ２の出力周波数ｆ２と一致する。

しかも、Ｐ Ｌ回路ＰＬＬの基本動作に基ずき、周波数
及び位相の一致後、この状態が保持される。

従って、周波数一致後の任意の時点で、開閉器 。

Ｓｌを開放し、開閉器Ｓ２を投入すれば、電源ＰＳ１及
びＰＳ２の周波数及び位相が一致した状態で、即ち同期
化した状態でＰＳｌからＰＳ２への電源切換えが実行さ
れる。

ここで同期化とは、両電源の周波数及び位相が完全に一
致した場合だ・けでなく、若干の位相があっても、それ
が許容される範囲内であれば同期化とみなすことが出来
る。

逆に、電源ＰＳ２からＰＳｌに切換えを行ないたい場合
には以上の手順を遂次、逆に実行する即ち、スイッチＳ
ｏをＥ側に切換え電源ＰＳ１を発振器０８Ｃ２の周波数
ｆ２に合わせＳ２を開放し、Ｓｌを投入した後スイッチ
ＳｏをＤ側に切換えることによって同様に実施される。

次に本発明の他の実施例としてまず電源に関しては本実
施例では可変周波数電源から、他の可変周波数電源への
切換方式に関するものであったが、可変周波数電源から
定周波数電源への切換、ないしはその逆の切換も可能で
ある。

他の実施例の構成を例えば第６図の如く定周波数電源Ｐ
ＳＣの周波数を得るためその出力母線から変圧器ＰＴ、
整形回路ＳＣを介してスイッチＳｃのＥ側に接続供給す
れば、上述と同様に実施できる。

第７図は、本発明の他の実施例でＰＬＬ回路への比較入
力信号を精度向上などを目的としてＰＬＬ回路の出力Ｃ
から直接帰還せずに、電源ＰＳ１の出力信号から選択す
るようにしたものである。

更に本発明の更に他の実施例について第８図を参照して
説明する。

例えばインノく一夕位相制御回路ＰＨＣがリングカウン
タで構成され、その結果・電源ＰＳ１の外部周波数制御
信号として電源ＰＳ１の出力周波数に対して一定関係、
例えば６倍のものが要求されるような場合にも本発明の
適用が可能である。

即ち、例えば電源ＰＳ１の出力から、ＰＬＬ回路ＰＬＬ
の比較入力端子Ｂへの経路中に１／６の分周回路１／６
を挿入することによって所定の目的を達することができ
る。

また本発明を適用した第９図に示した実施例について説
明をする。

即ち段階的に周波数を変化させるためにスイッチＳｏを
設け、これを順番に切換えて行くようにしても上述と同
じようにスムーズに同期化投入できる。

また次に本発明を適用した第１０図に示した実施例につ
いて説明する。

即ち負荷に関しては、単に同期機の゛みに限らず、一定
すべり制御を行なう誘導機や、サイリストモータなど、
本発明の主旨に沿った制御機器に応用が可能である。

例えばサイリストモータＴＭに応用する場合には、サイ
リストモータＴＭの位置検出器ＰＳの出力を発振器０８
ＣＩの出力信号とおきかえて、基準入力信号Ａとするよ
うな構成とすればよい。

さらには電源切換時点での両電源の位相が一致するとい
う利点を生かし、開閉器Ｓｌ、Ｓ２の切換時間をオーバ
ラップさせて、インバータ中の電流急変による影響を減
少させるなどの手段も効果がある。

以上述べてきたように、本発明によれば、電源切換時点
において両電源の周波数、及び位相が一致す乞ため、従
来困難とされた負荷、回転機のＧＤ２が大きい同期機や
定格回転数が高い同期機の同期引込みを確実なものとし
、同期引込み時の乱調、脱調、電流急増、転流失敗など
の諸問題を解決して、安定性、信頼性、制御性の点です
ぐれた電源切換えを行ないうる効果をもつ。

さらに注目すべき点としては、切換時点における両型源
の周波数ｆ１．ｆ２がＰＬＬ回路のロックレンジ内の任
意の値でよく、このロックレンジはＰＬＬ回路の利得を
変更することによって、変更できるためｆｌとｆ２の巾
に融通性がある。

又、スイッチＳｏがＤからＥに切換えられた後、ｆｌが
ｆ２に一致するまでに要する時間を、ＰＬ’Ｌ回路中の
抵抗ないしはコンデンサの値を適当に定めることにより
、広い巾で設定が可能で、そのため、加速に要する時間
を制御できる利点が挙げられる。

さらには、電源ＰＳｉが電源ＰＳ２に最終的に切換えら
れた後、スイッチＳｏをＥからＤに切換えることにより
、電源ＰＳ１、及びＰＬＬ回路ＰＬＬは電源ＰＳ２の主
幹回路から分離されるため、１組の電源Ｐｓｉ、ＰＬＬ
回路を用いて、複数の回転機を次々に起動、同期引込み
を行っていくような用途が考えられる。

【図面の簡単な説明】

第１図乃至第４図は本発明の一構成要素である自動位相
調整回路ＰＬ土土踏路構成図及びその動作原理を説明す
るための図、第５図乃至第１０図は夫々本発明の一実施
例及び他の実施例を示す構成図である。 ＰＣ・・・・・・位相比較器、ＬＰＦ・・・・・・低域
ｒ波器、■ＣＯ・・・・・・電圧制御発振器、ＳＴ・・
・・・・シュミットトリガ−回路、ＰＳｌ 、２．ＰＳ
Ｃ・・・・・・電源、ＰＨＣ・・・・・・位相制御回路
、０８Ｃ１，２・・・・・・発振器、ｌ／６・・・・・
・ｌ／６分周器、ＰＬＬ・・・・・泪動位相調整回路（
ＰＬＬ回路）、ｓＣ・・・・・・整形回路。

Claims (1)

【特許請求の範囲】
1. １ 複５数の交流電源のうち（、ｓｆれかを選択して交
   流電動機を駆動するようにした装置において、前記交流
   電源のうち少なくとも１つの電源に周波数基準入力信号
   に応じて出力周波数を制御出来る自動位相調整回路を設
   け、該交流電源から他の交流型への切り換え或はこの逆
   の切り換えを行なう際に、前記自動位相調整回路の周波
   数基準入力信号として他の交流電源の出力周波数信号又
   はそわに対応した信号を与え、両型源の出力周波数及び
   位相を徐々に一致させ同期化した後に切り換えるように
   したことを特徴とする交流電源の同期切換方式。