JPS58220220A - 周波数検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は周波数検出回路に係り、特にデジタル記録再生
システムに適用され最大及び最小反転周期が定められた
所定の変調方式を用いて記録された情報信号を復調する
に際して上記最大又は最小反転周期を検出する周波数検
出回路に関する。

〔発明の技術的背景〕

生来アナログ情報である信号例えば音響信号（オーディ
オ信号）をデジタル信号に変換する所謂ＰＣＭ方式（Ｐ
ｕ１ｓｅ　Ｃｏｒｄ　Ｍｏｄｕｌａｔｉｏｎ８ｙｉｔｅ
ｍ　）の使用は、記録再生信号の高品質化等のメリット
により、近年活発化されつつある。

該ＰＣＭ方式に従ったオーディオ信号の記録に際しては
、アナログ信号を標本化し、量子化し、そして符号化し
て、峡終的に２値レベルを有するデジタル信号として情
報記録媒体例えば光ディスク（Ｄ　Ａ　Ｄ　：　Ｄｉｇ
ｉｔａｌ　Ａｕｄｉｏ　Ｄｉｓｋと称される）に記録さ
れる。このとき、上記信号は誤り訂正処理されて後変調
されるが、該変調方式としては、例えばＥ　Ｆ　Ｍ　（
Ｅｉｇｈｔ　ｔｏ　Ｆｏ、ｕｒｔｅｅｎＭｏｄｕｌａｔ
ｌｏｎ　）、３　Ｐ　Ｍ　（３Ｐｏ５ｉｔｉｏｎ　Ｍｏ
ｄｕｌａｔｉｏｎ）等が適用され、最大及び最小の反転
周期が定められている。

従来の周波数検出回路は、基本的にエツジ検出回路、カ
ウンタ、コンパレータ及びレジスタ（例えば最大反転周
期格納用レジスタ）を含んで構成、されており、再生入
力信号は上記エツジ検出回路によってそのノ母ルスエツ
ジが検出されてカウンタに供給される。カウンタは入力
信号の検出されたノｆルスエツジ間隔を、復調りｐツク
信号に基づいてカウントする。カウンタのカウント値は
コンパレータに供給され、ここにおいて最大反転周期（
Ｔｍａｘ　）格納用レジスタからのレジスタ値と比較さ
れる。コンミ４レータでの比較処理において、上記カウ
ンタのカウンタ値カＴ　ｍａｘ　レジスタのレジスタ値
よりも大きい場合は、カウンタのカウンタ値を新レジス
タ値として上記Ｔｍａｘレジスタヘロードする。このよ
うな操作により、所定期間での最大反転周期値（Ｔｍａ
ｘ　）をレジスタに格納しておくことができる。

〔背景技術の問題点〕

上述の９口く構成された従来の周波数検出回路によれば
、最大又は最小の反転周期の検出に際しての検出分解能
を向上するためには、復調クロック信号の周波数を高く
設定することが必要であった。例えば検出分解能を２倍
にするためには２倍のクロック固波数を有する復調クロ
ック信号をカウンタに供給しなければならない。

従ってこの場合のカウンタとしては、上記高置波数クロ
ック信号に同期して動作できる程度のマージンをもって
いることが必須条件となる。

しかしながら、カウンタのクロックマージンを向上する
ことはカウンタの構成の複雑化笈び製造コストの上昇を
併ない好ましいことではない。

即ち、従来においては、カウンタが必要とされるクロッ
クマージンを有していない場合には、検出分解能を向上
することは期待できないという問題があった。また、検
出分解能の向上に限らず、同一の分解能を有する周波数
検出回路におけるカウンタのクロックマージンの軽減化
に対して、何ら有効的な処理をおこなうことができなか
った。

〔発明の目的〕

本発明は上記事情に罐みてなされたものであって、その
目的は検出分解能に対応して要求されるカウンタのクロ
ックマージンを軽減化し以って検出分解能の向上を容易
におこなうことができる周波数検出回路を提供するにあ
る。

〔発明の概要〕

本発明の周波数検出回路は、所定の変調方式に従って個
有に設定された反転回期制限値を有するデジタル入力信
号を復調するに際して検出されたＡ？ルスエツジ間隔を
所定の周波数を有するクロック信号に基づいてカウント
するカウント部と設定データを格納するレジスタ部と、
カウンタ部及びレジスタ部からの出力を互いに比較する
コンＡｌレータ部とを具備している。上記カウンタ部は
複数個設けられかつ互いに並列に接続されている。各カ
ウンタ部からの出力は互いに加算されてコンＡｌレータ
部へ供給され、この場合複数個のカウンタ部には夫々上
記クロック信号の周波数と同等若しくは分間された周波
数を有する信号がクロック信号として供給される。これ
により上述した目的を達成することができる。

〔発明の実施例〕

先ず、本発明の一実施例が適用される光学式％式％ （ＤＡＤ）再生装置の概要につき説明する。

第１図に示すように、ディスクモータ５０によって回転
駆動されるターンテーブル５２上に装着された情報記録
媒体、例えば光ディスク５４は、光学式ピックアップ５
６によって再生される。この場合、光学式ピックアップ
５６は、半導体レーザ５６ｍからの出射光をビームスプ
リッタ５６ｂ及び対物レンズ５６ａを介して光ディスク
５４の信号記録面に照射し、該光デイスり５４に所定の
変調方式例えばＥＦＭ変調及びインタリープを併った形
態で記録されている情報信号（オーディオ信号）のデジ
タル（ＰＣＭ）化データに対応したビット（反射率の異
なる凹凸）からの反射光を対物レンズ５６ｃ及びビーム
スプリッタ５６ｂを介して４分割フォトディテクタ５６
ｄＫ４びく。該４分割フォトディテクタ５６ｄで光電変
換された４つの再生信号を外部に出力可能に構成されて
おり、４分割フォトディテクタ５６ｄはピックアップ送
りモータ５８によって、光ディスク５４の半径方向にリ
ニア駆動される。

而して、４分割フォトディテクタ５６ｄからの４つの再
生信号は、マ）　ＩＪクス回路６０に供給されて所定の
マ）　ＩＪクス演算処理が施されることにより、フォー
カスエラー信号Ｆ、）ラッキングエラー信号Ｅ及び高周
波信号ＲＦに分離される。

フォーカスエラー信号Ｆは、フォーカスサーチ回路６２
からのフォーカスサーチ信号と共に、上記光学式ピック
アップ５６のフォーカスサー？系ＦＳの駆動に供せられ
る。またトラッキングエラー信号Ｅは、後述するシステ
ムコントローラ６４を介して与えられるサーチ制副信号
と共に、光学式ピックアップ５６のトラッキングサー？
系Ｔ８の駆動及びピックアップ送りモータ５８のリニア
トラッキング制御に供せられる。

高周波信号ＲＦは、主再生信号成分として再生信号処理
系６６に供給される。該再生信号処理系６６は、先ず再
生信号をスライスレベル（アイノ臂ターン）検出器６８
によって制御される波形整形回路７０に導いて不要なア
ナログ成分及び必要とするデータ成分を分離し、データ
成分のみをＰＬＬ型で成る周期クロック再生回路２２及
び信号処理系７４のエツジ検出器７４ａに供給する。

この状況において、同期クロック再生回路７２からの周
期クロックは、データ復調用として上記信号処理系７４
における周期信号分離用クロック生成回路７４ｂに纒□
かれて、同期信号分離用クロック信号の生成に供せられ
る。

一方、上記エツジ検出器７４ｍを通った再生信号は、同
期信号検出６７４Ｃに供給され、上記同期信号分離用ク
ロック信号により同期信号が分離されると共に、復調回
路７（ｄによりＥ　ＦＭｉ調される。また、同期信号は
、同期信号保護回路７４ｅを介して、誤動作防止用に保
護された状態で、上記同期信号分離用クロック信号と共
に入力データ処理用タイミング信号生成回路１４１に導
かれる。

また、褒詞信号は、データ・９ス入出力制副回路７４ｇ
を介して、後述する他の信号処理系７６０入出力制■回
路７６ｍに供給されると共に、そのうちのサブコードで
あるコントロール信号及び表示信号成分が、コントロー
ル表示処理回路７４ｂ及びサブコード処理回路７４１に
供給される。上記サブコード処理回路７４ｉで必要なエ
ラー検出及び訂正が施されたサブコードデータは、シス
テムコントローラ用インターフェイス回路７４Ｃ４を介
してシステムコントローラ６４に伝送される。

上記システムコントローラ６４は、マイクロプロセッサ
インタフェイス回路及びドライバ用巣槓回路等を有して
成り、コントロールスイッチ７８からの指令信号により
、ＤＡＤ再生装置を所望の状態に制御すると共に、上述
のサブコード（例えば再生曲のインデックス情報等）を
表示器８０に表示せしめるのに供せられる。・上記入力
データ処理用タイミング信号生成回路７４ｆからのタイ
ミング信号は、データセレクト回路７４ｊを介して上記
データバス入出力側副回路７４ｇの制御用に供せられる
。同時に上記タイミング信号は、周波数検出器？’４　
ｋ及び位相検出器？４１並びにＰＷＭ変潤器７４ｍを介
して、上記ディスクモータ５゛０を線速度一定（ＣＬＶ
）方式で駆動するための自動周波数割前（ＡＦＣ）及び
自動位４目制御（ＡＦＣ）用に供せられる。

この場合、位相検出器７４７には、水晶発振器７４ｎか
らの発振信号に基づいて動作するシステムクロック生成
回路７４ｐからのシステムクロック信号が供給されてい
る。

而して、上記他の信号処理回路７６の入出力制御回路７
６ｍを通った復調データは、エラー検出及び訂正又は補
正用のシンドローム検出器７６ｂ１エラーポインタ制御
回路７６ｃ１訂正回路７６ｄ及びデータ出力回路’ｉ６
ｅを介して必要なエラー打止、ディンタリーブ、エラー
補正等の処理がなされて、デジタル／アナログ（Ｄ／Ａ
　）変換器８２に供給される。

この場合、外部メモリ制御回路１６１は、上記データセ
レクト回路７４ｊと共働して、訂正に必要なデータが格
納されている外部メモリ８４を制御することにより、上
記入出力制御回路１６ｍを介して旺正に必要なデータを
取り込む如くなされている。また、タイミングコントロ
ール回路７６ｇは、上記システムクロック生成回路７４
ｐからのシステムクロック信号に基づいて、エラー打止
及び補正に必要なタイミングコントロール信号を供給す
るように機能する。

ミューティング（検出）制御回路７６ｈは、上記エラー
ポインタ制御回路１６ｃからの出力又はシステムコント
ローラ６４を介して与えられるコントロール信号に基づ
いて、エラー補正時及びＤＡＤ再生装置の動作開始、終
了時に必要となる所定のミューティング制御をおこなう
。

このようにして、Ｄ／Ａ変侠器８２によりアナログ信号
に変換されたオーディオ再生信号は、低域フィルタ８６
及び増幅器８８を介して、スピーカ９０に供給される。

以下、上述のようなＩ）　Ａ　Ｄ再生装置に適用される
本発明の一実施例について説明する。

゛第２図に、本発明の＠１の実施例である周波数検出回
路を示す。光ディスク５４　（＠１図）から光学式ピッ
クアップ５６により再生されたデジタル入力信号は、例
えばＥＦＭ変調に従って既知の最大反転周期Ｔｍａｘ及
び最小反転周期Ｔｍ１ｎが予め決められている。該入力
信号１００はエツジ検出回路１０２に供給される。この
エツジ検出回路１０２によってＡＩルスエツジが検出さ
れて、カウンタ制御信号１０４が生成される。カウンタ
制御信号１０４は、互いに並列に接続されている２個の
カウンタ１０６，１０Ｂに供給される。クロック入力端
子１１０は一方のカウンタ１０８に接続されると共にイ
ンバータ１１２を介して他方のカウンタ１０６に接続さ
れている。従って、カウンタ１０６に対しては、復調ク
ロック信号１１４はインバータ１１２によって反転され
て後供給される。カウンタ１０６は、反転された復調ク
ロック信号に基づいて入力信号１００の・母ルスエッジ
間隔をカウントし、カウンタ１０８は復調クロック信号
に基づいて上述と同様に動作する。これらのカウンタ１
０６，１０Ｂの出力端は加算器１１６に接続されており
、カウンタ１０６．１０Ｂのカウント値１１８．１１１
０は加算器１１６に供給される。

加算器１１ｇは入力信号１００中の次の・母ルスエツジ
を受信した時点で、両カウンタ１ｏ６゜１０８の出力を
加算処理し、その加算データ１２２をコントロ−ラ１２
４の第１の入力端に供給する。該コントロ−ラの第２の
入力端には、例えば最大反転周期値格納に係るカウンタ
型レジスタ１２６が接続されている。該カウンタ型レジ
スタ１２６はＴｍａｘに相当するレジスタ値１２８をコ
ントロ−ラ１２４に供給スル。コントロ−ラ１２４は、
上記加算データ１２２及びレジスタ値１２８を比較し、
加算データ１２２の方がレジスタ値１２８より大きい場
合に限り、出カッ母ルス１３０をカウンタ型レジスタ１
２６へ伝送し、これによりカウンタ型レジスタ１２６の
レジスタ・値を１１″だけ増加即ちカウントアツプする
。このようＫして、所定期間上記操作を繰り返しおこな
った後、カウンタ型レジスタ１２６は復調クロック信号
１１４の２倍の周波数によってカウントされた最終的な
最大反転周期としてレジスタ値１３２を出力する。

このように構成された本発明の第１の実施例によれば、
２個のカウンタ１０６．１０ｇを設け、その一方には復
調クロック信号１１４を反転して供給することにより、
夫々ノＪ？ルス間隔をカウントするように構成される。

また、両カウンタ１０６．１０１１からのカウンタ値１
１８゜１２０は加算されて、Ｔｍａｘレジスタ１２６の
レジスタ値と比較される。従って、カウンタな動作させ
る１Ｍ１４クロツク信号１１４のクロック周波数を置く
設定することなく、周波数検出に係る分解能を実質的に
２倍に向上することができる。従って、カウンタ１０６
．１０８に要求される時間マージンは従来と同様で済む
から、結果的にクロックマージンを軽減化することがで
きる。

第３図に１本発明の第２の実施例である周波数検出回路
を示す。尚、上述した第１の実施例と同様の構成要素に
ついては同様の参照符号を付してその説明は省略する。

クロック入力端子１１０はＮ分周器１４０を介してＮ段
νフトレ：′１・１ ジスタ１４２に接続されており、偵調クロック信号１１
４をまずＮ分固し、その後Ｎ段シフトレジスタ１４２に
おいて順次シフトされてＮ個５ の出力端から出力される。該Ｎ段シフトレジスタのＮ個
の出力端は夫々Ｎ個の互いに並列なカウンタ１４４−１
　、１４４−２　、１４４−３　、・・・、１４４−Ｎ
に入力される。Ｎ個のカウンタ１４４−１　、１４４−
２゜１４４−３　、・・・、　１４４−Ｎには、エツジ
検出回路１０２からのカウンタ副脚信号１０４が夫々供
給されている。これらのカウンタの出力端は加算器１４
６に接続されている。

このように構成された本発明の第２の実施例によれば、
１夏調りロック信号１１４をＮ分周し、Ｎ段のシフトレ
ジスタ１４２を介してＮ個のカウンタ１４４−１　、１
４４−２　、１４４−３　、・・・、　１４４−　Ｎの
夫々に対してクロック信号として供給すると共に、上記
カウンタの出力を全て加算した後コンパレータ１２４に
入力するように構成されている。従って、同等の周波数
検出分解能を得るに際して各カウンタに要求されるクロ
ックマージンは実質的に１７′Ｎに大幅に緩和軽減化す
ることができる。

尚、本発明は上述した実施例に限定されるも６ のではなく、当該発明が嘱する技術分野における当業者
により、本発明の範囲内で種々変形されても良いのは勿
論である。例えば、上述の実施例においては、ＥＦＭに
従って設定される反転周期のうち最大値（Ｔｍａｘ）を
用いて周波数検出をおこなうように構成されたが、これ
に限らず最小反転周期（Ｔｍｌｎ）を用いても同等の効
果を得ることができる。即ち、この場合には、コンパレ
ータでの比較処理に係る被処理データ間の大小関係を逆
に設定すると共に１カウンタ型レジスタとしてダウンカ
ウンタ型を適用すれば良い。

以上述べたように、本発明によれば、検出分解能に対応
して要求されるカウンタのクロックマージンを軽減化し
以って検出分解能の向上を容易におこなうことができる
周波数検出回路を提供することができる。

【図面の簡単な説明】

゛第１図は周波数検出回路が適用されるデジタル・オー
ディオ・ディスク（ＤＡＤ）再生装置の基本的な全体構
成を示すブロック図、第２図は本発明の第１の実施例で
λる周波数検出回路のブロック図、第３図は本発明の＠
２の実施例である周波数検出回路のブロック図である。 １０２・・・エツジ検出回路、１０６．ＪＯＢ。 １４４−１．１４４−２．１４４−３　、・・・、１４
４−Ｎ・・・カウンタ、１１６．１４６・・・加算器、
１２４・・・コンパレータ、１２６・・・カウンタ型レ
ジスタ、１４０・・・Ｎ分周器、１４２・・・Ｎ段シフ
トレジスタ。

Claims (1)

【特許請求の範囲】
1. 所定の変調方式に従って個有に設定された反転周期制限
   値を有するデジタル入力信号を復調するに際して検出さ
   れた／４ルスエツジ間隔を所定の周波数を有するクロッ
   ク信号に基づいてカウントするカウンタ手段と、設定デ
   ータを格納するレジスタ手段と、前記カウンタ手段及び
   前記レジスタ手段からの出力を比較するコンパレー２手
   段とを具備し、前記カウンタ手段は複数個かつ互いに並
   列に設けられ、これらのカウンタ手段からの出力は加算
   されて前記コンパレータ手段に供給されると共に、前記
   複数個のカウンタ手段には前記り四ツク信号の周波数と
   同等若しくは分用された周波数を有する信号がクロック
   信号として夫々供給されることを特徴とする周波数検出
   回路。