JPS58221437A - 描画制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は描画制御装置に関するものである。

従来、電子線等によシ描画を行う描画装置では多量の描
画データを高速にアクセスする必要のため、第１図に示
すように描画ブロックに応じた描画データを、大容量デ
ィスクなどのファイルメモリー２から大容量ＩＣメモリ
等により構成される描画メモリ５へ、描画メモリインタ
フェース４全通し１移し、この後描画制御系６により描
画機構部７に対する制御データ（例えばプシンキング、
位置、ビーム形状等）に変換して描画動作を行っている
。ところが、このような構成において、制御計算機１か
らみれば、描画メモリ５Ｆｉインタフエース４を介した
外部メモリとして見なされ、データ転送にあたっては、
ファイルメモリ２からメインメモリ３へ一度直接転送な
どの手法でデータを移した後、メインメモリ３からあら
ためて描画メモリ５へ移す処理が行なわれる。そのため
、実装されたメインメモリ３のうち転送用バッファとし
て使用可能なメモリサイズおよび高速転送の多重化等の
制約を受け、データの転送速度が低下し、データネック
による描画速度の減少が発生しやすい等の欠点がある。

又、描画データに対し制御計算機１によって演算をほど
こす場合、描画メモリ５よシメインメモリ３へ移すなど
してメインメモリ上で演算を行うため処理時間が長くな
る上、演算内容が実装メモリサイズの大きさで制約され
るなどの欠点があった。

本発明の目的は、描画データの高速な転送が可能となる
と共に、描画のための演算処理時間を縮少し得るように
した描画制御装置を提供することにある。

本発明は、描画メモリを幾つかにブロックに分け、各ブ
ロックを選択的に制御計算機に直接接続する切換回路を
設けたものである。

以下、実施例を用いて本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図であって、
第１図と同一部分は同一記号で表わしている。同図にお
いて、描画メモリ１１はいくつかのブロックに分けられ
、そのブロックの一つは切換回路１０によシ制御計算機
１のメインメモリバス８に選択的に切換接続できるよう
に構成されている。従って、選択されたブロックについ
ては、メインメモリ３と同様の転送処理が可能になる。

この結果、描画データはファイルメモリ２から一回の転
送で描画メモリ１１へ送る事ができる。又、実装メイン
メモリ３のサイズにかかわりなく、描画メモリ１１のブ
ロックサイズと、描画メモリ１１に割当て得るアドレス
空間の大きさできまる大ブロツク転送が可能となる。又
、計算機１による図形演算にあたっては、メインメモリ
３と同等であり、演算速度の向上が図れる。そして、選
択するブロックを適時切り換える事により、制御計算機
１のアドレス空間を拡大できる。計算機１に接続されな
い他のブロックは、切換回路１２によシ描画制御系６に
接続され、描画機構部７への制御データが作成される。

第３図に、切換回路１０の詳細を示す。アドレスセレク
ト回路２０により、メモリバス８の上位アドレス線によ
り、描画ブロックアクセス信号２３を得る。また、別途
計算機より制御されるブロック切換レジスタ２７の出力
から指定すべきブロックセレクト信号２４を得る。これ
等の信号よりバス接続信号２５を得て、バス開閉スイッ
チ２２を制御し、描画メモリ１１との接続を行う。

以上の説明から明らかなように本発明によれば、描画デ
ンタの高速転送が可能となり、また演算速度の向上が図
れるなどの効果がある。

【図面の簡単な説明】

第１図は従来の構成を示すブロック図、第２図は本発明
の一実施例を示すブロック図、第３図は切換回路の一例
を示す回路図である。 １・・・制御計算機、２・・・ファイルメモリ、３・・
・メインメモリ、４・・・描画メモリインタフェース、
５゜１１・・・描画メモリ、６・・・描画制御系、７・
・・描画機構部、１０．１２・・・切換回路。 茅ｌ　固 ＄２　囚

Claims (1)

【特許請求の範囲】
1. １、描画データを制御計算機の制御下で大容量ファイル
   メモリから受取り一時記憶する描画メモリを有し、上記
   描画データに対した描画を電子線等を用いて行う描画制
   御装置において、上記描画メモリを所定サイズのブロッ
   ク別に選択的に上記制御計算機に直接接続する切換回路
   を設けたことを特徴とする描画制御装置。