JPS6160163A

JPS6160163A - デ−タ転送方式

Info

Publication number: JPS6160163A
Application number: JP18194484A
Authority: JP
Inventors: Hikari Niimura; 新村　光; Taketoshi Yasumuro; 武寿安室
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1984-08-31
Filing date: 1984-08-31
Publication date: 1986-03-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報処理装置内のデータ転送に関するもので、
記憶部から読み出したデータを周辺装置または記憶部に
書き込む際の該データの転送の制御に係るものである。

〔従来の技術〕

中央処理装置（ＣＰＵ）に接続されたアドレスバスとデ
ータバスに記憶部と入出力装置等が接続されている系（
システム）において、Ｗｒ　ｉ　−ｔｅの動作のため記
憶部に格納されているデータを入出力装置に出力する場
合の制御方式として、従来、次の２通シの方式があった
。

すなわち、その１つは、中央処理装置がアドレスバスを
用いて指定したアドレスのデータを記憶部がデータバス
に送出し、これを中央処理装置が内蔵するレジスタに格
絡して、次にアドレスバスにより、データを出力すべき
装置のアドレスを指定してデータバス上に前記レジスタ
に格納しておいたデータを送出する。そして、該当する
アドレスを持つ装置が該データを読み込むことにより、
記憶部、入出力装置間のデータ転送が終了すると言う主
たる制御が中央処理装置のプログラムによって行なわれ
る方式である。

まだ、他の１つはダイレクト・メモリ・アクセス（ＤＭ
Ａ）と呼ばれる方式によるもので、これは周辺装置等に
ＤＭＡ制御装置を設けて、データ転送前の準備と転送後
の処理以外は中央処理装置のプログラムの介在外しにＤ
ＭＡ制御装置が記憶部と入出力装置間のデータ転送を直
接性なうもので、高速表データ転送の請求されるディス
ク装置などに良く使用されている。

〔発明が解決しようとする問題点〕

上述した従来のデータ転送方式の内前者の中央処理装置
のプログラムによ多制御する方式においては、アドレス
バスな用いて指定することにより、記憶部がデータバス
上に送出した該当するアドレスのデータを中央処理装置
が内蔵するレジスタに格納してから、再びアドレスバス
な用いて転送先の周辺装置等のアドレスを指定して、該
データをデータバスに送出すると言う２行程の処理を行
なわガければガらないから、高速力データ転送が期待出
来ず、また、中央処理装置のデータ転送に係る負担が太
きいから処理能力が阻害を受けると言う問題点があった
。

また後者のダイレクト・メモリ番アクセスによる方式に
おいては、元元この方式が１回に多量のデータを高速で
転送するに適した方式であるから、少量のデータを頻繁
に転送するような場合にはその性能を生かして使うこと
が出来ないと言う問題点があった。

本発明はこのような従来の問題点に鑑み、少３　。

量のデータを頻繁に転送するよう表場合にも対応し得る
高速々データ転送方式を提供することを目的としている
。

〔問題点を解決するための手段〕

そしてこの目的は本発明によれば特許請求の範囲に記載
のとおシ、中央処理装置と記憶部あるいは入出力装置が
それぞれアドレスバスとデータバスに接続されていて、
中央処理装置の制御によりアドレスバスで指定されたア
ドレスの転送元の装置または領域からデータバス上に送
出されたデータを、次にアドレスバスで指定されたアド
レスの転送先の装置または領域に転送する系において、
アドレスバス上のアドレス情報を中央処理装置のアドレ
ス出力またはデータ出力のいずれから得るかを切り換え
る手段を設け、中央処理装置がアドレスバスで転送元の
アドレスを指定すると共に、上記手段により、予めデー
タ出力として用意した・転送先のアドレスをアドレスバ
スに乗せることによりデータ転送を行なうことを特徴と
するデータ転送方式にょ・　４　・シ達成される。そして、また、上記手段において、転送
すべきデータを一時保持するレジスタをデータバスに接
続する構成あるいはデータの転送元のアドレスを指定す
るアドレスバスと転送先のアドレスを指定するアドレス
バスヲ別個に設けた構成とすることによっても目的を達
成することが出来る。

〔作　用〕

従来、中央処理装置はアドレスバスによυ転送元のアド
レスを指定してそのとき転送元からデータバス上に送出
されたデータを内蔵するレジスタに格納し、次のマシン
サイクルにおいてアドレスバスによ）転送先のアドレス
を指定すると共に先にレジスタに格納しておいたデータ
をデータバス上に送出すると言う方式でデータを転送し
ていたが、本発明の方式においては、前述のようにデー
タ転送に係る一方のアドレスを中央処理装置のデータ出
力として用意すると共に、これをアドレスバスに乗せる
べき切り換え手段を設け、同一マシンサイクル中に転送
元のアドレスと転送先のアドレスとをアドレスバスに乗
せて（アドレスバスが１組の場合はシリアルに、また、
転送元と転送先がそれぞれ独立したアドレスバスな持つ
構成の場合は並列に乗せる）高速にデータ転送を行々う
ことが出来る。

マタ、アドレスバスが１組で先に転送元のアドレスを乗
せてデータをデータバスに送出せしめ、次いで中央処理
装置のデータ出力として用意した転送先のアドレスを該
アドレスバスに乗せる方式の場合は、データバスにデー
タレジスタを接続しておいて、転送元が送出したデータ
を一時保持せしめることにより、転送時のデータバス上
のデータの継続性が保たれる。

〔実施例〕

第１図は本発明の第１の実施例を示すブロック図であっ
て、１はＣＰＵ、２はタイミングコントロール部、３は
バス切り換え回路、４．５は記憶部または入出力部、６
はデータレジスタ、７はＣＰＵコントロールバス、８は
ＣＰＵデータバス、９はＣＰＵアドレスバス、１０はシ
ステムコントロールバス、１１はシステムデータバス、
１２はシステムアドレスバスな表ワシテいる。

第２図はバス切り換え回路の動作を説明する図で（ａ）
は通常サイクル時の接続、（ｂ）は転送すべきデータの
読み出し時の接続、（Ｃ）は転送先へのデータの送り込
み時の接続を示している。また、符号３．８．９．１１
．１２はいずれも第１図と同様である。

第３図は本発明の第１の実施例の制御を示すタイムチャ
ートである。第３図において、１３はタイミングコント
ロール部（第１図の２）の出力信号を表わしておシ、デ
ータやアドレス情報の先頭の数字４．５は第１図の記憶
部または入出力部４あるいは５に対応している。また（
ｂ）あるいは（ｅ）はバス切り換え回路の接続を示すも
ので第２図の（ｂ）あるいは（ｃ）に対応するものであ
る。

以下、第１〜３図によりその動作を説明する。　　　゛
記憶部または入出力部４（以下単に記憶部４と°　７　
” も言う）のデータを記憶部または入出力部５（以下単に
入出力部５とも言う）に転送するとき、ＣＰＵは記憶部
４のデータのアドレスをＣＰＵアドレスバス９に乗せる
と共に入出力部５のアドレスをＣＰＵデータバス８に乗
せる。このときバス切り換え回路３は第２図６）に示す
接続を採っているのでシステムアドレスバス１２にＣＰ
Ｕアドレスバス９のアドレス情報が乗シ記憶部４の該肖
するアドレスのデータが読み出されてシステムデータバ
ス１１に乗る。このデータはデータレジスタセット信号
により、データレジスタ６に保持される。次にバス切り
換え回路３は第２図の（ｃ）に示す接続に変わる。その
結果システムアドレスバス１２には入出力部５のアドレ
スが乗せられるので、入出力部５がシステムデータバス
１１のデータ（データレジスタ６に保持されているデー
タ）を取シ込むことによシデータの転送が完了する。こ
れらの動作は第３図に示すようにＣＰＵの１アクセスサ
イクルのみで実行される。

゛　８　゛第４図は本発明の第２の実施例を示すブロック図であっ
て、符号１．８．９は第１図と同様であり、１４は画像
メモリ、１５は切り換え回路、１６はゲート回路、１７
はレジスタ、１８は画像メモリアドレスバス、１９は画
像メモリデータバスを表わしている。この実施例は画像
メモリから読み出したデータを再び画はメモリに書き込
む場合に本発明の制御を適用した例を示している。

第５図は本発明の第３の実施例を示すブロック図であっ
て、符号１．８．９．１１は第１図と同様であシ、１５
′は切り換え回路、１６はゲート回路、２０は記憶部、
２１は入出力装置、２２は入出力アドレスバス、２３は
記憶部アドレスバスを表わしている。この実施例では、
記憶部２０と入出力装置２１がそれぞれ独立したアドレ
スバスに接続されていて、ＣＰＵ１から同時にアドレス
情報が与えられるので、記憶部２０が送出したシステム
データノ、クス１１上のデータを入出力装置２１が直ち
に取シ込むことが出来るから、データレジスタを設ける
必要が々い。

なお第４図および第５図においては、システムコントロ
ールバスを含むコントロール系の記載は省略しである。

〔発明の効果〕

以上詳細に説明したように本発明の方式によれば、情報
処理装置内のデータ転送において、記憶部から入出力装
置へのデータ転送を中央処理装置の１アクセスサイクル
で実行出来るから、高速なデータ転送が可能であシ、ま
た少量のデータを頻繁に転送するような場合にも適応す
るので効果は大である。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図はバス切ヤ換え回路の動作を説明する図、第３図は本
発明の第１の実施例の制御を示すタイムチャート、第４
図は、本発明の第２の実施例を示すブロック図、第５図
は本発明の第３の実施例を示すブロック図である。１・・・ＣＰＵ、　　　２・・・タイミングコントロー
ル部、３・・・バス切り換え回路、　４，５・・・記憶
部または入出力部、　　６・・・データレジスタ、　　
７・・・ＣＰＵコントロールバス、　　８・・・ｃｐＵ
−ｙ−タバス、　　９・・・ＣＰＵアドレスバス、　　
ｌＯ・・・システムコントロールバス、　　１１・・・
システムデータバス、　　１２・・・システムアドレス
バス、１３・・・タイミングコントロール部の出力信号
、１４・・・画像メモ’）、　　１５１１５’・・・切
り換え回路、　　１６・・・ゲート回路、　　１７・・
・レジスタ、１８・・・画像メモリアドレスバス、　　
１９・・・画像メモリデータバス、　　２０・・・記憶
部、　　２１・・・入出力装置、　　２２・・・入出力
アドレスバス、２３・・・記憶部アドレスバス〜く

Claims

【特許請求の範囲】

（１）中央処理装置と記憶部あるいは入出力装置がそれ
ぞれアドレスバスとデータバスに接続されていて、中央
処理装置の制御によりアドレスバスで指定されたアドレ
スの転送元の装置または領域からデータバス上に送出さ
れたデータを、次にアドレスバスで指定されたアドレス
の転送先の装置または領域に転送する系において、アド
レスバス上のアドレス情報を中央処理装置のアドレス出
力またはデータ出力のいずれから得るかを切り換える手
段を設け、中央処理装置がアドレスバスで転送元のアド
レスを指定すると共に、上記手段により、予めデータ出
力として用意した転送先のアドレスをアドレスバスに乗
せることによりデータ転送を行なうことを特徴とするデ
ータ転送方式。
（２）転送すべきデータを一時保持するレジスタをデー
タバスに接続した特許請求の範囲第１項記載のデータ転
送方式。
（３）アドレスバスは転送元のアドレスを指定するアド
レスバスと転送先のアドレスを指定するアドレスバスと
を別個に設けた構成である特許請求の範囲第１項記載の
データ転送方式。