JPS58224558A - 突入電流防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、コンデンサ負荷のサイリスタを使用する交流
電源回路において、電源投入時に発生する突入電流の発
生を低減させる突入電流防止回路に関する。

〔発明の技術的背景及びその問題点〕

交流を直流に変換する電源回路においては、電源投入時
にコンデンサ負荷に流終る電流が急激に立上る突入電流
が観察される。突入電流は定常状態の１０ないし２０倍
にも達するから部品が破壊されるおそれがあるので大電
流に耐えうる定格を有する部品を用いるか、突入電流を
低減させることが必要となる。

このような突入電流防止手段として制限抵抗によシ突入
電流を低減させることが行われている。

第１図はこのような例を示した回路図であって、第１図
（ａ）は整流用ダイオードＤ、を用いた半波整流回路に
おいて、交流人力θの一方と電解コンデンサＣ及び負荷
ｌの接続点との間に制限抵抗Ｒを入れた例、第１図（ｂ
）は整流用ダイオードＤ、ないしＤ４からなるブリッジ
回路による全波整流回路において、交流人力θとブリッ
ジ回路との間に制限抵抗Ｒを入れた例、第１図（０）は
第１図（ｂ）と同様の回路において電圧変換のためのト
ランスＴｆを用い、このトランスＴｆの一次側に制限抵
抗Ｒを入れた例である。

この制限抵抗Ｒとしては通常１ないし２Ω程度のものが
使用されるが、この抵抗はスイッチ投入時の突入電流を
制限する一方で通常の動作状態においても電力を消費し
て発熱し、電源装置全体の効率を低下させる。このため
制限抵抗Ｒの値はあ（３） まり大きくできず、負荷コンデンサの容量が犬きく突入
電流が大きくなった場合などには突入電流を十分に防止
できないことがある。このため整流用ダイオード等には
必要以上に大きな定格のものを使用しなければならず、
コストアップが避けられない。

このため、突入電流が大きい間は大きな抵抗値を持つ制
御抵抗を通し、突入電流が小さくなった時点で抵抗を短
絡する方法として第２図の回路図に示す方法が提案され
ている。第２図（ａ）は制限抵抗Ｒと、これを短絡する
ように接続された接点ＲＢを有するリレーとこのリレー
のコイルＬを励磁させるリレー駆動回路２を設けたもの
を示し、第２図（ｂ）は制限抵抗Ｒと、これに並列に接
続され、ゲート端子及び一方の入力端子の間にリレー接
点Ｒｅが挿入された双方向性３端子サイリスタ（トライ
アックＴＲ工ＡＯ）と、この接点を駆動するリレーコイ
ルＬ及びこのコイルＬを励磁させるリレー駆動回路２を
設けたものを示している。

これらの回路の動作は次のとおシである。

（４） いま、第２図（ａ）及び（ｂ）において、図示しない電
源スィッチを投入したとすれば、瞬間的に突入電流が流
れようとするが、制限抵抗Ｒによって阻止される。突入
電流が十分に小さくなったことをタイマー回路又は電圧
検出回路で検出すると、その時点でリレー駆動回路２が
働きリレーコイルＬを励磁するため、接点Ｒｅが閉じる
。この結果、第２図（ａ）では制限抵抗が短絡され、第
２図（ｂ）では双方向性３端子サイリスタＴＲＩＡＯの
ゲートに自己トリガがかかって導通状態になるので、制
限抵抗が存在しない状態と同じになる。この結果、突入
電流及び通常動作状態での電力損失を防止し、過剰な部
品定格を避けることができる。

ところが第２図に示した制限抵抗と突入電流が小さくな
った時点でこれを短終する方式を採用するためには、リ
レー駆動回路及びこれを作動させるだめの電圧検出回路
、タイマー回路などが必要となシ、コストアップが避け
られないという問題がある。

〔発明の目的〕

本発明は、簡単な構成で大きな突入電流のみを阻止し他
は通過する機能を有する突入電流防止回路を提供するこ
とを目的とする。

〔発明の概要〕

本発明にかかる回路は、微分回路に流れる電流が印加さ
れた電圧とは異った位相となり、電圧波形の変化率に応
じた大きさとなることを利用して、この微分電流を抵抗
で電圧として検出し、この電圧を定電圧ダイオードを介
して補助サイリスタのゲートに加えることにより、突入
電流が流れて一定電圧以上が検出された場合には補助サ
イリスタをターンオンさせて主サイリスタのゲートに流
れる電流を制限抵抗を通してバイパスさせると共に、主
サイリスタをターンオフさせ、大電流を伴なわない次の
正弦波では補助サイリスタをターンオフさせると共に主
サイリスタをターンオンさせて通電モードとするような
作用を行う回路であって、位相ゼロ付近でのいわゆるゼ
ロクロス動作を行うものである。

〔発明の実施例〕

以下、第３図以下を参照しながら本発明の実施例のいく
つかを詳細に説明する。

第３図（、）は端子Ｔ、からＴ、への一方向の電流通過
を許容する回路を示す回路図であって、この回路をＡ回
路とする。

端子Ｔ、には逆阻止３端子型の主サイリスタＳＯＲ，の
アノードＡ、が、端子Ｔ８には同じくカソードに、が接
続されておυ、これらアノードＡ。

とカソードに、との間にはコンデンサ０．及び抵抗Ｒ１
が直列に接続された微分回路が接続されている。同様に
主サイリスタ５ＯＲ１のアノードＡ。

とカソードに、との間には、抵抗Ｒ８とこれに直列に接
続され、抵抗Ｒ３側をアノードＡ、とし主サイリスタ５
ＯＲ１のカソードに、側をカソードに、とする逆阻止３
端子型の補助サイリスタ日ＣＲ３が接続されていする。

補助サイリスタ８０Ｒ。

のアノードＡ１　と主サイリスタ８ＯＲ８のゲートＧ、
とけ抵抗Ｒ３で接続され、主サイリスタのゲートＧ、と
カソードに、との間にはコンデンサ０゜（７） 及び抵抗Ｒ４がそれぞれ接続されている。また補助サイ
リスタ５ＯＲ１のゲートにけツェナーダイオードＤｚの
アノードが接続され、そのカソードはコンデンサＣ１と
抵抗Ｒ１の接続点に接続されている。

第３図（ｂ）はＡ回路の構成をそのまま使用し端子Ｔ、
とＴ１間で双方向の電流通過を許容するようにブリッジ
回路を付加した回路を示す回路図であって、この回路を
８回路とする。

この８回路は、端子Ｔ、およびＴ４をそれぞれ入力端子
とする４つのダイオードＤ１　ないしＤ４によるブリッ
ジ回路を設け、ダイオードＤ１及びダイオードＤ、の共
通カソード接続点にＡ回路のＴ、端子を接続し、ダイオ
ードＤ、及びダイオードＤ４の共通アノード接続点にＡ
回路のＴ、端子を接続したものである。

これらの回路の動作を第４図のタイムチャートを参照し
ながら説明する。

いま、図示しないスイッチが投入されて第３図（ａ）の
回路の端子Ｔ１及びＴ１間に第４図（ａ）のよう（８） に時刻ｔ。で入力電圧Ｖｉｎが加わったとし、入力は全
波整流された波形を呈しているものとする。

このとき、第４図（ｂ）に示すように微分回路のコンデ
ンサ０１には電圧波形の立上りに応じた充電電流工Ｏ１
が流れ、この値はスイッチ投入時ｔＩ、に最も大きくな
る。この電流は微分回路の抵抗Ｒ１にも流れるから、第
４図（０）に示すように抵抗Ｒ８の両端には充電電流工
０１の大きさに比例した電圧■ｈ、が発生する。ツェナ
ーダイオードＤｉとして鳳 適当なツェナー電圧ＶＤＺ　　を有するものを使用すれ
ば、このツェナー電圧以上の電圧が抵抗Ｒ１の両端で発
生したときにはとのツェナーダイオードに電流が流れる
。例えば第４図（０）においてツェナー電圧が破線に示
すレベルにあるとすれば、抵抗Ｒ１の両端電圧ＶＲ，は
ｔ。においてのみツェナー電圧を超え、第４図（ｄ）に
示すようにｔ、においては補助サイリスタ８０Ｒ，のゲ
ートＧ、及びカソードに１間には電流工Ｇ、が流れる。

したがって補助サイリスタ５ＯＲ１はターンオンされ、
そのアノードＡ、−カソードに１間は導通状態となるた
め、電流は抵抗Ｒ７及び補助サイリスタ５ＯＲ１を通っ
て流れ、第４図（、）に示すように補助サイリスタＳ　
ＯＲ，のアノードＡ１−カソードに０間室圧ＶＡＮ、は
無負荷であるためほとんど上らない一方で、第４図（ｆ
）に示すように電流ＩＡＫ、は抵抗Ｒ２で減衰された分
だけ少ないものが流れる。補助サイリスタ８０Ｒ１が導
通状態となった結果、主サイリスタＳＯＲ，のゲートＧ
！−力ソードに８間の電流工Ｇ、は第４図伝）に示すよ
うに全く流れず主サイリスタＳＯＲ，はオフ状態のまま
であるから、そのアノードＡ、−力ソードに３間の電圧
は第４図（ｈ）に示すようにＴＩ　　　Ｔｔ間入力端子
がそのまま現われるが、その電流は第４図（１）に示す
ようにほとんど流れない。

人力は交流正弦波であるから、最大値を過ぎれば電圧値
は徐々に減少していき時刻ｔ、でＯとなる。これに応じ
て第４図（ｂ）及び（ａ）に示すようにコンデンサＣ０
の充電電流ＩＣ３及び抵抗Ｒ，の両端電圧ＶＲ，は共に
正弦波の頂点で０になりその後はＯ近傍の値が続き、時
刻１．でマイナスのパルスが現われる１時刻ｔ、におい
ては補助サイリスタＳＯＲ，のアノードＡ、−力ソード
に１間室圧ＶＡＫ、け第４図（ｅ）に示すようにＯとな
り、カソードに、−ゲート０８間電圧は入力電圧がその
ままかかるため０となるから、補助サイリスタＢＯＲ３
け自己復帰する。

時刻ｔ、から始まる次の正弦波においては、波形が急減
には立上らないため、第４図（ｂ）に示すようにコンデ
ンサＣ１の充電電流工０．はあまり大きくならない。こ
のため、第４図（ｃ）に示すように抵抗Ｒ１の両端電圧
ＶＲ１は同様に大きくならず、ツェナー電圧ＶＤＲＩを
超えることはない。したがって、補助サイリスタＳＯＲ
，のゲートＧ、−力ソードに、間の電流ＩＧ、は第４図
（ａ）に示すように流れず、補助サイリスタＳＯＲ，は
ターンオンされることはない。この結果、抵抗Ｒ８に流
れる電流は、抵抗Ｒ８全通して主サイリスタ８０Ｒ，の
ゲートＧ、に流れ込み、ゲートＧ、−カソードＫ。

間には抵抗′Ｒ１、Ｒ，、Ｒ１の関係からＲ４に対応す
る分圧がかかり第４図＠に示すように電流（１１） 工Ｇ２　　が現われる。そしてこの電流工Ｇ、が時間Δ
を後に一定値を超えると主サイリスタＳＯＲ。

けターンオンされ、ＳＯＲ，は導通状態となる。

したがって、主サイリスタＳＯＲ，のアノードＡ。

−カソードに６間に時刻（を十△ｔ）後から増加し始め
る電流工ＡＫ２が第４図（１）のように観察される。ま
た主サイリスタＳＯＲ，が導通状態とまることにより補
助サイリスタＳＯＲ，のアノードＡ。

−カソードに１間の電圧■ＡＫ１及び電流ＩＡＫｌは１
、からのサイクルでは第４図（ｅ）及び（ｆ）に示すよ
うに常に０であり、ゲートＧｔ−カソードに８間の電流
工Ｇ及びアノードＡ、−力ンードに３間の電圧ＶＡＮは
第４図（ｇ）及び（ｆ）に示すように時刻！ （１，十△ｔ）後はＯとなる。

時Ｍｔｔからのサイクルでは時刻ｔ１からｔ。

までのサイクルと全く同様の動作が行われ、以下同様に
くυ返される。結局、出力となる主サイリスタＳ　ＯＲ
，のアノードＡ、−カソードに８間にはスイッチ投入時
には電流が流れず、次のサイクルからは位相θ付近で回
路の開閉を行う、いわゆ（１２） るゼロクロススイッチングが行われることになる。

このような動作は第３図（ｂ）に示す回路でも同様であ
るが、ダイオードＤ、ないしり、によυ構成されるブリ
ッジ回路の作用により入力端子Ｔ、及びＴ、のいずれが
正側となっていても動作が可能である。すガわち、主サ
イリスタがターンオンした状態を考えると、端子Ｔ、が
正側のとき電流は端子Ｔ、→ダイオードＤ、→主サイリ
スタ５ＯＲ１→ダイオードＤ４→端子Ｔ４の順で流れ、
逆に端子Ｔ、が正側のときは電流は端子Ｔ、→ダイオー
ドＤ３→主サイリスタＳＯＲ，→ダイオードＤ。

→端子Ｔ、の順で流れ、結果として入力電圧が正、負に
わたって繰シ返すものであっても突入電流だけを低減さ
せることができる。

第５図は第３図に示した回路を使用する例を示した接続
図であって、第５図（ａ）は半波整流回路にＡ回路を使
用した例、第５図（ｂ）は全波整流回路のブリッジ回路
ＤＢの出力にＡ回路を接続した例、第５図（、）は全波
整流回路におけるブリッジ回路ＤＢの前段で交流正弦波
に対して３回路を接続した例、第５図（ｄ）は全波整流
回路における電圧変換トランスＴｆの前段で交流正弦波
に対して３回路を接続した例を示したものである。ここ
で、０は電解コンデンサ、３け負荷である。

第５図（Ｃ）の接続例において、電解コンデンサＯとし
て４７０４　Ｆのもの負荷として３００　　の抵抗を用
いた場合の突入電流の低減効果を第６図の波形図に示す
。第６図（ａ）は３回路を接続せず制限抵抗を用いた場
合、第６図（ｂ）は制限抵抗の代りに３回路を接続した
場合において、共に位相９０°すなわち正弦波の頂点に
おいて電源を投入した場合の突入電流を示し、第６図（
ａ）では突入電流が１６０ムであるのに対して第６図（
ｂ）では２ＯＡと彦っておシ突入電流低減の効果がはっ
きり現われている。

以上の突入電流防止回路において、各抵抗、コンデンサ
の値は使用するサイリスタ、定電圧素子により適宜定め
ればよい。特に国！、Ｒｍ、Ｒ４の関係については、主
サイリスタＳ　ＯＲ，のアノードＡ、−力ソ−ドに１間
に加わった電圧のうちＲ１に対応する分圧がゲート電圧
となって主サイ（１５） リスクＳＯＲ，をターンオンさせることと々るため、タ
イミングを考慮して選択する必要がある。

また、微分回路中の抵抗Ｒ１に発生した電圧を検出する
定電圧素子としては実施例中のツェナーダイオードの他
レベルシフトダイオード等など各種のものが使用できる
。

〔発明の効果〕

主サイリスタと、そのアノード−カソード間に接続され
た微分回路及び補助サイリスタと、微分回路中の抵抗−
コンデンサの接続点及び補助サイリスタのゲート間に接
続された定電圧素子と、補助サイリスタのアノードから
主サイリスタのゲートに接続された抵抗と、主サイリス
タのグートーカソード間を接続する回路からなる本発明
にかかる突入電流防止回路を使用すれば、スイッチ投入
時のように立上りが急な場合には微分回路に大きな電流
が流れ微分回路中の抵抗に大きな電圧が発生し定電圧素
子を通して補助サイリスタがターンオンされるため大き
な制限抵抗を通して電流が流れる一方で、通常の正弦波
の立上りでは補助サイ（１６） リスクはターンオンされず主サイリスタのゲートに電流
が流れる結果主サイリスタはターンオンされ入力端子間
の電流通過が自由になり、結果として突入電流を防止す
ることができる。

これにより従来制限抵抗のみの場合のように定格の大き
い高価な部品を使用したり、突入電流を考慮した配線を
行う必要がないばかりか、制限抵抗による電力消費を防
止することができる。また、リレースイッチやトライア
ックにより制限抵抗を短絡するために必要であった電圧
検出回路、タイマー回路、リレー駆動回路等が不要とな
り、コストの低下を図ることができる。

また、この突入電流防止回路を４つのダイオードからな
るブリッジ回路の共通アノード接続点と共通カソード接
続点の間に接続した回路では、上記効果の他、入力が交
流正弦波である場合にも突入電流防止の作用を行わせる
ことができる。

【図面の簡単な説明】

第１図は従来の制限抵抗を用いた突入電流防止法を示す
回路図、第２図は従来の制限抵抗短絡方式による突入電
流防止法を示す回路図、第３図は本発明の突入電流防止
回路を示す回路図、第４図は本発明の突入電流防止回路
の動作を示すタイムチャート、第５図は本発明の突入電
流防止回路を接続すべき電源回路を示す回路図、第６図
は本発明の突入電流防止回路の効果を示す波形図である
。 ｌ・・・負荷、２・・・リレー駆動回路、３・・・負荷
、ＳＯＲ，、ＳＯＲ，・・・サイリスタ、Ｏ＠　、Ｏｔ
　＋＋＋コンデンサ、Ｒ１％　　Ｒ１％　　Ｒ１％　　
Ｒ４”’抵抗、ＤＺパツエナーダイオード％　　１１％
　　７１％　　７１１％　　’ｒ４・・・端子、Ｄ１％
　９１％　Ｄ１４　　Ｄ４・・・ダイオード。 出願人代理人　　猪　股　　　清 ・ｌ’＋　”ｌ） ［８” ３ Ｌ：ｌ二４１　　　　　　　　　　　　　　　　　　　
　　　　　　　　１’ｌ　　　　　　ｌ（Ｃ） （ｂ）

Claims (1)

1. 【特許請求の範囲】 １、入力端子にアノードが、出力端子にカソードが接続
   された主サイリスタと、 前記主サイリスタのアノードに接続されたコンデンサ及
   びこれに直列に接続され他端が前記主サイリスタのカソ
   ードに接続された第１の抵抗よシなる微分回路と、 前記主サイリスタのアノードに第２の抵抗を介してアノ
   ードが接続され、前記主サイリスタのカソードにカソー
   ドが接続された補助サイリスタと、 前記微分回路のコンデンサ及び抵抗の接続点にカソード
   が、前記補助サイリスタのゲートにアノードが接続され
   た定電圧素子と、 前記補助サイリスタのアノードから前記上す１リスタの
   ゲート及びカソードに接続され、前記主サイリスタのア
   ノード及びカソード間に電圧が加わったときは、前記第
   ２の抵抗との関係で前記主サイリスタのゲート及びカソ
   ード間に適当な電圧を発生させる回路、 とからなる突入電流防止回路。 ２．４つの整流用ダイオードからなるブリッジ回路と、 前記ブリッジ回路の共通カソード接続点にアノードが、
   共通アノード接続点にカソードが接続された主サイリス
   タと、 前記主サイリスタのアノードに接続されたコンデンサ及
   びこれに直列に接続され他端が前記主サイリスタのカソ
   ードに接続された第１の抵抗よりなる微分回路と、 前記主サイリスタのアノードに第２の抵抗を介してアノ
   ードが接続され、前記主サイリスタのカソードにカソー
   ドが接続された補助サイリスタと、前記微分回路のコン
   デンサ及び抵抗の接続点にカソードが、前記補助サイリ
   スタのゲートにアノードが接続された定電圧素子と、 前記補助サイリスタのアノード及び前記主サイリスタの
   ゲート及びカソードに接続され、前記主サイリスタのア
   ノード及びカソード間に電圧が加わったときは前記第２
   の抵抗との関係で前記主サイリスタのゲート及びカソー
   ド間に適当々ゲート電圧を発生させる回路、 とからなる突入電流防止回路。