JPS582454B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体容器の構造に関するもので、特に超高周
波帯の半導体装置に適用して好適ならしめたものである
。

一般に周知の如く超高周波帯において使用される半導体
素子を収納する半導体容器を有する半導体装置の構成は
半導体装置の電気的特性に重大な影響を与える、特に半
導体素子を固定し、半導体素子の電極と半導体容器の電
極とを電気的に接続する際に関与する部分の構成が極め
て重要である。

例えば半導体容器の異種電極間の浮遊静電容量や半導体
素子と半導体容器との間を電気的に接続するポンデング
線のインダクタンス等の寄生リアクタンス成分があげら
れる。

つまり、半導体素子が載置されて超高周波帯に使用され
る半導体容器の設計において特に留意すべき点は、半導
体容器を構成する材料の選択と幾何学的配列である。

具体的には半導体容器の構成材料として誘電率が低く、
誘電体損失の少ない材質を採用し、半導体素子と半導体
容器間を電気的に接続する金属細線や金属テープはでき
るだけ抵抗分の小さい材質を用い、且つその長さを短か
くする事、又各々の異種電極間を何らかの方法で遮蔽せ
しめる事である。

現在最も推奨される容器の構成は接地部以外の異種電極
間に誘電率の低い空気を介在させるかまたはできる限り
電極間距離を離し、且つ異種電極間を金属で遮蔽せしめ
るものである。

しかしながら前述の如く半導体素子の電極と容器の電極
間はできる限り短距離にしなければならないので静電浮
遊容量とインダクタンスの値を減少せしめるには容器の
構成は複雑となり、従って極めて高度の製造技術が要求
される。

例えば第１図及び第２図に示すように従来例としては異
種電極間に空気を介在させ、これら間の静電浮遊容量を
小さくするようにしたものがある。

Ｇはその異種電極間に介在された空隙である。

この空隙Ｇは金属スタツド１の凸部１ａの囲面と、この
凸部１ａを囲む絶縁外囲９の内周面との間において形成
され、この空隙Ｇによって電極層４及び金属スタツド１
と各電極層５，６，７．８間のそれぞれの静電容量値を
小さくするようにしたものである。

即ちこの例では半導体素子２としてはそのチップの裏面
にコレクタ電極が導出されている所謂バイポーラトラン
ジスタの場合を示し、半導体素子２の取付面のメタライ
ズ層４はコレクタと電気的に接続される。

従って放熱用スタツド１には絶縁層３を介して取付けら
れる。

そしてコレクタは絶縁外囲９の上面に形成したメタライ
ズ層の一つ例えば６にポンデング線１０ａにて接続し、
半導体素子２の他の電極例えばベースはホンデング線１
０ｂにてメタライズ層５，７に接続し、エミツタはポン
デング線１０ｃにてメタライズ層８に接続する。

従って絶縁外囲９上に形成したメタライズ層５，７はベ
ース電極となり、メタライズ層６はコレクタ電極となり
、８はエミツタ電極となる。

ところで絶縁基板３と絶縁外囲９はそれぞれメタライズ
層４′と１１を介してスタツド１に例えばロー付される
。

このロー付作業時に絶縁基板３及び絶縁外囲９が移動し
易く、例えば絶縁外囲９が左方向に移動してしまい、そ
の内側面がスタツド１の凸部１ａの外側に接触した状態
で固定されてしまったとすると、エミツク電極８とコレ
クタに接続されたメタライズ層４との間には空隙Ｇが無
くなり、この間の静電浮遊容量が大きくなってしまう。

即ち空気の誘電率をε−１、絶縁外囲９の材質の誘電率
をε＝４〜５とすれば空隙Ｇが無くなったことによりこ
れと対向する電極この例では８と４との間の静電容量は
４〜５倍となる。

また絶縁基板３だけが移動し絶縁外囲９の内周面に衝合
したとしても同様に静電容量の増加がみられる。

然も絶縁基板３の周縁が絶縁外囲９の内側面に衝合した
状態でロー付作業が進行すると、溶けたロー材が絶縁基
板３と絶縁外囲９との間を毛細管現象により這い上がり
上面に形成したメクライズ層４を金属スタツド１に電気
的に短絡させてしまうような事故も起き易い。

このため第３図及び第４図に示す如く、スタツド１に凹
部１２を形成し、この凹部１２の底面に絶縁基板３を装
着し、絶縁基板３を位置決めし、絶縁基板３と絶縁外囲
９との間に金属スタツド１の一部を介在させ、この間の
誘電率を低く保つ方法が考えられている。

しかしながら第３図の如き構造のものは極めて短距離に
段階的凹部を設ける事は機械的な製造方法において極め
て高度の技術を要する事、又周知の如く膨張率の大きい
金属スタツド１（ヒートシンクの能力の大きい材料は膨
張率が大きい）に部分的に凹凸を設けるとソリが太き《
なり、スタツド１に搭載する絶縁基板３に著しい歪がか
かりクラツクを生じせしめる。

又、第４図の如く絶縁基板３に凸部１３ａを設けると基
板３とスタツド１とを固着するためのメタライズ層４′
を施す際、突起部１３ａがじゃまになるためにスクリー
ン印刷法等の量産技術を施行する事が不町能となり手工
業的技術に頼らざるを得ないので経済的でない。

例え絶縁基板３の凸部１３ａとスタツド１の凹部１３ｂ
を逆にしたところで第３図において説明した諸問題が生
じるし、いずれに凹凸部を設けてもインピーダンスの変
動をまぬかれず半導体装置としての特性を損なわしめる
。

又、第３図の如き構造はスクツド１と絶縁基板３を固定
するロー材の這い上がりによるスタツド１と絶縁基板３
のメタライズ層４とが電気的にショートする危険や電気
的に絶縁されていても両者間の距離が著しく短かくなり
浮遊容量を増加せしめたりする。

又、第４図の如き構造は凹凸部１３ａ，１３ｂにロー付
時に空孔を生じ易くヒートシンク効果を著しく損わしめ
る危険性を保有する。

本発明の目的はこれ等の諸欠点を除去せしめる事にあり
、且つ量産性を保有し、経済的な半導体容器を得る事に
ある。

この発明では第１図及び第２図にて示した如く、絶縁体
外囲にて囲まれた領域内に第３図及び第４図にて示した
如く、導電体のスタツドを配設し、このスタツドの導電
体にて囲まれた凹部内に絶縁基板３を装着し、この基台
上に半導体素子２を保持するようにした半導体容器を有
する半導体装置において基台の半導体素子保持面の面積
はそれより下部のスクツドの凹部底面側の断面積より小
さく選定し、基台を囲むスクツドの凹部の外囲との対向
間隙が半導体素子保持面に向って大となるようにするも
のである。

第５図はその一実施例を示し、第１図乃至第４図と対応
する部分には同一符号を附しその重複説明は省略するも
、この例では半導体素子２を保持する基台として絶縁基
板３を用いた場合を示す。

即ち絶縁基板３はメタライズ層４を附した半導体素子取
付面の面積より下部のスクツドの凹部底面側の断面積を
大となしたもので、この例では第６図に示す如く段状に
形成し、半導体素子取付面より底面の面積を大とし、下
部の大なる面積の部分で金属スタッド１の凹部１２に対
する位置決めをなし、上部においては絶縁基板３の側面
とこれを囲む金属スタツド１の内側面との間の間隙が大
となるようにしたものである。

このように構成することによって絶縁基板３の位置がロ
ー付時に多少移動して金属スタツド１の内側面と衝合し
ても、絶縁基板３に形成した段部によってメタライズ層
４が直接スタツド１の内側面に触れたり、又は接近する
ことがないからメクライズ層４とスタツド間の静電容量
を極く小さくでき、よって絶縁基板３の下部によって位
置規制ができる。

然もメクライズ層４の周囲には絶縁基板３の段部による
空隙が形成されるからロー材が這い上がるのを阻止でき
、ストリップラインの短絡事故が起きる如きおそれは全
くない。

なお図においてはカバー１４を設け半導体素子２の取付
部を気密に封着するようにした場合を示し、絶縁外囲９
上に形成したメタライズ層には例えばコバーにて形成し
た引出リード線１５ａ，１５ｂを取付け、半導体素子２
の例えばコレクタはポンデング線にてスタツド１に接続
し、スタツド１を通じてコレクタ電極を外部に導出する
ようにしている。

なおまた基台の他の実施例としては例えば第７図に示す
如く絶縁基板３の４周面に底面より半導体素子取付面に
向ってテーパ面を形成し、これによって絶縁基板３の周
面とスタツド１との内周面に生ずる間隙の巾を上に向う
に伴なって漸次大となるようにし、下部底面にて位置規
制をなし、上部の間隙大なる部分においてロー材の這い
上がりを阻止すると共に下部の面積が大なる部分によっ
てメタライズ層４とスタツド１との近接を阻止し、この
間の静電容量が大となるのを防止するようにし、メタラ
イズ層４とスタツド１とで構成するストリップラインの
インピーダンスを所定値に保持するように構成すること
もできる。

またこのようにテーパ面を形成することによって絶縁基
板３を加圧成形する場合に型から抜け易くなり、従って
絶縁基板３の製造歩留を向上でき、また信頼性も向上で
きる利点もある。

また第８図に示す如く、絶縁基板３を樽状に形成し、中
央部の突出部にて位置規制をなすようにしてもよい。

以上説明した如く、この発明によれば半導体素子２を保
持する基台の形状を半導体素子取付面の面積より下部の
断面積を大とすることによってこの断面積の大なる部分
において位置規制が行なわれ、然も半導体素子取付面の
周囲は取付面の面積が小であるを以ってこれを取囲むス
タツド１または絶縁外囲９に半導体取付面の側縁が接近
することがなく、よって半導体素子取付面に形成したメ
タライズ層４とスタツド１或は絶縁外囲９の上面に形成
した電極との間の静電容易を小さい値に保持することが
でき、特に超高周波用半導体装置として好適なものであ
る。

【図面の簡単な説明】

第１図は従来の高周波用半導体容器の一例を示す平面図
、第２図はその断面図、第３図及び第４図は従来例の他
の例を示す断面図、第５図はこの発明の一実施例を示す
断面図、第６図はこの発明の要部の−例を示す斜視図、
第７図及び第８図はこの発明の他の実施例を示す断面図
である。 １：金属スタツド、２：半導体素子、３，１６二基台、
９：絶縁外囲。

Claims (1)

【特許請求の範囲】
1. １ 導電体にて囲まれた凹部内に絶縁基台を装着し、該
   基台上に半導体素子を載置した半導体装置において、上
   記絶縁基台の半導体素子取付面の面積はこれより下部の
   断面積より小さく形成したことを特徴とする半導体装置
   。