JPS582487B2 - トランジスタリサンプラ - Google Patents
トランジスタリサンプラInfo
- Publication number
- JPS582487B2 JPS582487B2 JP49020414A JP2041474A JPS582487B2 JP S582487 B2 JPS582487 B2 JP S582487B2 JP 49020414 A JP49020414 A JP 49020414A JP 2041474 A JP2041474 A JP 2041474A JP S582487 B2 JPS582487 B2 JP S582487B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- pulse
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
この発明は、デイジタル−アナログ変換器において、復
合出力を再標本化するトランジスタリサンプラに関し、
特にテレビ電話用ＤＰＣＭ装置等に使用されるリサンプ
ラに関するものである。
合出力を再標本化するトランジスタリサンプラに関し、
特にテレビ電話用ＤＰＣＭ装置等に使用されるリサンプ
ラに関するものである。
従来のりサンプラは、第１図に示すように、前置信号増
幅器、ダイオードスイッチ、後置信号増幅器及びダイオ
ードスイッチ駆動のためのりサンプルパルスアンプで構
成され、リザンプルパルスによりダイオードスイッチを
オン、オフさせて、前置増幅器を介して送出されるアナ
ログ信号を断続するものである。
幅器、ダイオードスイッチ、後置信号増幅器及びダイオ
ードスイッチ駆動のためのりサンプルパルスアンプで構
成され、リザンプルパルスによりダイオードスイッチを
オン、オフさせて、前置増幅器を介して送出されるアナ
ログ信号を断続するものである。
この種のりサンプラにおいては、高Ｓ／Ｎを得るために
ダイオードスイッチが一般に使用されている。
ダイオードスイッチが一般に使用されている。
このダイオードスイッチを駆動するためには、大振幅の
パルス信号が必要とされ、カレントモード・ロジック集
積回路（以後ＣＭＬ，ＩＣと略す）からのオン，オフ信
号では直接スイッチを駆動することが出来ない。
パルス信号が必要とされ、カレントモード・ロジック集
積回路（以後ＣＭＬ，ＩＣと略す）からのオン，オフ信
号では直接スイッチを駆動することが出来ない。
そこで、従来においては、リサンプルパルス信号を増幅
するためにパルスアンプを使用するのが普通である。
するためにパルスアンプを使用するのが普通である。
このパルスアンプを使用したりザンプラは構成が非常に
複雑である。
複雑である。
しかるに、テレビ電話ＤＰＣＭ等のような高Ｓ／Ｎを必
要としない信号に対しては、構成が簡単で信号のＳ／Ｎ
を劣化させない程度のＳ／Ｎを有するりサンプラでも使
用可能であり，従来のりサンプラをテレビ電話用ＤＰＣ
Ｍ装置等に使用した場合には構成が複雑となる欠点があ
る。
要としない信号に対しては、構成が簡単で信号のＳ／Ｎ
を劣化させない程度のＳ／Ｎを有するりサンプラでも使
用可能であり，従来のりサンプラをテレビ電話用ＤＰＣ
Ｍ装置等に使用した場合には構成が複雑となる欠点があ
る。
本発明の目的は上記の欠点を改良するために、テレビ電
話用ＤＰＣＭ装置に要求されるＳ／Ｎを有し、しかも構
成の簡単なりサンブラを提供することにある。
話用ＤＰＣＭ装置に要求されるＳ／Ｎを有し、しかも構
成の簡単なりサンブラを提供することにある。
本発明は、第１及び第２のトランジスタを備え、該２つ
のトランジスタのエミツタを結合し、該結合点を定電流
源に接続した第１のトランジスタスインチと、第３及び
第４のトランジスタを備え、該２つのトランジスタのエ
ミツタを結合し、該結合点を定電流源に接続した第２の
トランジスタスイッチとを有し、前記第１のトランジス
タスイッチと第２のトランジスタスイツチとは並列に接
続され、前記第１及び第３のトランジスタのベースは所
定電位に保たれ、前記第２のトランジスタのベースには
リサンプルパルスが加えられ、前記第４のトランジスタ
のベースには前記リサンプルパルスと相補なパルスが加
えられ、入力信号は前記第１及び第２のトランジスタの
エミツタに加えられ、出力信号は前記第１及び第３のト
ランジスタのコレクタから取り出されることを特徴とす
るトランジスタリサンプラである。
のトランジスタのエミツタを結合し、該結合点を定電流
源に接続した第１のトランジスタスインチと、第３及び
第４のトランジスタを備え、該２つのトランジスタのエ
ミツタを結合し、該結合点を定電流源に接続した第２の
トランジスタスイッチとを有し、前記第１のトランジス
タスイッチと第２のトランジスタスイツチとは並列に接
続され、前記第１及び第３のトランジスタのベースは所
定電位に保たれ、前記第２のトランジスタのベースには
リサンプルパルスが加えられ、前記第４のトランジスタ
のベースには前記リサンプルパルスと相補なパルスが加
えられ、入力信号は前記第１及び第２のトランジスタの
エミツタに加えられ、出力信号は前記第１及び第３のト
ランジスタのコレクタから取り出されることを特徴とす
るトランジスタリサンプラである。
即ち、本発明はりザンプルパルスの制御で、第１のトラ
ンジスタスイッチの一方のトランジスタを介して入力信
号を断続的に送出することにより、入力信号をリサンプ
ルパルスに対応する様に標本化させるものであり、アン
プの必要がなく、構成が簡素化される。
ンジスタスイッチの一方のトランジスタを介して入力信
号を断続的に送出することにより、入力信号をリサンプ
ルパルスに対応する様に標本化させるものであり、アン
プの必要がなく、構成が簡素化される。
以下図面を参照して本発明を説明する。
第２図は本発明の一実施例のトランジスタリサンプラの
回路図であり、トランジスタＴＲ１，ＴＲ２はエミツタ
が結合され、このエミッタはトランジスタ定電流源ＴＲ
４に接続され、トランジスタＴＲ２のベースはトランジ
スタＴＲ３により一定電位に保たれ、トランジスタＴＲ
１のベースにはＣＭＬ，ＩＣのＯＲ出力であるオン、オ
フ信号が加えられる。
回路図であり、トランジスタＴＲ１，ＴＲ２はエミツタ
が結合され、このエミッタはトランジスタ定電流源ＴＲ
４に接続され、トランジスタＴＲ２のベースはトランジ
スタＴＲ３により一定電位に保たれ、トランジスタＴＲ
１のベースにはＣＭＬ，ＩＣのＯＲ出力であるオン、オ
フ信号が加えられる。
トランジスタＴＲ５，ＴＲ６もまた、エミッタが結合さ
れ、このエミッタはトランジスタ定電流源ＴＲ７に接続
され、トランジスタＴＲ６のベースはトランジスタＴＲ
３により一定電位に保たれ、トランジスタＴＲ５のベー
スにはＣＭＬ，ＩＣのＮＯＲ出力であるオン、オフ信号
が加えられる。
れ、このエミッタはトランジスタ定電流源ＴＲ７に接続
され、トランジスタＴＲ６のベースはトランジスタＴＲ
３により一定電位に保たれ、トランジスタＴＲ５のベー
スにはＣＭＬ，ＩＣのＮＯＲ出力であるオン、オフ信号
が加えられる。
トランジスタＴＲ１，ＴＲ２とトランジスタＴＲ５，Ｔ
Ｒ６とは並列に接続され、信号入力はトランジスタＴＲ
１，ＴＲ２のエミッタに加えられ、信号出力はトランジ
スタＴＲ２，ＴＲ６のコレクタから取り出される。
Ｒ６とは並列に接続され、信号入力はトランジスタＴＲ
１，ＴＲ２のエミッタに加えられ、信号出力はトランジ
スタＴＲ２，ＴＲ６のコレクタから取り出される。
ここで、この回路において、トランジスタＴＲ１，ＴＲ
２とトランジスタＴＲ５，ＴＲ６とはそれぞれトランジ
スタスイッチを構成し、トランジスタＴＲ１及びＴＲ５
のベースに加えられるパルスにより、オンオフが制御さ
れる。
２とトランジスタＴＲ５，ＴＲ６とはそれぞれトランジ
スタスイッチを構成し、トランジスタＴＲ１及びＴＲ５
のベースに加えられるパルスにより、オンオフが制御さ
れる。
また、トランジスタＴＲ１のベースに加えられるパルス
と、トランジスタＴＲ５のベースに加えられるパルスと
は相補な関係にある。
と、トランジスタＴＲ５のベースに加えられるパルスと
は相補な関係にある。
そこで第２図に示した回路を等価的に簡略化して示すと
第３図の様になる。
第３図の様になる。
次に第２図及び第３図を参照して上記した実施例の動作
を説明する。
を説明する。
まず、第２図においてトランジスタＴＲ１，ＴＲ２はト
ランジスタＴＲ１のベースに加えられるリサンプルパル
スにより断続し、トランジスタＴＲ１，ＴＲ２のエミツ
タに注入されるデイジタル−アナログ変換器の複合出力
であるラダーからの第４図に示すような入力信号（以下
Ｉであらわす）を重畳した電流Ｉ１＋１を抵抗Ｒ１に断
続的に流し、入力信号はリサンプルされて電圧がＶｃｃ
−（Ｉ１＋Ｉ）Ｒ１の第５図のＡに示すような信号とし
て取り出される。
ランジスタＴＲ１のベースに加えられるリサンプルパル
スにより断続し、トランジスタＴＲ１，ＴＲ２のエミツ
タに注入されるデイジタル−アナログ変換器の複合出力
であるラダーからの第４図に示すような入力信号（以下
Ｉであらわす）を重畳した電流Ｉ１＋１を抵抗Ｒ１に断
続的に流し、入力信号はリサンプルされて電圧がＶｃｃ
−（Ｉ１＋Ｉ）Ｒ１の第５図のＡに示すような信号とし
て取り出される。
また、トランジスタＴＲ５，ＴＲ６はトランジスタＴＲ
５のベースに加えられるリザンブルパルスと相補なパル
スにより断続する。
５のベースに加えられるリザンブルパルスと相補なパル
スにより断続する。
即ち、このトランジスタＴＲ５，ＴＲ６はトランジスタ
ＴＲ１，ＴＲ２の遮断時に導通し、トランジスタＴＲ１
，ＴＲ２の導通時に遮断され、抵抗Ｒ１に定電流Ｉ２を
断続的に流し、電圧が（Ｖｃｃ−Ｉ２Ｒ１）の第５図の
Ｂに示すような信号として先述の信号Ａとパルス毎に交
互に連なった形で出力される。
ＴＲ１，ＴＲ２の遮断時に導通し、トランジスタＴＲ１
，ＴＲ２の導通時に遮断され、抵抗Ｒ１に定電流Ｉ２を
断続的に流し、電圧が（Ｖｃｃ−Ｉ２Ｒ１）の第５図の
Ｂに示すような信号として先述の信号Ａとパルス毎に交
互に連なった形で出力される。
ただしこの場合入力信号Ｉには直流成分は無く、また定
電流Ｉ１と１２を等しいとしてある。
電流Ｉ１と１２を等しいとしてある。
こうして上記の２つの信号を合成した出力信号は第６図
に示すような形になり、信号出力に含まれるリサンプル
キャリアは両極性に変換され、キャリア成分は入力信号
振幅以内に抑圧される。
に示すような形になり、信号出力に含まれるリサンプル
キャリアは両極性に変換され、キャリア成分は入力信号
振幅以内に抑圧される。
これらの動作を第３図で説明すると、トランジスタスイ
ッチＳＷ１，ＳＷ２はリサンプルパルスに制御されて、
スイッチＳＷ１がオンの時にスイッチＳＷ２がオフとな
り、スイッチＳＷ１がオフの時にスイッチＳＷ２がオン
となり、入力信号１はスイッチＳＷ１を介して定常電流
Ｉ１と共に断続的に出力側に送出され、定常電流Ｉ２は
スイッチＳＷ２を介して前記と交互に断続的に出力側に
送出され、かくして信号出力端子には入力信号で抑圧さ
れた両極性のリサンプルキャリアが得られる。
ッチＳＷ１，ＳＷ２はリサンプルパルスに制御されて、
スイッチＳＷ１がオンの時にスイッチＳＷ２がオフとな
り、スイッチＳＷ１がオフの時にスイッチＳＷ２がオン
となり、入力信号１はスイッチＳＷ１を介して定常電流
Ｉ１と共に断続的に出力側に送出され、定常電流Ｉ２は
スイッチＳＷ２を介して前記と交互に断続的に出力側に
送出され、かくして信号出力端子には入力信号で抑圧さ
れた両極性のリサンプルキャリアが得られる。
上述した説明から明らかな様に、本発明によれば、従来
の様にリサンプルパルスを増幅する必要がなく、ＣＭＬ
，ＩＣからのパルスで直接スイッチをオンオフする事が
可能である。
の様にリサンプルパルスを増幅する必要がなく、ＣＭＬ
，ＩＣからのパルスで直接スイッチをオンオフする事が
可能である。
従って、パルス増福器を用いる必要がなく，高度のＳ／
Ｎを必要としないテレビ電話等のデイジタル−アナログ
変換器に本発明を適用した場合には、回路構成を簡素化
できるという効果を有する。
Ｎを必要としないテレビ電話等のデイジタル−アナログ
変換器に本発明を適用した場合には、回路構成を簡素化
できるという効果を有する。
第１図は従来のりサンプラを示す図、第２図は本発明の
一実施例を示す回路図、第３図は本発明を説明するため
に示した図、第４図は入力信号の波形を示した図、第５
図は出力側に送出される波形をパルス毎に区分して示し
た図、第６図は入力信号で抑圧された両極性のリサンプ
ルキャリアである出力信号をあらわす図である。 なお図において主な参照符号は次の通りである。 ＴＲ１，ＴＲ７・・・トランジスタ、Ｒ１，Ｒ５・・・
抵抗、Ｖ１，Ｖ３・・・バイアス電圧、Ｉ１，Ｉ２・・
・定電流源。
一実施例を示す回路図、第３図は本発明を説明するため
に示した図、第４図は入力信号の波形を示した図、第５
図は出力側に送出される波形をパルス毎に区分して示し
た図、第６図は入力信号で抑圧された両極性のリサンプ
ルキャリアである出力信号をあらわす図である。 なお図において主な参照符号は次の通りである。 ＴＲ１，ＴＲ７・・・トランジスタ、Ｒ１，Ｒ５・・・
抵抗、Ｖ１，Ｖ３・・・バイアス電圧、Ｉ１，Ｉ２・・
・定電流源。
Claims (1)
- １ 第１及び第２のトランジスタを備え、該２つのトラ
ンジスタのエミツタを結合し、該結合点を定電流源に接
続した第１のトランジスタスイッチと、第３及び第４の
トランジスタを備え、該２つのトランジスタのエミツタ
を結合し、該結合点を定電流源に接続した第２のトラン
ジスタスイッチとを有し、前記第１のトランジスタスイ
ッチと第２のトランジスタスイッチとは並列に接続され
、前記第１及び第３のトランジスタのベースは所定電位
に保たれ、前記第２のトランジスタのベースにはりサン
プルパルスが加えられ、前記第４のトランジスタのベー
スには前記リサンプルパルスと相補なパルスが加えられ
、入力信号は前記第１及び第２のトランジスタのエミツ
タに加えられ、出力信号は前記第１及び第３のトランジ
スタのコレクタから取り出されることを特徴とするトラ
ンジスタリサンプラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49020414A JPS582487B2 (ja) | 1974-02-22 | 1974-02-22 | トランジスタリサンプラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49020414A JPS582487B2 (ja) | 1974-02-22 | 1974-02-22 | トランジスタリサンプラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50115758A JPS50115758A (ja) | 1975-09-10 |
| JPS582487B2 true JPS582487B2 (ja) | 1983-01-17 |
Family
ID=12026368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49020414A Expired JPS582487B2 (ja) | 1974-02-22 | 1974-02-22 | トランジスタリサンプラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582487B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156385U (ja) * | 1988-04-21 | 1989-10-27 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4607248A (en) * | 1983-07-25 | 1986-08-19 | Analogic Corporation | Digital to analog converter having integrated digital and analog circuitry |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727618B2 (ja) * | 1973-07-07 | 1982-06-11 |
-
1974
- 1974-02-22 JP JP49020414A patent/JPS582487B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156385U (ja) * | 1988-04-21 | 1989-10-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50115758A (ja) | 1975-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| KR850004674A (ko) | 곱셈 회로 | |
| JP2547499B2 (ja) | エミツタ結合論理回路 | |
| JPS582487B2 (ja) | トランジスタリサンプラ | |
| JPS6038043B2 (ja) | スイツチ回路 | |
| US4310810A (en) | Modulator systems | |
| JPH04196704A (ja) | 増幅回路 | |
| JPH02309706A (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
| JPH0226815B2 (ja) | ||
| JP2505236B2 (ja) | 増幅回路 | |
| JPS5746513A (en) | Darlington complementary output circuit | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPS62188514A (ja) | デジタル・周波数変調変換装置 | |
| JPS605663Y2 (ja) | 映像信号切替器 | |
| JP2797694B2 (ja) | 電子スイッチ回路 | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPH01141407A (ja) | 演算増幅器 | |
| JPS6123415A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPH0348535A (ja) | 光変調回路 | |
| JPH02156500A (ja) | トラック・ホールド回路 | |
| JPS6024711A (ja) | 増幅回路 | |
| JPH0453325B2 (ja) | ||
| JPS58122698A (ja) | サンプルホ−ルド回路 | |
| JPS6024714A (ja) | 音声ミキシング回路 | |
| JPH07264047A (ja) | Ｅｃｌ回路 |