JPH02309706A - 出力切り換え機能を有する電圧・電流変換回路 - Google Patents
出力切り換え機能を有する電圧・電流変換回路Info
- Publication number
- JPH02309706A JPH02309706A JP1132005A JP13200589A JPH02309706A JP H02309706 A JPH02309706 A JP H02309706A JP 1132005 A JP1132005 A JP 1132005A JP 13200589 A JP13200589 A JP 13200589A JP H02309706 A JPH02309706 A JP H02309706A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- operational amplifier
- current
- input terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04113—Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6285—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only combined with selecting means
- H03K17/6292—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only combined with selecting means using current steering means
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧を電流に変換する回路に関し、特に演算増
幅器を応用した電圧・電流変換回路において、°変換さ
れた電流の出力に関するものである。
幅器を応用した電圧・電流変換回路において、°変換さ
れた電流の出力に関するものである。
第４図は従来の演算増幅器を応用した電圧・電流変換回
路と電流スイッチとを組み合わせた回路である。第４図
を参照すると、電圧・電流変換回路を構成するＰＮＰ）
ランジスタＱ６と演算増幅器Ａ１と、抵抗Ｒ１と、電流
スイッチ部を構成する２つのＰＮＰ ）ランジスタＱ＋
、Ｑｚとから成っている。そして、演算増幅器Ａ１の出
力とトランジスタＱ６のベースは共通接続され、演算増
幅器Ａ１の反転入力端子−とトランジスタＱ、のエミッ
タと抵抗Ｒ１の一端が共通接続される。又、抵抗Ｒ８の
他端はＧＮＤ （ＯＶ）電位に接続される。演算増幅器
Ａ１の正転入力士は入力電圧ＶＩＮに接続される。そし
てトランジスタＱ、のコレクタが入力電圧ＶＴＮを抵抗
Ｒ８によって変換される電流出力となり、又、電流スイ
ッチを構成する２つのＰＮＰトランジスタＱ ＋ 、
Ｑ ２のエミッタと共通接続される。そしてトランジス
タＱ、のベースには閾値電圧Ｖｔが与えられ、トランジ
スタＱ２のベース電圧ｖ０を制御することによりトラン
ジスタＱ、のコレクタから出力されてきた電流をトラン
ジスタＱｌ。
路と電流スイッチとを組み合わせた回路である。第４図
を参照すると、電圧・電流変換回路を構成するＰＮＰ）
ランジスタＱ６と演算増幅器Ａ１と、抵抗Ｒ１と、電流
スイッチ部を構成する２つのＰＮＰ ）ランジスタＱ＋
、Ｑｚとから成っている。そして、演算増幅器Ａ１の出
力とトランジスタＱ６のベースは共通接続され、演算増
幅器Ａ１の反転入力端子−とトランジスタＱ、のエミッ
タと抵抗Ｒ１の一端が共通接続される。又、抵抗Ｒ８の
他端はＧＮＤ （ＯＶ）電位に接続される。演算増幅器
Ａ１の正転入力士は入力電圧ＶＩＮに接続される。そし
てトランジスタＱ、のコレクタが入力電圧ＶＴＮを抵抗
Ｒ８によって変換される電流出力となり、又、電流スイ
ッチを構成する２つのＰＮＰトランジスタＱ ＋ 、
Ｑ ２のエミッタと共通接続される。そしてトランジス
タＱ、のベースには閾値電圧Ｖｔが与えられ、トランジ
スタＱ２のベース電圧ｖ０を制御することによりトラン
ジスタＱ、のコレクタから出力されてきた電流をトラン
ジスタＱｌ。
Ｑ２のいづれかのコレクタへ振り分ける。ここでトラン
ジスタＱ６のコレクタに出力される電流工。を入力電圧
ｖｒＮと抵抗Ｒ１との関係式で示すと、演算増幅器Ａ１
の電圧利得が十分高くトランジスタＱ６のエミッタ接地
電流増幅率をβとしてとなる。そして最終電流出力とな
るトランジスタＱ ｒ 、 Ｑ ２の各々のコレクター
電流工。１ｅ Ｉ。２は、トランジスタＱ ｒ 、 Ｑ
２のエミッタ接地電流増幅率がトランジスタＱ６と同
じβであれば となる。
ジスタＱ６のコレクタに出力される電流工。を入力電圧
ｖｒＮと抵抗Ｒ１との関係式で示すと、演算増幅器Ａ１
の電圧利得が十分高くトランジスタＱ６のエミッタ接地
電流増幅率をβとしてとなる。そして最終電流出力とな
るトランジスタＱ ｒ 、 Ｑ ２の各々のコレクター
電流工。１ｅ Ｉ。２は、トランジスタＱ ｒ 、 Ｑ
２のエミッタ接地電流増幅率がトランジスタＱ６と同
じβであれば となる。
上述した従来の電流スイッチ付の電圧・電流変換回路は
、（２）式からもわかるようにβの影響を大きく受け、
このβによる誤差が大きろという欠点がある。又、この
βの影響を少なくするため、トランジスタＱｓ、Ｑｌ、
Ｑ２の各々のトランジスタをダーリントン接続にすると
トランジスタが３個も増えるという欠点がある。
、（２）式からもわかるようにβの影響を大きく受け、
このβによる誤差が大きろという欠点がある。又、この
βの影響を少なくするため、トランジスタＱｓ、Ｑｌ、
Ｑ２の各々のトランジスタをダーリントン接続にすると
トランジスタが３個も増えるという欠点がある。
本発明によれば、正転入力端が入力端子に接続された演
算増幅器と、一端が基準電位点に接続され他端がこの演
算増幅器の反転入力端に接続された抵抗と、エミッタ相
互に接続され、かつ前記演算増幅器の反転入力端に共通
に接続された第１と第３の同極性のトランジスタと、前
記演算増幅器の出力端を第１のトランジスタのベースか
又は第２のトランジスタのベースかのいづれかに接続さ
れるように切り換える電子的なスイッチとを有している
出力切り換え機能を有する電圧・電流変換回路を得る。
算増幅器と、一端が基準電位点に接続され他端がこの演
算増幅器の反転入力端に接続された抵抗と、エミッタ相
互に接続され、かつ前記演算増幅器の反転入力端に共通
に接続された第１と第３の同極性のトランジスタと、前
記演算増幅器の出力端を第１のトランジスタのベースか
又は第２のトランジスタのベースかのいづれかに接続さ
れるように切り換える電子的なスイッチとを有している
出力切り換え機能を有する電圧・電流変換回路を得る。
次に、本発明について図面を参照して説明する。
第１図は本発明の原理を示すブロック図である。
第１図を参照すると演算増幅器Ａ１と、この演算増幅器
Ａ１の正転入力端子に接続された入力電圧ｖ１Ｎが与え
られる入力端子１０と、演算増幅器Ａ１の反転入力端一
とＧＮＤ間に接続された抵抗Ｒ２と、エミッタが抵抗Ｒ
１と演算増幅器Ａ１の反転入力端一に共通接続された２
つのＰＮＰ ）ランジスタＱ１゜Ｑ、と、演算増幅器Ａ
１の出力端とトランジスタＱｌ、Ｑ２の各々のベースと
の接続を切り換える電子的なスイッチＳ１とから構成さ
れている。そして入力電圧ＶＩＮを抵抗Ｒ１の抵抗値で
除した電流値に変換された電流出力をスイッチＳ１の位
置によりトランジスタＱ１のコレクタかトランジスタＱ
２のコレクタかに切り換えて出力する。この出力電流は
トランジスタＱ １． Ｑ ２いづれのベースが選択さ
れても、そのエミッターベースは演算増幅器Ａ１とで構
成される帰還ループ内に入る。従って、演算増幅器Ａ１
の電圧利得が十分大きければ演算増幅器Ａ１の正転入力
電圧と反転入力電圧は、はぼ同電位になるから抵抗Ｒ１
に流れる電流工８、は、 凡１ となる。そして最終的に出力となるトランジスタＱ＋、
Ｑｚのコレクタ電流工。ｌ＋Ｉ＋２はトランジスタＱ＋
、Ｑｚのエミッタ接地電流増幅率をβとすると となる。ここでβが１より十分大きければ（４）式はパ
弓 となる。（４）式においてβの影響が問題となる場合は
、トランジスタＱ１．Ｑ２を各々ダーリントン接続のも
のにするか、又はＦＥＴに変えればよい。
Ａ１の正転入力端子に接続された入力電圧ｖ１Ｎが与え
られる入力端子１０と、演算増幅器Ａ１の反転入力端一
とＧＮＤ間に接続された抵抗Ｒ２と、エミッタが抵抗Ｒ
１と演算増幅器Ａ１の反転入力端一に共通接続された２
つのＰＮＰ ）ランジスタＱ１゜Ｑ、と、演算増幅器Ａ
１の出力端とトランジスタＱｌ、Ｑ２の各々のベースと
の接続を切り換える電子的なスイッチＳ１とから構成さ
れている。そして入力電圧ＶＩＮを抵抗Ｒ１の抵抗値で
除した電流値に変換された電流出力をスイッチＳ１の位
置によりトランジスタＱ１のコレクタかトランジスタＱ
２のコレクタかに切り換えて出力する。この出力電流は
トランジスタＱ １． Ｑ ２いづれのベースが選択さ
れても、そのエミッターベースは演算増幅器Ａ１とで構
成される帰還ループ内に入る。従って、演算増幅器Ａ１
の電圧利得が十分大きければ演算増幅器Ａ１の正転入力
電圧と反転入力電圧は、はぼ同電位になるから抵抗Ｒ１
に流れる電流工８、は、 凡１ となる。そして最終的に出力となるトランジスタＱ＋、
Ｑｚのコレクタ電流工。ｌ＋Ｉ＋２はトランジスタＱ＋
、Ｑｚのエミッタ接地電流増幅率をβとすると となる。ここでβが１より十分大きければ（４）式はパ
弓 となる。（４）式においてβの影響が問題となる場合は
、トランジスタＱ１．Ｑ２を各々ダーリントン接続のも
のにするか、又はＦＥＴに変えればよい。
第２図は第１図における電子スイッチを実際の電子回路
で実現させた場合の回路図である。第２図において第１
図と同様のところは同一符号を付与し、その説明を省略
する。第２図を参照すると、第１図における電流スイッ
チＳ１は、出力がトランジスタＱ１のベースに接続され
た定電流源１１と、７ノードがトランジスタＱ１のベー
スに接続され、カソードが演算増幅器ＡＩの出力に接続
されたダイオードＤ１と、トランジスタＱ２のベースと
演算増幅器Ａ１の出力との間に接続された抵抗Ｒ２と、
エミッタが電圧源Ｖｃｃに、コレクタがトランジスタＱ
２のベースに接続されたＰＮＰ ）ランジスタＱ、とか
ら構成される。そしてトランジスタＱ３のベース電圧Ｖ
。を制御するこおにより第１図におけるスイッチＳ１と
等価な働きをさせることができる。すなわち、トランジ
スタＱ、をオフさせるようにトランジスタＱ、のベース
を制御した時、トランジスタＱ１のベース電位はトラン
ジスタＱ２のベース電位より大きくなり、トランジスタ
Ｑ２が能動状態になり、トランジスタＱ１が遮断状態と
なる。この時演算増幅器Ａ１とトランジスタＱ、と抵抗
Ｒ１とで入力電圧を電流に変換しており、トランジスタ
Ｑ２のコレクタに工。２として電流が出力される。次に
、トランジスタＱ３をオンさせるようにトランジスタＱ
、のベース電圧Ｖｃを制御した時、トランジスタＱ１の
ベース電位はトランジスタＱ２のベース電位より低くな
る。
で実現させた場合の回路図である。第２図において第１
図と同様のところは同一符号を付与し、その説明を省略
する。第２図を参照すると、第１図における電流スイッ
チＳ１は、出力がトランジスタＱ１のベースに接続され
た定電流源１１と、７ノードがトランジスタＱ１のベー
スに接続され、カソードが演算増幅器ＡＩの出力に接続
されたダイオードＤ１と、トランジスタＱ２のベースと
演算増幅器Ａ１の出力との間に接続された抵抗Ｒ２と、
エミッタが電圧源Ｖｃｃに、コレクタがトランジスタＱ
２のベースに接続されたＰＮＰ ）ランジスタＱ、とか
ら構成される。そしてトランジスタＱ３のベース電圧Ｖ
。を制御するこおにより第１図におけるスイッチＳ１と
等価な働きをさせることができる。すなわち、トランジ
スタＱ、をオフさせるようにトランジスタＱ、のベース
を制御した時、トランジスタＱ１のベース電位はトラン
ジスタＱ２のベース電位より大きくなり、トランジスタ
Ｑ２が能動状態になり、トランジスタＱ１が遮断状態と
なる。この時演算増幅器Ａ１とトランジスタＱ、と抵抗
Ｒ１とで入力電圧を電流に変換しており、トランジスタ
Ｑ２のコレクタに工。２として電流が出力される。次に
、トランジスタＱ３をオンさせるようにトランジスタＱ
、のベース電圧Ｖｃを制御した時、トランジスタＱ１の
ベース電位はトランジスタＱ２のベース電位より低くな
る。
すると今度はトランジスタＱ１が能動状態になり、トラ
ンジスタＱ２が遮断状態となる。この時は演算増幅器Ａ
１とトランジスタＱ１と抵抗Ｒ１とで入力電圧を電流に
変換し、トランジスタＱ１のコレクタに■。ｌとして電
流が出力される。
ンジスタＱ２が遮断状態となる。この時は演算増幅器Ａ
１とトランジスタＱ１と抵抗Ｒ１とで入力電圧を電流に
変換し、トランジスタＱ１のコレクタに■。ｌとして電
流が出力される。
第３図は本発明の他の実施例を示すものである。
本実施例では演算増幅器Ａ２側で２つの出力を持ち、そ
の２つの出力を切り換えることで電流出力トランジスタ
Ｑｌ、Ｑ２を切り換える構成をとっている。すなわち、
演算増幅器Ａ２と、この演算増幅器Ａ２の出力端に各々
のベースが共通接続された２つのＮＰＮ）ランジスタＱ
４．Ｑ５と、これらトランジスタＱ４．Ｑ５の各々のエ
ミ、りのどちらかに電流を流す電流スイッチＳ２と、ベ
ースが各々トランジスタＱ ｓ 、 Ｑ ｓのエミッタ
に接続されたＰＮＰ）ランジスタＱｌ、Ｑ２と、抵抗Ｒ
１とから構成されている。ここで演算増幅器Ａ！の入力
側とトランジスタＱ １． Ｑ ２および抵抗Ｒ１の接
続は第１図と同様であるので、同一符号を付与し、その
説明を省略する。そして、トランジスタＱ４．Ｑｓの各
々のコレクタは定電圧源Ｖｃｃに接続されている。ここ
で電圧が電流に変換さ九る動作原理は第１図と全く同一
であるので、入力電圧ｖＩＮと出力電流（トランジスタ
Ｑ ＋ 、 Ｑ ２のコレクタ電流）■。ｌ＋ Ｉ。２
の関係式は第１図、第２図の場合と同様の（４）式、（
５）式で表わされる。今スイッチＳ２がトランジスタＱ
４のエミッタ側に接続されたとすると、トランジスタＱ
１とＱ４が能動状態になり、トランジスタＱ２とＱ、が
遮断状態となる。従って、トランジスタＱ１のコレクタ
に変換された電流が工。１として出力される。次にスイ
ッチＳ２がトランジスタＱ、のエミッタ側に接続さｈた
時は、トランジスタＱ２とＱ、が能動状態になり、トラ
ンジスタＱ、とＱ４とが遮断状態となる。従って、この
時はトランジスタＱ２のコレクタに変換された電流がＩ
Ｏ２として出力される。
の２つの出力を切り換えることで電流出力トランジスタ
Ｑｌ、Ｑ２を切り換える構成をとっている。すなわち、
演算増幅器Ａ２と、この演算増幅器Ａ２の出力端に各々
のベースが共通接続された２つのＮＰＮ）ランジスタＱ
４．Ｑ５と、これらトランジスタＱ４．Ｑ５の各々のエ
ミ、りのどちらかに電流を流す電流スイッチＳ２と、ベ
ースが各々トランジスタＱ ｓ 、 Ｑ ｓのエミッタ
に接続されたＰＮＰ）ランジスタＱｌ、Ｑ２と、抵抗Ｒ
１とから構成されている。ここで演算増幅器Ａ！の入力
側とトランジスタＱ １． Ｑ ２および抵抗Ｒ１の接
続は第１図と同様であるので、同一符号を付与し、その
説明を省略する。そして、トランジスタＱ４．Ｑｓの各
々のコレクタは定電圧源Ｖｃｃに接続されている。ここ
で電圧が電流に変換さ九る動作原理は第１図と全く同一
であるので、入力電圧ｖＩＮと出力電流（トランジスタ
Ｑ ＋ 、 Ｑ ２のコレクタ電流）■。ｌ＋ Ｉ。２
の関係式は第１図、第２図の場合と同様の（４）式、（
５）式で表わされる。今スイッチＳ２がトランジスタＱ
４のエミッタ側に接続されたとすると、トランジスタＱ
１とＱ４が能動状態になり、トランジスタＱ２とＱ、が
遮断状態となる。従って、トランジスタＱ１のコレクタ
に変換された電流が工。１として出力される。次にスイ
ッチＳ２がトランジスタＱ、のエミッタ側に接続さｈた
時は、トランジスタＱ２とＱ、が能動状態になり、トラ
ンジスタＱ、とＱ４とが遮断状態となる。従って、この
時はトランジスタＱ２のコレクタに変換された電流がＩ
Ｏ２として出力される。
この実施例では演算増幅器Ａ２の出力電流がトランジス
タＱ４又はトランジスタＱ、のベース電流だけであるの
で演算増幅器Ａ２の出力段構成が簡略化、又は省略でき
るという利点がある。
タＱ４又はトランジスタＱ、のベース電流だけであるの
で演算増幅器Ａ２の出力段構成が簡略化、又は省略でき
るという利点がある。
以上説明したように本発明は、切り換えスイッチ部トラ
ンジスタを電流変換用トランジスタと共用化することに
より素子数を少なくすることができるだけでなく、信号
通過トランジスタが少ない分だけ変換精度が向上できる
という効果がある。
ンジスタを電流変換用トランジスタと共用化することに
より素子数を少なくすることができるだけでなく、信号
通過トランジスタが少ない分だけ変換精度が向上できる
という効果がある。
第１図は本発明の原理を示すブロック回路図、第２図は
第１図におけるスイッチＳ１を電子回路で具体化した一
実施例を示す回路図、第３図は本発明の他の実施例を示
す回路図、第４図は従来の切り換えスイッチ付の電圧・
電流変換回路の回路図である。 Ｑ、、 （１，、Ｑ３． Ｑ６・・・・・・ＰＮＰ ）
ランジスタ、Ｑ、、Ｑ、・・・・・・ＮＰＮ）ランジス
タ、Ｄｉ・・・・・・ダイオード、Ｒｌ、 Ｒ２・・・
・・・抵抗、Ｓｌ、８２・・・・・・電子スイッチ、Ｉ
ｌｌ Ｉ２・・・・・・定電流源、Ａ ＋ 、 Ａ ２
・・・・・・演算増幅器、ＶＡＮ・・・・・・入力電圧
、Ｖｃｃ・・・・・・正電圧源、Ｖｃ・・・・・・制御
電圧、■。ｌ＋ Ｉ。２・・・・・・出力電流、１０・
・・・・・入力端子。 代理人 弁理士 内 原 音 第３図
第１図におけるスイッチＳ１を電子回路で具体化した一
実施例を示す回路図、第３図は本発明の他の実施例を示
す回路図、第４図は従来の切り換えスイッチ付の電圧・
電流変換回路の回路図である。 Ｑ、、 （１，、Ｑ３． Ｑ６・・・・・・ＰＮＰ ）
ランジスタ、Ｑ、、Ｑ、・・・・・・ＮＰＮ）ランジス
タ、Ｄｉ・・・・・・ダイオード、Ｒｌ、 Ｒ２・・・
・・・抵抗、Ｓｌ、８２・・・・・・電子スイッチ、Ｉ
ｌｌ Ｉ２・・・・・・定電流源、Ａ ＋ 、 Ａ ２
・・・・・・演算増幅器、ＶＡＮ・・・・・・入力電圧
、Ｖｃｃ・・・・・・正電圧源、Ｖｃ・・・・・・制御
電圧、■。ｌ＋ Ｉ。２・・・・・・出力電流、１０・
・・・・・入力端子。 代理人 弁理士 内 原 音 第３図
Claims (1)
- 正転入力端が入力端子に接続された演算増幅器と、一端
が基準電位点に接続され他端が前記演算増幅器の反転入
力端に接続された抵抗と、エミッタが相互に接続され、
かつ前記演算増幅器の前記反転入力端に接続された第１
と第２の同極性のトランジスタと、前記演算増幅器の出
力を前記第１のトランジスタのベースか又は前記第２の
トランジスタのベースかのいずれかに接続されるように
切り換える電子的なスイッチとを具備することを特徴と
する出力切り換え機能を有する電圧・電流変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132005A JP2518393B2 (ja) | 1989-05-24 | 1989-05-24 | 出力切り換え機能を有する電圧・電流変換回路 |
| US07/528,953 US5099139A (en) | 1989-05-24 | 1990-05-24 | Voltage-current converting circuit having an output switching function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132005A JP2518393B2 (ja) | 1989-05-24 | 1989-05-24 | 出力切り換え機能を有する電圧・電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02309706A true JPH02309706A (ja) | 1990-12-25 |
| JP2518393B2 JP2518393B2 (ja) | 1996-07-24 |
Family
ID=15071321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1132005A Expired - Lifetime JP2518393B2 (ja) | 1989-05-24 | 1989-05-24 | 出力切り換え機能を有する電圧・電流変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5099139A (ja) |
| JP (1) | JP2518393B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291123A (en) * | 1992-09-09 | 1994-03-01 | Hewlett-Packard Company | Precision reference current generator |
| US6095661A (en) * | 1998-03-19 | 2000-08-01 | Ppt Vision, Inc. | Method and apparatus for an L.E.D. flashlight |
| US7740371B1 (en) | 1998-03-19 | 2010-06-22 | Charles A. Lemaire | Method and apparatus for pulsed L.E.D. illumination for a camera |
| US6825619B2 (en) * | 2002-08-08 | 2004-11-30 | Datex-Ohmeda, Inc. | Feedback-controlled LED switching |
| JP4429213B2 (ja) * | 2005-06-03 | 2010-03-10 | ローム株式会社 | 駆動回路およびそれを備えた携帯情報端末 |
| KR20150014681A (ko) * | 2013-07-30 | 2015-02-09 | 에스케이하이닉스 주식회사 | 전류 생성 회로와 이를 포함하는 반도체 장치 및 메모리 시스템 |
| CN115268558B (zh) * | 2022-08-22 | 2024-03-22 | 苏州智而卓数字科技有限公司 | 电压与电流通用输出接口电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623524A (ja) * | 1985-06-28 | 1987-01-09 | Mitsubishi Electric Corp | スイツチ回路 |
| JPS6488613A (en) * | 1987-09-29 | 1989-04-03 | Nec Corp | Constant current circuit |
| JPH02116206A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 電圧電流変換回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3870906A (en) * | 1973-06-21 | 1975-03-11 | Us Navy | Ramp/hold circuit |
| US3902806A (en) * | 1974-04-22 | 1975-09-02 | American Optical Corp | Constant current-pulse led drive circuit |
| US4302726A (en) * | 1979-07-10 | 1981-11-24 | The General Electric Company Limited | Current sources |
| DE3213838A1 (de) * | 1982-04-15 | 1983-10-27 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte schaltungsanordung mit einem spannungs-strom-wandler |
| DE3643869C1 (de) * | 1986-12-22 | 1988-09-08 | Vdo Schindling | Schaltungsanordnung zur UEberwachung einer Brueckenendstufe |
| US4864216A (en) * | 1989-01-19 | 1989-09-05 | Hewlett-Packard Company | Light emitting diode array current power supply |
-
1989
- 1989-05-24 JP JP1132005A patent/JP2518393B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-24 US US07/528,953 patent/US5099139A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623524A (ja) * | 1985-06-28 | 1987-01-09 | Mitsubishi Electric Corp | スイツチ回路 |
| JPS6488613A (en) * | 1987-09-29 | 1989-04-03 | Nec Corp | Constant current circuit |
| JPH02116206A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 電圧電流変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5099139A (en) | 1992-03-24 |
| JP2518393B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| US5319265A (en) | Comparator with hysteresis | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| EP0503843A1 (en) | Amplifying circuit | |
| JPH03106215A (ja) | スイツチングヒステリシスを有するトリガ回路 | |
| KR850004674A (ko) | 곱셈 회로 | |
| JP2518393B2 (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
| JPH0964659A5 (ja) | ||
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH0464205B2 (ja) | ||
| JPH0543533Y2 (ja) | ||
| JP3209181B2 (ja) | 緩オン／オフ信号発生回路 | |
| SU1647873A1 (ru) | Гистерезисное звено | |
| KR970063907A (ko) | 가변 이득 증폭 회로 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| JPH0638573B2 (ja) | 半導体集積回路装置 | |
| JPH0415887A (ja) | 演算増幅回路 | |
| JPH0710406Y2 (ja) | 電圧・電流発生装置 | |
| JPH0583103A (ja) | アナログスイツチ回路 | |
| KR950003851Y1 (ko) | 저전압 신호 전달 스위치 회로 | |
| JPH0787319B2 (ja) | 増幅回路 | |
| JP2536047Y2 (ja) | 増幅器 | |
| JPH0530993U (ja) | アナログ信号出力装置 | |
| JP2000114892A (ja) | 増幅回路 | |
| JPH05136638A (ja) | 差動入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |