JPS5825276A - 可変容量装置 - Google Patents
可変容量装置Info
- Publication number
- JPS5825276A JPS5825276A JP56106725A JP10672581A JPS5825276A JP S5825276 A JPS5825276 A JP S5825276A JP 56106725 A JP56106725 A JP 56106725A JP 10672581 A JP10672581 A JP 10672581A JP S5825276 A JPS5825276 A JP S5825276A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- electrode
- read
- layer
- depletion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、チップサイズを小ならしめるためになされた
三端子を有する可変容量装置に関するものである。
三端子を有する可変容量装置に関するものである。
空乏層の伸びを制御するための空乏層制御電極と、空乏
層による容量変化を読み出すための容量続出電極とを別
個に設けるように構成した三端子の可変容量装置の一例
として第１図の構造が知られている。同図において１は
Ｎ型層、２はこのＮ＋型層１上に形成されたＮ型層、３
はＮ型層２内に選択的に形成されたＰ型頭域、４はＰＮ
接合部、５は絶縁膜、６は上記Ｐ型層３に設けられた空
乏層、制御電極、７は絶縁膜５上に設けられた容量続出
電極、８は上記Ｎ型層１土に設けられた両電極６．７に
対する共通電極である。以上において、上記空乏層制御
電極６と共通電極８との間に逆バイアス電圧を印加する
と、ＰＮ接合部４から主として不純物濃度の低いＮ型層
２側に空乏層９が拡がるので、容量続出電極７と共通電
極８との間で容量の変化が生じ容量続出電極７からは逆
バイアス電圧の変化に対応した容量変化が読み出される
。
層による容量変化を読み出すための容量続出電極とを別
個に設けるように構成した三端子の可変容量装置の一例
として第１図の構造が知られている。同図において１は
Ｎ型層、２はこのＮ＋型層１上に形成されたＮ型層、３
はＮ型層２内に選択的に形成されたＰ型頭域、４はＰＮ
接合部、５は絶縁膜、６は上記Ｐ型層３に設けられた空
乏層、制御電極、７は絶縁膜５上に設けられた容量続出
電極、８は上記Ｎ型層１土に設けられた両電極６．７に
対する共通電極である。以上において、上記空乏層制御
電極６と共通電極８との間に逆バイアス電圧を印加する
と、ＰＮ接合部４から主として不純物濃度の低いＮ型層
２側に空乏層９が拡がるので、容量続出電極７と共通電
極８との間で容量の変化が生じ容量続出電極７からは逆
バイアス電圧の変化に対応した容量変化が読み出される
。
このような三端子可変容量装置は空乏層制御電極と容量
読出電極とを兼用させるように構成した従来の二端子可
変容量装置に比較すると、逆バイアス電圧の変化に対し
て急峻な容量変化が得られる利点を有している。
読出電極とを兼用させるように構成した従来の二端子可
変容量装置に比較すると、逆バイアス電圧の変化に対し
て急峻な容量変化が得られる利点を有している。
しかしながら、上記のように空乏層９を拡がらせるため
のＮ型層２の不純物濃度は通常１０／ａａ３程度に選ば
れているが、この程度の値であると望ましい容量変化を
得るためにはＰ型層３０間隔を数μに設定する必要があ
るために、共通電極８と容量読出電極７との間で読み出
される容量を増加させたい場合には第２図のように上記
Ｐ型層３を多数段けなければならない。このＰ型層３の
巾は１０〜２０数μの値を必要とするので、結果的に空
乏層制御電極６を含む空乏層制御部によって半導体チッ
プの面積の大部分が占められることになり、容量続出電
極７から読み出す容量を増加させるのは難かしくなる。
のＮ型層２の不純物濃度は通常１０／ａａ３程度に選ば
れているが、この程度の値であると望ましい容量変化を
得るためにはＰ型層３０間隔を数μに設定する必要があ
るために、共通電極８と容量読出電極７との間で読み出
される容量を増加させたい場合には第２図のように上記
Ｐ型層３を多数段けなければならない。このＰ型層３の
巾は１０〜２０数μの値を必要とするので、結果的に空
乏層制御電極６を含む空乏層制御部によって半導体チッ
プの面積の大部分が占められることになり、容量続出電
極７から読み出す容量を増加させるのは難かしくなる。
もしそれを実現させるとなると、半導体チップサイズを
大ならしめる必要があり、コストアップは避けられない
。
大ならしめる必要があり、コストアップは避けられない
。
本発明は以上の問題に対処してなされたもので、−表面
にＶ字状溝を有する半導体基板を用いこのＶ字状溝面に
容量続出部を設けることにより、実質的に容量続出部の
面積を増加させることな〈従来欠点を除去し得るように
構成した可変容量装置を提供することを目的とするもの
である。以下図面を参照して本発明実施例を説明する。
にＶ字状溝を有する半導体基板を用いこのＶ字状溝面に
容量続出部を設けることにより、実質的に容量続出部の
面積を増加させることな〈従来欠点を除去し得るように
構成した可変容量装置を提供することを目的とするもの
である。以下図面を参照して本発明実施例を説明する。
第３図は本発明実施例による可変容量装置を示す断面図
で、１０はＰ型層、１１はこのＰ型層１０上に形成され
たＮ型層、１２はＮ型層ＩＪ内に選択的に形成されたＮ
型領域、１３は上記Ｎ型層１１表面に形成されたＶ字状
溝、１４はＶ字状溝１３面内に選択的に形成されたＮ＋
型領領域１５はこのＮ型領域１４に設けられた例えばオ
ーミック電極から成る容量読出電極１６は上記Ｎ型領域
１２に設けられた電極である。
で、１０はＰ型層、１１はこのＰ型層１０上に形成され
たＮ型層、１２はＮ型層ＩＪ内に選択的に形成されたＮ
型領域、１３は上記Ｎ型層１１表面に形成されたＶ字状
溝、１４はＶ字状溝１３面内に選択的に形成されたＮ＋
型領領域１５はこのＮ型領域１４に設けられた例えばオ
ーミック電極から成る容量読出電極１６は上記Ｎ型領域
１２に設けられた電極である。
以上の構成において、空乏層制御電極６と電極１６との
間に逆バイアス電圧を印加すると、逆ノくイアスミ圧が
小さい時は第４図のようにＰＮ接合部４から主として不
純物濃度の低いＮ型層１１側に拡がり始めた空乏層９は
あまり拡がらず上記Ｖ字状溝１３面に到達しない位置に
ある。次に逆バイアス電圧を増加すると、第５図のよう
に空乏層９は大きく拡がってＶ字状溝１３面と接するよ
うな位置に進む。
間に逆バイアス電圧を印加すると、逆ノくイアスミ圧が
小さい時は第４図のようにＰＮ接合部４から主として不
純物濃度の低いＮ型層１１側に拡がり始めた空乏層９は
あまり拡がらず上記Ｖ字状溝１３面に到達しない位置に
ある。次に逆バイアス電圧を増加すると、第５図のよう
に空乏層９は大きく拡がってＶ字状溝１３面と接するよ
うな位置に進む。
これにより容量読出電極１５と空乏層制御電極６との間
の容量変化は、逆バイアス電圧が増加する程空乏層が拡
がるために小さくなり、両電極１５と６間からは逆バイ
アス電圧の変化に対応した容量変化が読み出されるよう
になる。すなわち空乏層制御電極６と電極１６との間に
印加される逆ノくイアスミ圧によって、容量読出電極１
５と空乏層制御電極６との間の容量変化が制御されるこ
とになる。
の容量変化は、逆バイアス電圧が増加する程空乏層が拡
がるために小さくなり、両電極１５と６間からは逆バイ
アス電圧の変化に対応した容量変化が読み出されるよう
になる。すなわち空乏層制御電極６と電極１６との間に
印加される逆ノくイアスミ圧によって、容量読出電極１
５と空乏層制御電極６との間の容量変化が制御されるこ
とになる。
この場合、Ｖ字状溝１３面に設けられた容量続出電極１
５の有効面積はそのＶの角度なθとした時平面上の面積
の”’ｅｉｎθ倍と大きくなるために、同一のチップサ
イズでもその分より大きな容量変化を読み出すことがで
きる。すなわち同じ容量変化を読み出す場合は小さなチ
ップサイズで事足りることができる。
５の有効面積はそのＶの角度なθとした時平面上の面積
の”’ｅｉｎθ倍と大きくなるために、同一のチップサ
イズでもその分より大きな容量変化を読み出すことがで
きる。すなわち同じ容量変化を読み出す場合は小さなチ
ップサイズで事足りることができる。
Ｖ字状溝を形成する手段は周知の異方性エツチングを利
用することＫよって、容易に目的を達成することができ
る。
用することＫよって、容易に目的を達成することができ
る。
第６図は本発明の他の実施例を示すもので、Ｖ字状溝１
３を複数個形成した構造を示し各容量読出電極１５をそ
れぞれ相互結線することによってより大きな容量を得る
ことができる。
３を複数個形成した構造を示し各容量読出電極１５をそ
れぞれ相互結線することによってより大きな容量を得る
ことができる。
空乏層制御電極１５を形成するために実施例では十
Ｐ型半導体層１０を形成した例を示したが、これらは何
ら半導体層に限ることなく空乏層を発生させるための障
壁を備えたものであれば良く、例えばＭＩＳ構造、ショ
ットホー接合構造等の中から目的に応じて任意のものを
選択することができる。
ら半導体層に限ることなく空乏層を発生させるための障
壁を備えたものであれば良く、例えばＭＩＳ構造、ショ
ットホー接合構造等の中から目的に応じて任意のものを
選択することができる。
また容量読出電極１５もオーミック電極に限らずそれら
のいずれで構成し又も良い。
のいずれで構成し又も良い。
以上説明して明らかなように本発明によれば、−表面に
Ｖ字状溝を有する半導体基板を用いこのＶ字状溝面に容
量読出部を設けるように構成するものであるから、平面
上の容量続出部の面積を増加しなくとも実質的に容量読
出部から読み出す容量を増加させることができる。
Ｖ字状溝を有する半導体基板を用いこのＶ字状溝面に容
量読出部を設けるように構成するものであるから、平面
上の容量続出部の面積を増加しなくとも実質的に容量読
出部から読み出す容量を増加させることができる。
したがって半導体チップサイズを小ならしめることがで
きるのでコストダウンを計ることができる。
きるのでコストダウンを計ることができる。
第１図および第２図は共に従来例を示す断面図、第３図
乃至第６図はいずれも本発明実施例を示す断面図である
。 ４・・・ＰＮ接合部、６・・・空乏層制御電極、９・・
・空乏層、１３・・・Ｖ字状溝、１５・・・容量読出電
極。 第１図 第２図 第３図 第６図 第５図
乃至第６図はいずれも本発明実施例を示す断面図である
。 ４・・・ＰＮ接合部、６・・・空乏層制御電極、９・・
・空乏層、１３・・・Ｖ字状溝、１５・・・容量読出電
極。 第１図 第２図 第３図 第６図 第５図
Claims (1)
- 【特許請求の範囲】 ■、−表面にＶ字状溝を他装置に空乏層を発生させるた
めの障壁を各々有する半導体基板の、上記Ｖ字状溝面に
容量続出部を上記他装置に空乏層制御部を各々設け、上
記空乏層制御部を逆バイアスすることにより上記障壁が
ら空乏層な上記Ｖ字状溝面に到達させ、これにより上記
容量読出部と空乏層制御部間で容量変化を読み出すよう
に構成したことを特徴とする可変容量装置。 ２、上記Ｖ字状溝を複数個有することを特徴とする特許
請求の範囲第１項記載の可変容量装置。 ３、上記容量読出部がオーミック電極構造、Ｐ−Ｎ接合
構造、ＭＩＳ構造、ショットキー接合構造のいずれかで
あることを特徴とする特許請求の範囲第１項又は第２項
記載の可変容量装置。 ４、上記空乏層制御部がＰ−Ｎ接合構造、ＭＩＳ構造、
ショットキー接合構造のいずれかであることを特徴とす
る特許請求の範囲第１項乃至第３項のいずれかに記載の
可変容量装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106725A JPS5825276A (ja) | 1981-07-08 | 1981-07-08 | 可変容量装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106725A JPS5825276A (ja) | 1981-07-08 | 1981-07-08 | 可変容量装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5825276A true JPS5825276A (ja) | 1983-02-15 |
| JPS6328348B2 JPS6328348B2 (ja) | 1988-06-08 |
Family
ID=14440911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56106725A Granted JPS5825276A (ja) | 1981-07-08 | 1981-07-08 | 可変容量装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5825276A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56106724A (en) * | 1979-08-02 | 1981-08-25 | Pressmora Nominees Pty Ltd | Improved packing press machine |
-
1981
- 1981-07-08 JP JP56106725A patent/JPS5825276A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56106724A (en) * | 1979-08-02 | 1981-08-25 | Pressmora Nominees Pty Ltd | Improved packing press machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6328348B2 (ja) | 1988-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2989650A (en) | Semiconductor capacitor | |
| US3771149A (en) | Charge coupled optical scanner | |
| US4012759A (en) | Bulk channel charge transfer device | |
| US4670764A (en) | Multi-channel power JFET with buried field shaping regions | |
| JPS588150B2 (ja) | 電荷結合半導体装置の動作方法 | |
| US3506888A (en) | Voltage-responsive semiconductor capacitor | |
| FR2379134A1 (fr) | Memoire a semi-conducteurs | |
| NL8202890A (nl) | Variabele capacitieve inrichting. | |
| JPS5825276A (ja) | 可変容量装置 | |
| GB2054961A (en) | Excess Charge Removal in Charge Transfer Devices | |
| US4529994A (en) | Variable capacitor with single depletion layer | |
| US3882529A (en) | Punch-through semiconductor diodes | |
| JPS5825275A (ja) | 可変容量装置 | |
| JPS6329421B2 (ja) | ||
| JPS5928368A (ja) | 半導体容量素子 | |
| JPS586181A (ja) | 可変容量装置 | |
| JPH0815206B2 (ja) | 半導体記憶装置 | |
| JPS6047470A (ja) | 半導体装置 | |
| JP3138288B2 (ja) | 半導体装置 | |
| JPS62179145A (ja) | Ｍｏｓ型半導体装置 | |
| JPS5816577A (ja) | 半導体装置 | |
| JPH03155659A (ja) | 半導体装置 | |
| JPS586182A (ja) | 可変容量装置 | |
| JPS5825277A (ja) | 可変容量装置 | |
| JPS6328499B2 (ja) |