JPS5827332A - リードフレームを用いた半導体装置の製造方法 - Google Patents
リードフレームを用いた半導体装置の製造方法Info
- Publication number
- JPS5827332A JPS5827332A JP56125460A JP12546081A JPS5827332A JP S5827332 A JPS5827332 A JP S5827332A JP 56125460 A JP56125460 A JP 56125460A JP 12546081 A JP12546081 A JP 12546081A JP S5827332 A JPS5827332 A JP S5827332A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- bin
- strip
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、リードフレームおよびそのリードフレームを
用いえ半導体装置の製造方法Ｃ二関する。
用いえ半導体装置の製造方法Ｃ二関する。
従来の半導体装置用リードフレームの構造は第１図ζ：
示すようになっている。すなわち、平行に配設されえ連
結条帯１，１およびこれと直交して離関配設蕃れたリー
ド線連結部分２，２からなる枠部分１と、リード線連結
部分２，２と平行でかつａ結条帯１，１間Ｃ二跨設され
九メイストνツ１４と、このタイストリップ４（ニ一端
が遜結し他端が半導体チップ装着パッド５ζ＝隣接する
よう（：延在する複数の内部リードピント・・と、タイ
ストリップ４および内部リードビンＣ・・・と一端が連
結し、他端が下方のリード線連結部分Ｉと連結する複数
の外部シードビン！・・・とからなる構成（＝なってい
る。
示すようになっている。すなわち、平行に配設されえ連
結条帯１，１およびこれと直交して離関配設蕃れたリー
ド線連結部分２，２からなる枠部分１と、リード線連結
部分２，２と平行でかつａ結条帯１，１間Ｃ二跨設され
九メイストνツ１４と、このタイストリップ４（ニ一端
が遜結し他端が半導体チップ装着パッド５ζ＝隣接する
よう（：延在する複数の内部リードピント・・と、タイ
ストリップ４および内部リードビンＣ・・・と一端が連
結し、他端が下方のリード線連結部分Ｉと連結する複数
の外部シードビン！・・・とからなる構成（＝なってい
る。
このような構造のリードフレームを用いて、図示しない
が半導体チップを装着パッドｌ（二取着し、半導体チッ
プの電極と各内部リードビン６・−・とを金属細線ζ二
よ）互いＣ二電気的接続し。
が半導体チップを装着パッドｌ（二取着し、半導体チッ
プの電極と各内部リードビン６・−・とを金属細線ζ二
よ）互いＣ二電気的接続し。
そして２点鎖線で示す部分を樹脂外！！器でモールドし
喪後、枠部分Ｊシよびタイストリップ４を各９−ドピン
から切断するカッティング工程。
喪後、枠部分Ｊシよびタイストリップ４を各９−ドピン
から切断するカッティング工程。
および各外部リードピント・・のベンディンダニ１Ｍに
よ）、１個１個の半導体装置１ごとＣ：切〉離され、そ
れぞれ独立し良状態（二おかれる。このようｃ：１個１
個の状態にしたのち、固定支持装置中！ガジンなど６二
再度セットして、１ｉＰｒｓデイツグエ寝中電気的特性
試験、寿命試験、環境試験などを行っていた。このため
手間と時間が掛か）、生産の能率アップ中生産向上の画
から電量的でない欠点があった。さらに、これら工程が
作業者（二よる手作業である丸め、作業時にリードビン
の曲シ、ねじれ、モールド樹脂の汚れ、傷、欠けなどの
外観上の問題も発生するなどの欠点があった。
よ）、１個１個の半導体装置１ごとＣ：切〉離され、そ
れぞれ独立し良状態（二おかれる。このようｃ：１個１
個の状態にしたのち、固定支持装置中！ガジンなど６二
再度セットして、１ｉＰｒｓデイツグエ寝中電気的特性
試験、寿命試験、環境試験などを行っていた。このため
手間と時間が掛か）、生産の能率アップ中生産向上の画
から電量的でない欠点があった。さらに、これら工程が
作業者（二よる手作業である丸め、作業時にリードビン
の曲シ、ねじれ、モールド樹脂の汚れ、傷、欠けなどの
外観上の問題も発生するなどの欠点があった。
本発明は上記事情Ｃ：鑑みてなされ丸もので、その目的
とするところは、枠部分に固定されるダミーリードビン
を設は為こと（二よって、半導体装置の製造（ニおける
手作業工程を減少させ。
とするところは、枠部分に固定されるダミーリードビン
を設は為こと（二よって、半導体装置の製造（ニおける
手作業工程を減少させ。
半導体装置の生産性を著しく向上し得るリードフレーム
を提供すること１二ある。
を提供すること１二ある。
また、本発明は、リードフレームに半導体チップを装着
し、かり樹脂外囲器をモールドし九後、ダζ−リードビ
ンを除く他のリードビンを枠部分から切）離し、ダミー
リードビンのみＣ：よってモールドし大半導体チップを
支持し喪状態で、モールドし大半導体チップを所望の方
向に曲けること４二よル、リードビンを枠部分６二よっ
て形成される面外Ｃ二向けて半田デイツプ工程を行うよ
う（＝し九餉記リードフレームを用いた率導体装置の製
造方法を提供することを目的とする。
し、かり樹脂外囲器をモールドし九後、ダζ−リードビ
ンを除く他のリードビンを枠部分から切）離し、ダミー
リードビンのみＣ：よってモールドし大半導体チップを
支持し喪状態で、モールドし大半導体チップを所望の方
向に曲けること４二よル、リードビンを枠部分６二よっ
て形成される面外Ｃ二向けて半田デイツプ工程を行うよ
う（＝し九餉記リードフレームを用いた率導体装置の製
造方法を提供することを目的とする。
以下、本発明の一実施例（二ついて図面を参照して説明
する。なお、第１図と同一部分（＝は同一符号を付して
説明する。第２図（二おいて、長手方向ζ二平行（＝配
設された連結条帯１．′ＩＩ：対し直角にリード線遅結
部分２，２を互い６二離聞配置して連結条帯１，１と連
結させ、これら−二よって複数の半導体チップの枠部分
Ｊを設ける。
する。なお、第１図と同一部分（＝は同一符号を付して
説明する。第２図（二おいて、長手方向ζ二平行（＝配
設された連結条帯１．′ＩＩ：対し直角にリード線遅結
部分２，２を互い６二離聞配置して連結条帯１，１と連
結させ、これら−二よって複数の半導体チップの枠部分
Ｊを設ける。
なお、第２図は１個の半導体チップの部分だけを拡大し
て示しである。すなわち％連結条帯１．１関Ｃ二これと
直交してリード線這結部２，２を互いに平行離間して設
け、かつ連結条帯１゜１と一体化し、これらＣ二よって
枠部分１を構成し、さらＣニタイストリップ４をリード
線這結部分２．２間ζ二それらと平行Ｃ二股けて連結条
帯１．１間に跨設し、タイストリップ４と一方（上方）
のリード線連結部分２との閲６二、一端がタイストリッ
プ４と連結され、他端が半導体チップ装着パッド５（＝
隣接して延在する複数の内部リードビン６・・・を設け
る。また、タイストリップ４と他方（下方）のリード線
遅結一部分２との間Ｃ二、一端が内部リードビン６・・
・およびタイストリップ４と連結し、他端が他方（下方
）のリード線連結部分２と連結する複数の外部リードビ
ンｒ・・・が設けられ九構成Ｃ：、なっている。
て示しである。すなわち％連結条帯１．１関Ｃ二これと
直交してリード線這結部２，２を互いに平行離間して設
け、かつ連結条帯１゜１と一体化し、これらＣ二よって
枠部分１を構成し、さらＣニタイストリップ４をリード
線這結部分２．２間ζ二それらと平行Ｃ二股けて連結条
帯１．１間に跨設し、タイストリップ４と一方（上方）
のリード線連結部分２との閲６二、一端がタイストリッ
プ４と連結され、他端が半導体チップ装着パッド５（＝
隣接して延在する複数の内部リードビン６・・・を設け
る。また、タイストリップ４と他方（下方）のリード線
遅結一部分２との間Ｃ二、一端が内部リードビン６・・
・およびタイストリップ４と連結し、他端が他方（下方
）のリード線連結部分２と連結する複数の外部リードビ
ンｒ・・・が設けられ九構成Ｃ：、なっている。
このような構造のり−ドッレームは紡速したように周知
であるが１本発明では更６二枠部分３（二固定されるダ
ミーリードビン９．夕を有スルことである。すなわち、
たとえば一方（上方）のリード線連結部分２とタイスト
リップ４七の間で、かつ相対向する連結条帯２，２の各
内側６；ダに一リードピンク、＃がそれぞれ設けられゐ
ヵこのダミーリードビン９．＃の長さは、少なくともモ
ールド工程時に半導体チップの樹脂外囲器内砿：先端部
が埋込固定宴れゐ長さが必要である。
であるが１本発明では更６二枠部分３（二固定されるダ
ミーリードビン９．夕を有スルことである。すなわち、
たとえば一方（上方）のリード線連結部分２とタイスト
リップ４七の間で、かつ相対向する連結条帯２，２の各
内側６；ダに一リードピンク、＃がそれぞれ設けられゐ
ヵこのダミーリードビン９．＃の長さは、少なくともモ
ールド工程時に半導体チップの樹脂外囲器内砿：先端部
が埋込固定宴れゐ長さが必要である。
このようＣ二構成され九リードフレームの装着パッド５
舊：半導体チップ（図示しない）を数階し、半導体チッ
プの電極と各内部リードビンｄ・−とを互いに金属細線
で電気的接続し、しかる後モールドエ１１ｒ−よ〕２点
鎖線で示す部分を樹脂外囲器（図示しない）でモールド
して、半導体ＩＮｔｌを構成する。このとき、上記樹脂
外囲器Ｃニダンーリードピン９．１がそれぞれ埋設支持
される。このようにして、樹脂外囲器をモールド形成し
た後、タイストリップ４を各内部リードビンｌ−から、
ｔたリード線連結部分２゜２を各外部リードピント・・
からそれぞれ切断分離を行う（カッティング工程）、こ
のカッティングエｌＩｒ−よ）、モールＶされた各半導
体チップ、りｔ）半導体装置Ｂはダイ−リードビン９、
ｌのみによって枠部分Ｊ（＝支持され為ことになる。こ
の状態で半導体装置８を、ダミーリードビン９．＃を支
点として機械的強度を考慮しながら枠部分Ｉの平面に対
して曲げる。たとえばＩＥ３図に示すように垂直方向Ｃ
：曲げる（ベンディンダニ寝）、このベンディング工程
が終了すると、第３Ｈのように多数の半導体装置８・・
・が枠部分１ｒ：、支持専れ良状態（：なる、この状態
で、多数の半導体装置８・・・（二対して同時（二半田
デイプ工程を容易に行うことができる。このようにして
半田付は工程を終了した後、多数の半導体装ｔ８・・・
を同時（＝試験装置６ニセツトして電気的特性を測定す
ることができる。を九、寿命試験中環境試験も同時（＝
行うことができる。このよう（＝、第３図の状態で半田
ディツプや試験の工程を実施できるので、これらの工程
を行うに轟っては、外部リードピント・・の変形や半導
体装置８のモールド樹脂の汚れ、傷、欠けなどの心配を
する必要がなく、スムーズ４二半田デイツプや性能およ
び信頼性の試験を行うことができる。このようＣ二°し
て試験工程か終了した後、ダイ−リードビン９，９の部
分で切断してそれぞれ独立した半導体装置８を得ること
かできる。
舊：半導体チップ（図示しない）を数階し、半導体チッ
プの電極と各内部リードビンｄ・−とを互いに金属細線
で電気的接続し、しかる後モールドエ１１ｒ−よ〕２点
鎖線で示す部分を樹脂外囲器（図示しない）でモールド
して、半導体ＩＮｔｌを構成する。このとき、上記樹脂
外囲器Ｃニダンーリードピン９．１がそれぞれ埋設支持
される。このようにして、樹脂外囲器をモールド形成し
た後、タイストリップ４を各内部リードビンｌ−から、
ｔたリード線連結部分２゜２を各外部リードピント・・
からそれぞれ切断分離を行う（カッティング工程）、こ
のカッティングエｌＩｒ−よ）、モールＶされた各半導
体チップ、りｔ）半導体装置Ｂはダイ−リードビン９、
ｌのみによって枠部分Ｊ（＝支持され為ことになる。こ
の状態で半導体装置８を、ダミーリードビン９．＃を支
点として機械的強度を考慮しながら枠部分Ｉの平面に対
して曲げる。たとえばＩＥ３図に示すように垂直方向Ｃ
：曲げる（ベンディンダニ寝）、このベンディング工程
が終了すると、第３Ｈのように多数の半導体装置８・・
・が枠部分１ｒ：、支持専れ良状態（：なる、この状態
で、多数の半導体装置８・・・（二対して同時（二半田
デイプ工程を容易に行うことができる。このようにして
半田付は工程を終了した後、多数の半導体装ｔ８・・・
を同時（＝試験装置６ニセツトして電気的特性を測定す
ることができる。を九、寿命試験中環境試験も同時（＝
行うことができる。このよう（＝、第３図の状態で半田
ディツプや試験の工程を実施できるので、これらの工程
を行うに轟っては、外部リードピント・・の変形や半導
体装置８のモールド樹脂の汚れ、傷、欠けなどの心配を
する必要がなく、スムーズ４二半田デイツプや性能およ
び信頼性の試験を行うことができる。このようＣ二°し
て試験工程か終了した後、ダイ−リードビン９，９の部
分で切断してそれぞれ独立した半導体装置８を得ること
かできる。
なお、ダミーリードビン９．９は、たとえば！Ｐ：４図
６＝示りように近接する内部リードビン６、ｇｔニ一体
６二接続する構造でもよい、また、前記実施例では、ダ
ミーリードビンを２ケ所設は九場合ζ二ついて説明した
か、２ヶ所Ｃ二限らす３ケ所でも４ケ所でもよく、所望
すゐ強贋に応じて選択することかできる。
６＝示りように近接する内部リードビン６、ｇｔニ一体
６二接続する構造でもよい、また、前記実施例では、ダ
ミーリードビンを２ケ所設は九場合ζ二ついて説明した
か、２ヶ所Ｃ二限らす３ケ所でも４ケ所でもよく、所望
すゐ強贋に応じて選択することかできる。
以上詳述したようＣ二本発明ζ：よれば、枠部分に固定
されるダミーリードピンを有するリードフレームを用い
ることによル、カッティングあるいはカッティングーペ
ンディング工程彼の半田ディツプや電気特性、寿命およ
び環境試験などを容易区二行わしめることができ、作業
性が著しく向上する。特６二、半田デイツプ工程６＝お
いては多大の効果を奏する。しかも、リードビンの変形
やモールド樹脂の汚れ、キズ、欠けなどを生じさせるこ
となく生産性の向上を図ることかできる。
されるダミーリードピンを有するリードフレームを用い
ることによル、カッティングあるいはカッティングーペ
ンディング工程彼の半田ディツプや電気特性、寿命およ
び環境試験などを容易区二行わしめることができ、作業
性が著しく向上する。特６二、半田デイツプ工程６＝お
いては多大の効果を奏する。しかも、リードビンの変形
やモールド樹脂の汚れ、キズ、欠けなどを生じさせるこ
となく生産性の向上を図ることかできる。
第１図は従来の半導体装置用リードフレームの構成図、
第２図は本発明の一実施例を説明する九めのリードフレ
ームの構成図、！３図は同実施例のペンディング工程後
の構造説明図、籐４図は本発明の他の実施例を説明する
ためのリードフレームの構成図である。 ・ｆ・−・連結条帯、２・・・リード線連結部分、３・
・・枠部分、４・・・タイストリップ、５・・・半導体
チップ装着パッド、６・・・内部リードビン、７・・・
外部リードビン％ ８・・・半導体装置、９・・・ダミ
ーリードビン。
第２図は本発明の一実施例を説明する九めのリードフレ
ームの構成図、！３図は同実施例のペンディング工程後
の構造説明図、籐４図は本発明の他の実施例を説明する
ためのリードフレームの構成図である。 ・ｆ・−・連結条帯、２・・・リード線連結部分、３・
・・枠部分、４・・・タイストリップ、５・・・半導体
チップ装着パッド、６・・・内部リードビン、７・・・
外部リードビン％ ８・・・半導体装置、９・・・ダミ
ーリードビン。
Claims (1)
- （１） 連結条帯およびリード線逼結部分よルなる枠
部分と、前記リード線運結部分と平行でかつ前記運結条
帯関（＝跨設され九メイストリップと、このタイストリ
ップ≦ニ一端が這結し他端か半導体チップ装着パッドー
二隣接するようζ二延在する複数の内部リードビンと、
前記り紬すｂ複数の外部リードビンと、＃記タイストリ
ップと内部リードピンの先端部との間檻二位置する前記
連結条帯の内側−一端が這結し他端が＃釦枠部分内方（
二嬌長妄れたダイ−リードビンとを臭備し九ことを特徴
とすゐリードフレーム。 （り ダイ−リードビンは内部リードピンの一部に一体
的ｒ−接続されていることを特徴とする特許請求の範囲
第１項記載のり−ド７レーム。 （３１連結条帯およびリード線遍結部分よシなる枠部分
と、前記リード線運結部分と平行でかつ前記連結条帯間
ζ二跨設され九タイストνフッと、このタイストリップ
に一端が運結し他端が半導体チップ装着パッド（＝隣接
するようｔ＝に在する複数の内部リードピンと、前記り
給する複数の外部リードピンと、前記タイストリップと
内部リードピンの先端部との閾に位置する前記連結条帯
の内側６二一端が這結し他端が前記枠部分内方に延長さ
れたダミーリードビンとを具備してなるリードフレーム
を用意すゐ工程と、半導体チップを装着パッド６二取着
し、かつ半導体チップと内部ダートビンとの電気的接続
を行ったｌＩ、半導体チップおよび内部リードビン部分
を樹腫外−器″ｅ４：一ルドすゐ工程と、次Ｃニダミー
リードビンな除く他のリードビンを枠部分から切断分離
するカッティング工程と、モールドした半導体チップを
枠部分平面Ｃ二対してダミーリードビンを支点として曲
げるベンディング工程と、ダミーリードビンを介して枠
部分ζ：支持された半導体チップの外部リードビンＣ二
対する半田付は工１とを具備し九ことを特徴とするり一
ド７レームを用いた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125460A JPS5827332A (ja) | 1981-08-11 | 1981-08-11 | リードフレームを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125460A JPS5827332A (ja) | 1981-08-11 | 1981-08-11 | リードフレームを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5827332A true JPS5827332A (ja) | 1983-02-18 |
| JPH0131687B2 JPH0131687B2 (ja) | 1989-06-27 |
Family
ID=14910636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56125460A Granted JPS5827332A (ja) | 1981-08-11 | 1981-08-11 | リードフレームを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991004575A1 (fr) * | 1989-09-12 | 1991-04-04 | Kabushiki Kaisha Toshiba | Cadre de montage pour dispositif a semi-conducteurs et dispositif a semi-conducteurs utilisant ce cadre de montage |
| US5343072A (en) * | 1990-08-20 | 1994-08-30 | Rohm Co., Ltd. | Method and leadframe for making electronic components |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559749A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Lead frame |
-
1981
- 1981-08-11 JP JP56125460A patent/JPS5827332A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559749A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Lead frame |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991004575A1 (fr) * | 1989-09-12 | 1991-04-04 | Kabushiki Kaisha Toshiba | Cadre de montage pour dispositif a semi-conducteurs et dispositif a semi-conducteurs utilisant ce cadre de montage |
| US5200806A (en) * | 1989-09-12 | 1993-04-06 | Kabushiki Kaisha Toshiba | Lead frame having a plurality of island regions and a suspension pin |
| US5343072A (en) * | 1990-08-20 | 1994-08-30 | Rohm Co., Ltd. | Method and leadframe for making electronic components |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0131687B2 (ja) | 1989-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010198B1 (ko) | 개량된 리드프레임 및 개량된 리드프레임을 사용하는 전자부품을 제조하는 방법 | |
| US4801997A (en) | High packing density lead frame and integrated circuit | |
| JP2806328B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS5827332A (ja) | リードフレームを用いた半導体装置の製造方法 | |
| US4378902A (en) | Apparatus for preventing wire sag in the wire bonding process for producing semiconductor devices | |
| JPS63258050A (ja) | 半導体装置 | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| US5783426A (en) | Semiconductor device having semiconductor chip mounted in package having cavity and method for fabricating the same | |
| JPS5889808A (ja) | チツプインダクタおよびその製造方法 | |
| CN221651310U (zh) | 一种smd网络变压器坯件 | |
| US6436736B1 (en) | Method for manufacturing a semiconductor package on a leadframe | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| CN117524724B (zh) | 一种网络变压器的制作方法 | |
| JP3781926B2 (ja) | 光結合半導体装置 | |
| CN117831924A (zh) | 一种smd网络变压器的制作方法 | |
| JPH04324968A (ja) | Ｉｃのリード成形金型 | |
| JPS55118661A (en) | Lead frame for semiconductor device | |
| JPS5813029B2 (ja) | 樹脂モ−ルド型半導体装置の製造方法 | |
| JPS6233343Y2 (ja) | ||
| US1989791A (en) | Incandescent lamp stem | |
| JPH0328826B2 (ja) | ||
| JP2025514527A (ja) | 角度のついた側部を備える成形された電子パッケージ | |
| KR100244503B1 (ko) | 칩 사이즈 패키지 제조용 팬스 테이프 | |
| JPS59134862A (ja) | リ−ドフレ−ム及びそれを用いた半導体装置の製造方法 | |
| JPS61161730A (ja) | 半導体装置 |