JPS582941A - 符号発生器 - Google Patents
符号発生器Info
- Publication number
- JPS582941A JPS582941A JP56100992A JP10099281A JPS582941A JP S582941 A JPS582941 A JP S582941A JP 56100992 A JP56100992 A JP 56100992A JP 10099281 A JP10099281 A JP 10099281A JP S582941 A JPS582941 A JP S582941A
- Authority
- JP
- Japan
- Prior art keywords
- output
- code
- rom2
- rom
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発１Ｉｌ１社、複数のビットランダム符号などｔＲ
ＯＭに記憶させておき、そのＲＯＭ出力を選択すること
Ｋｘ９、必要とする符号を取り出す符号発生回路につい
てのものである。
ＯＭに記憶させておき、そのＲＯＭ出力を選択すること
Ｋｘ９、必要とする符号を取り出す符号発生回路につい
てのものである。
データ伝送回線の試験には、ＣＣＩＴＴ勧告Ｖ５２によ
り５１１ビツトの試験用パターンｔｗ！用するほか、２
０４７ビツトなど数種類のランダム符号ｔ−使うことが
多め。
り５１１ビツトの試験用パターンｔｗ！用するほか、２
０４７ビツトなど数種類のランダム符号ｔ−使うことが
多め。
５１１ビツトの試験用パターンは、第１図の回路例のよ
うに、９段のシフトレジスタを使い、その第５段と第９
段の出力を排他的論理和回路に加え、その結果を第１段
の入力に帰還して得られる。
うに、９段のシフトレジスタを使い、その第５段と第９
段の出力を排他的論理和回路に加え、その結果を第１段
の入力に帰還して得られる。
その他のランダム符号パターンの場合も、同じような構
成で得られるが、この場合拡取り出す帰還出力の位置が
５１１ビツトの場合と異なるので、シフトレジスタを共
用する場合は切替回路が必要に表９．構成が複雑になる
という問題がある。
成で得られるが、この場合拡取り出す帰還出力の位置が
５１１ビツトの場合と異なるので、シフトレジスタを共
用する場合は切替回路が必要に表９．構成が複雑になる
という問題がある。
この発明は、こ扛らＯランダム符号などをあらかじめＲ
ＯＭに書き込んでおき、こｎらの符号を読み出すように
したもので、ＲＯＭの内容を変えるだけでランダム符号
の種類などｔ−習えられるようにしたものである。
ＯＭに書き込んでおき、こｎらの符号を読み出すように
したもので、ＲＯＭの内容を変えるだけでランダム符号
の種類などｔ−習えられるようにしたものである。
この発ＷＡＫよる実施例の構成図を第２図に示す。
図で、１はアドレスカウンタ、２はアドレスカウンタ１
の出力で動作するＲＯＭ、３はＲＯＭ２の出力を選択す
るとともにアドレスカウンタ１のｎビット目の信号會違
択するセレクタ、４はセレクタ３０出力とＲＯＭ２の出
力を入力とし、アドレスカウンタ１を周期的に動作させ
るタイミング信号を取シ出すゲートである。
の出力で動作するＲＯＭ、３はＲＯＭ２の出力を選択す
るとともにアドレスカウンタ１のｎビット目の信号會違
択するセレクタ、４はセレクタ３０出力とＲＯＭ２の出
力を入力とし、アドレスカウンタ１を周期的に動作させ
るタイミング信号を取シ出すゲートである。
ＲＯＭ２には、例えば次のような符号を記憶する。
０ビット＝＝２０４７ビツトランダム符号（前半）１ビ
ット＝２０４７ビツトランダム符号（ｉｌ半）２ビット
＝５１１ビットランダム符号 ５ビット＝繰り返し周期記号 この発明社、このように各ビットごとにランダム符号を
書き込んだＲＯＭ２の出力を選択して希望の符号ｔａｂ
出すようにしたものである。、ＲＯＭ２への記憶は、舎
データ線に発生符号を、その発生符号の繰り返し周期ｔ
１本のデータＩＩＫ割り当てる。発生符号と繰シ返し周
期符号を別々のＲＯＭに記憶させれば、任意パターンを
発生することができる。
ット＝２０４７ビツトランダム符号（ｉｌ半）２ビット
＝５１１ビットランダム符号 ５ビット＝繰り返し周期記号 この発明社、このように各ビットごとにランダム符号を
書き込んだＲＯＭ２の出力を選択して希望の符号ｔａｂ
出すようにしたものである。、ＲＯＭ２への記憶は、舎
データ線に発生符号を、その発生符号の繰り返し周期ｔ
１本のデータＩＩＫ割り当てる。発生符号と繰シ返し周
期符号を別々のＲＯＭに記憶させれば、任意パターンを
発生することができる。
この関係１第Ｓ図に示す、第５図７はアドレスカウンタ
１へのクロックパルスであり、第Ｓ図イは第５図アのク
ロックパルスによるアドレスカウンタ１の出力である。
１へのクロックパルスであり、第Ｓ図イは第５図アのク
ロックパルスによるアドレスカウンタ１の出力である。
第３図りは几ＯＭ２のデータ出力Ｄｏ〜Ｄ、でセレクタ
３に入９、第５図工はＲＯＭ２の出力Ｄ４でゲート４へ
入る。すなわち、ＲＯＭ２の出力のうち１ビツトだけ繰
り返し周期用データ管第５図工のように記憶させ、セレ
クタ５への切替信号でゲート４ｔ−動作させ、ＲＯＭ２
の出力Ｄｏ〜Ｄ５を出力信号として取力出す。
３に入９、第５図工はＲＯＭ２の出力Ｄ４でゲート４へ
入る。すなわち、ＲＯＭ２の出力のうち１ビツトだけ繰
り返し周期用データ管第５図工のように記憶させ、セレ
クタ５への切替信号でゲート４ｔ−動作させ、ＲＯＭ２
の出力Ｄｏ〜Ｄ５を出力信号として取力出す。
以上のように、この発明によればＲＯＭの交換で任意の
符号を取り出すことができる。シ九がって、データ伝送
回線の試験用パターンなどｔ切替回路なしで取り替える
ことができる。
符号を取り出すことができる。シ九がって、データ伝送
回線の試験用パターンなどｔ切替回路なしで取り替える
ことができる。
第１図は従来の５１１ピツ）１２＞試験パターン発生器
、 第２図はこの発明による実施例の構成図、第３図は第２
図の各部説明図。 １・・・・・・アドレスカウンタ、２・・・・・・ＲＯ
Ｍ、３・・・・・・セレブタ、４・・・・・・ケート。 代理人 弁理士 小俣欽司 第１図 手続補正書（方式） 昭和５６年１２月７日 特許庁長官島田春樹殿 １、事件の表示 昭和５６年特許願第１００９９２号 ２、発明の名称 符号発生器 ３、補正をする者 事件との関係 特許出願人 住 所 東京都大田区蒲田４丁目１９番７号名称 安
藤電気株式会社 代表者 大 城 俊 − ４、代理人 〒１４４ 居 所 東京都大田区蒲田４丁目１９番７号６、補正
によシ増加する発明の数 ０ａ 補正の内容 （１１明細書第１ページ第２行の ［発明の名称 符号発生回路」を。 「発明の名称 符号発生器」と補正する。 ＜２） 明細書第２ページ第３行の「発生回路」を「
発生器」に補正する。
、 第２図はこの発明による実施例の構成図、第３図は第２
図の各部説明図。 １・・・・・・アドレスカウンタ、２・・・・・・ＲＯ
Ｍ、３・・・・・・セレブタ、４・・・・・・ケート。 代理人 弁理士 小俣欽司 第１図 手続補正書（方式） 昭和５６年１２月７日 特許庁長官島田春樹殿 １、事件の表示 昭和５６年特許願第１００９９２号 ２、発明の名称 符号発生器 ３、補正をする者 事件との関係 特許出願人 住 所 東京都大田区蒲田４丁目１９番７号名称 安
藤電気株式会社 代表者 大 城 俊 − ４、代理人 〒１４４ 居 所 東京都大田区蒲田４丁目１９番７号６、補正
によシ増加する発明の数 ０ａ 補正の内容 （１１明細書第１ページ第２行の ［発明の名称 符号発生回路」を。 「発明の名称 符号発生器」と補正する。 ＜２） 明細書第２ページ第３行の「発生回路」を「
発生器」に補正する。
Claims (1)
- 【特許請求の範囲】 ｔ アドレスカウンタと、 このアドレスカウンタの出力で動作スるＲＯＭと、 このＲＯＭ出力を選択するとともに、前記アドレスカウ
ンタのｎビット目の信号を選択するセレクタと、 このセレクタ出力と前記ＲＯＭ出力を入力とし、前記ア
ドレスカウンタを周期的に動作させるタイイング信号を
塩９出すゲートとを備え、前記ＲＯＭ１２）Ｉｎビット
目に繰）返し周期用データを記憶するとともに前記ＲＯ
Ｍの他のビットには符号データを記憶し、 前記セレクタへの切替信号によシ前記ＲＯＭに記憶した
符号データを職り出すことを％徴とする符号弛生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100992A JPS582941A (ja) | 1981-06-29 | 1981-06-29 | 符号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100992A JPS582941A (ja) | 1981-06-29 | 1981-06-29 | 符号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582941A true JPS582941A (ja) | 1983-01-08 |
| JPS6224817B2 JPS6224817B2 (ja) | 1987-05-30 |
Family
ID=14288796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56100992A Granted JPS582941A (ja) | 1981-06-29 | 1981-06-29 | 符号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582941A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039974A (ja) * | 1973-08-14 | 1975-04-12 | ||
| JPS5439554A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Programmable timing signal generator |
| JPS5578341A (en) * | 1978-12-08 | 1980-06-12 | Casio Comput Co Ltd | Initial value setting system of random number |
-
1981
- 1981-06-29 JP JP56100992A patent/JPS582941A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039974A (ja) * | 1973-08-14 | 1975-04-12 | ||
| JPS5439554A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Programmable timing signal generator |
| JPS5578341A (en) * | 1978-12-08 | 1980-06-12 | Casio Comput Co Ltd | Initial value setting system of random number |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6224817B2 (ja) | 1987-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5995629A (en) | Encoding device | |
| TW486884B (en) | Interleaver and method for interleaving an input data bit sequence using a coded storing of symbol and additional information | |
| KR920006971A (ko) | 멀티포오트메모리 | |
| KR940004982A (ko) | 비터비 복호기의 경로 기억 장치 | |
| US4058673A (en) | Arrangement for ciphering and deciphering of information | |
| DE69815865D1 (de) | Prioritätsauswahlmittel für datenübertragungsgerät | |
| JPS582941A (ja) | 符号発生器 | |
| KR970068192A (ko) | 비터비 복호화 장치 및 비터비 복호화 방법 | |
| KR970016939A (ko) | 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기 | |
| US6079007A (en) | System and method for generating pseudo-random codes | |
| JP3909509B2 (ja) | シリアルインタフェース回路 | |
| JPS5858678B2 (ja) | 電子楽器 | |
| JPH06124586A (ja) | 半導体記憶装置 | |
| SU1023314A1 (ru) | Устройство дл формировани кодовых последовательностей | |
| SU788103A1 (ru) | Генератор псевдослучайной последовательности | |
| KR20000020953A (ko) | 비터비 디코더의 경로 메모리 장치 | |
| JPS63171015A (ja) | 擬似ランダム符号発生回路 | |
| JPS5923941A (ja) | デ−タ配列変換回路 | |
| JPH10145332A (ja) | 拡散符号の位相シフト回路 | |
| JPH08329671A (ja) | 半導体遅延装置 | |
| JPS6175642A (ja) | 転置復号装置 | |
| JPS62282325A (ja) | シフタ | |
| JPS6314395A (ja) | 記憶回路 | |
| JPH08237084A (ja) | タイミング信号発生回路 | |
| JPH0620195B2 (ja) | 速度変換回路 |