JPS582956A - アラ−ム回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアラーム回路に関し、特に待機冗長系の自己診
断装着から送出される故障信号を判別してアラーム信号
を発生するアラーム回路に関するものである。

近年、電子技術の急速な発達に伴なって、各種装置Ｋｌ
Ｋ子制−系が取シ入れられている。この場合、電Ｓａ＠
等のように安全確保のために高信頼性が要求される制御
系に於いては待機冗長系が用いられている。この待機冗
長系は、メイン回路の故障時に作動して制御系のバック
アップを行なうものであって、＠１図にマイクロコンピ
ュータを用いた待機冗長系を有する劃−回路の一飼を示
す。

第１図に於いて、メインマイクロコンピュータｌは各種
情報を入力として演算処理を行なうことによシ、その演
算結果に対応して出カポ−）ＯａＢから１倒信号ＡＩを
送出することによ〕ドライバー用のトランジスタ２ａｔ
−駆動し、その出力をリレー３のノーマルクロス接点３
ｍを介して励磁コイル４に供給することにより、励磁コ
イル４を励磁して図示しない皺側−物を駆動制御してい
る。この場合、メインマイクロコンピュータ１はトラン
ジスタ２ａとリレー３の接点３ｍとの間の電位を診断信
号Ｂとして入カポ−）Ｐａｌから取り込んでおり、制御
信号Ａ１と診断信号８１との論理関係が予め定められた
条件に不一致の場合には、トランジスタ２ｓが異常と判
断して出力ボート０匂から故障信号Ｏｘｔ送出する。故
障信号０１が発生されると、リレー３が励磁されて七〇
＠点３ｍ、３ｂが図示と逆の状態にＨａ）換わることく
より、ＩＩＩＩｌｉｌｌ用の励磁コイル４がメイン制御
系のトランジスタ２−からサブ制御系のトランジスタ２
ｂに切夛換わる。′ｔた、メインマイクロコンピュ−タ
ｌから故障信号０１が発生されると、メインマイクロコ
ンピュータ１と同一〇情報を入力としてスタン／クイ状
１１１ＩＣ１ｂルｔデマイクロコンピュータ５がこ０＆
障信号０１を入力／−）ＰＪから＊Ｃ込んで制御動作を
開始する。そして、各種入力情報を演算し九結果は、出
力＆−）Ｏｂｌから制御信号Ａｌとしてトランジスタ２
ｂに供給される。従って、トランジスタ２ｂは制御信号
ＡＩに対応して作動することによル、その出力を接点３
ｂを介して励磁コイル４に供給して被制御物を駆動制御
し、これによって紫ゾマイクロコンピュータ５とトラン
ジスタ２ｂとによって構成されるサブ制御系がメインマ
イクロコンピュータｌとトランジスタ２・とＫよって構
成されるメイン制御系のバックアップを行なっている。

次に１サシ制−系のトランジスタ２ｂが何かのり因によ
って故障すると、サブマイクロコンビ東−夕５は出力ポ
ートＯｂ１から送出される制御信号大雪と入カポ−）Ｐ
ｂｌに供給される診断信号Ｂ、との不一致を検出して出
力ポートＯｂ諺から故障信号Ｏｓを送出する。故障信号
０諺が発生されると、１報装置６が作動してサブ制御系
も故障したことを知らせる。

しかしながら、このように構成され友待機冗長系の自己
診断は、故障の発生時に始めて診断が行なわれるｔので
あ）、メイｙｗｉｍ系の故障発生を自己診断して故障信
号を送出することによ〕制御系にバックアップさせる場
合には有効であるが、サブ制御系はバッタアップ動作の
開始後でな°ければ自己診断を行なうことが出来ない、
従って、バックアップ動作の開始前に飼えばトランジス
タ２ｂが故障してい友場合には、バックアップ動作の開
始と同時に一御ダクンとなりて故障信号０虐が送出され
て警報装置が作動することＫＩＤ、サブ制御系はメイン
制御系に対するバッタアップＩａｓを何ら持えないこと
になってしｔう、つま〕、上記待機冗長系は、待機状態
下に於けるすデ制−系は常に正常であるとする前提に於
いてＯみ成〕立つ回路であるが、自勧電Ｏｗ侭１１置等
Ｏように安全性０ｆＮＦ、から高信頼性が要求される普
瞳には全く使用することが出来ない。

従って１本発明による目的は、電源の投入時に待機冗長
系の自己診断を行なうに当）、故障信号を確実に判別し
てアラーム信号を発生することが出来るアラーム回路を
提供することである。

このような目的を達成するために本発明によるアラーム
回路は、待機冗長系の自己診断によ〕発生される故障信
号を遅延する遅延回路と、遅延回路の出力をＤ入力とし
かつ第１リセツト信号をり四ツク入力とする第１フリッ
プフロップ回路と、遅延回路の出力をＤ入力としかつ第
２リセツト信号をクロツタ入力とする第２７リツゾフロ
ツゾ回路とを備え、第１．第２フリツプフロツゾ回路の
セット出力をアラーム信号として送出するものである。

以下、図面に示す実権例を用いて本発明によるアラーム
回路を詳細に説明する。

第２図は本発明によるアラーム回路を待機冗長系Ｏ自己
診断装置に適用した場合の一夷ｍ列を示す回路図であっ
て、４１１に２個のメイン制御系をバッタアップする場
合を示す、同図に於いて１Ｇは＠ｌのメイン制御系を構
成する＠１メイン！イクロコンピュータであって、出力
ボートＯａ１から制御信号ＡＩを送出すること罠よりド
ライバ１１を作動させ、電源＋Ｖをリレ−１２０ノーマ
ルクロス接点１２１を介して励磁コイル１３に供給する
ことくより被制御物を駆動制御する。そして、＠１メイ
ンマイククコンピュータｌＯは、ドライバ１１と接点１
２ａ間の信号を診断信号Ｂｔとして入カポ−）Ｐａｌか
ら取゛郵込むことにより、制御信号大意との比較に於い
て予め定められた論理Ｏ不一致を検出することによ〕ド
ライバ１１内に設けられているトランジスタあるいは励
磁コイル１３の異常を検出する。

そして、この第１メインマイク京コンビエータ１Ｇは・
前述した異常を検出すると出力Ｉ−ト０ａｌＢから故障
信号０１を発生することくよシ、リレー１２を作動させ
てその接点１２Ｍ、１２ｂを図示とは逆の状態に切り換
えてドライＡ１４に励磁プイル１３を接続する。

１５は１１１２のメイン制御系を構成する第２メインマ
イク費コンピユータであって、第１メインマイクロコン
ピ二−タ１０と同様に、出カポ−）　ＱＣ，から劃−信
号人ｌを送出することによりドライバ１６を作動させ、
＊ｉ＊＋ｖをリレー１７のノー！ルタロス接点１７ｍを
介して励磁コイル１８に供給することにより被制御物を
駆動側−する。そして、この第２メインマイクロコンピ
ユータ１５も、ドライＡｌｅと励磁コイル１８間の信号
を診断信号Ｂ、とじて入力ｙｌ−）　Ｏｃｌから暇シ込
むことによって前述した場合と同様にドライバ１６の内
部に設けられているトランジスタおよび励磁コイル１８
の異常を検出する。

を友、出力４−　）　Ｏｃ　Ｂから出力される故障信号
０３は、リレー１７を駆動してその接点１７ａ。

１７ｂを図示とは逆に切プ換えて励磁コイル１８をドラ
イバ１９に接続する。２Ｇは待機冗長系としてのサブ制
御系を構成するサブマイクロコンピュータであって、ｔ
ａｌ、第２メインマイクロコンピユータ１０またけ１５
から故障信号０１またはＯｓが供給されると、出カポ−
）Ｏｂｌがら１ｍ１１１１信号ム−を送出するように構
成されている。

２１は故障信号ｏ１とインバータ２２ｔ−介して供給さ
れる故障信号０．を入力とするオアゲート、２３ｔｉ１
１１１１１１信号Ａ、とオアｒ−）２１の出方との一致
を求め、その出方にぶってドライＡ１４を作動させるア
ンドゲート、２５は制御信号ＡＩトインパータ２５を介
して供給されるオア２−ト２１の出力との一致を求め、
その出力によってドライノ櫂１９を作動させるアンドダ
ートである。

なお、ナシライク繋コンピュータ２ｏはドライＡ１４゜
と接点１２ｂ間の電位およびドライＡ１９とｌ１点１７
ｂｆｔ４０ＩＥ位ｔ　１１　ｅＭ　信号ａｍ　ｍ　ｓ　
ａｍ　ｂ　トして入力ｙｌ　−）　Ｐｂｌ　、　ｉ’ｂ
ｌから取り込んでおり、故障信号０１．Ｏｓの発生時に
制御信号Ａ、に対する診断信号Ｊａ、Ｂｉｂの予め定め
られた論理が不一致になると出力ｙｊＦ−）Ｏｂｌから
故障信号０１を送出するように構成されている。

２６はコンデンず２７と抵抗２Ｂの直列体によって構成
されたイニシャル信号発生回路である。２９はイニシャ
ル信号発生回路２６から電源＋Ｖの投入時にイニシャル
信号Ｉ８が供給さレルト、紫ブマイクロコンビ二−タ２
０、第１゜第２メイｙマイクロコンピユータ１０．１５
に予め定められた待機冗長系診断モードにしたがってリ
セット信号ａｓｓ−ＦＬ８．を送出すゐリセット信号発
生回路である。この場合、リセット信号発生回路２９は
第３図に示すようにセット出力Ｑｔｌ［次り入力とする
４個のＤタイプ構成によるフリップフロップ回路３０ｓ
〜３０４を有しており、イニシャル信号ｆ８によってリ
セットされる。ｔた、このすセット信号発生回路２９は
夕■ツクパルスＣＰとフリップフロップ回路３０４のセ
ット出力Ｑを入力とするオアゲート３１）よびオアゲー
ト３１の出力を反転して各フリツプフロツプ回路３０１
〜３０４のタロツク入力＠０ＬＫＫ供給されるインバー
タ３２とを有している。３３はオアゲー）３１の出力と
ツリツプフロツゾ回、路３Ｇｍのセット出力Ｑの一致を
求めてリセット信号ａ８ｔ　ｔ−送出するアンドゲート
である。また、フリップフロップ回路３Ｑｂ　、３０ｃ
のセット出力Ｑがそれぞれリセット信号ａｓ、　、　Ｉ
’Ｌ８ｓとして出力される。

第２図に於いて、３４はサブマイクロコンピュータ２０
から出力される故障信号ＣＩとリセット信号発生回路２
９から出力されるリセット信号ａｓ、　、　８８．七入
力として判断することによシ、待機冗長系としてのサブ
制御系の異常を噴出してアラーム信号人りを送出するア
ラ−五回路である。そして、このアラー五回路３４Ｆｉ
、第４図に示すように、抵抗３５とコンデンヤ３６とに
よって構成されて故障信号Ｏ１を遅延させる積分構成に
よる遅延回路３７と、遅延回路３７の出力ｔＤ大入力す
るとともに、リセット信号＆Ｓ３をクロツタ入力ＯＬＫ
とするアリツブフロップ回路と、遅延回路３７の出力を
０人力とするとともにリセット信号ａ８ｍをクロック人
力ＣＬＫとするフリップフロップ回路３９と、フリップ
フロップ回路３８．３９のセット出力をそれぞれ入力と
してアラーム信号ＡＬを出力するオアデー）４０とによ
って構成されでいる。

このように構成された回路に於いて、図示しない１ＥＩ
Ｉスイツチを投入すると、電源十Ｖが第５図（、）に示
すように立上る。ｉた、ｆ源＋Ｖが立ち上ると、イニシ
ャル信号発生回路２６が作動してイニシャル信号Ｉ８が
発生されてリセット信号発生回［２９がリセットされた
後に、予め定められたモードにし友がつでりセット信号
に８１−に８．がサブマイ□りｃ１コンピュータ２０お
よび一！、＠２メインマイクロコンピュータ１０゜１５
に供給されて待機冗長系を構成する号プマイタ胃コンぜ
エータ２０の自己論斬モードとなる。以下、待機冗長系
の自己診断モードに於ける動作を説明する。前にす１ッ
ト信号発生−路２９の動作を説明する。

第３図に於いて、電源＋Ｖの投入時にイニシャル信号Ｉ
８が供給されると、フリップフロップ回路３０−〜３０
ｄはすべてリセット伏線となる０次に、ＷＳ＋Ｖの投入
に伴なって図示しないクロック発振器が作動すると、オ
アゲート３１の一方の入力端に第５図（ｂ）に示すクロ
ックパルスＯＰが供給される。このクロックパルスＣＰ
はオアデー）３１を介してインバータ３２に供給される
ことにより、ｔｘｓ図（ｃ）Ｋ示すように反転された談
にフリップフロップ回路３０ｍのクロツタ入力端ＯＬＫ
に供給される。フリップフロップ回路３０ｍは、Ｄ入力
にＷａ、＋Ｖが常時供給されているために、りａツクＡ
ルスＯＰの立ち上シに於＾てセットされてそのセット出
力ｑが第Ｓ図（ｄ）　Ｋ示すように立ち上る。アリツブ
フロップ回路３０ｍのセット出力Ｑが−Ｈ’になると、
このセット出力Ｑをツリツブフロップ回路３０ｂがＤ入
力としているために、第５図（ｃ）　Ｋ示すクロックパ
ルスＯＰの次の立ち上シ時にセットされてそのセット出
力が第５図（ｅ）に示すように立ち上る。同様に、フリ
ップフロップ−路３０ｂのセット出力Ｑをアリツブフロ
ップ回路３０＠がＤ入力としているために、第５図（ｃ
）に示すりＵツクノルスＯＰの第３回目の立ち上夛時に
セットされ、そのセット出力Ｑが第５図（ｆ）に示すよ
うに立ち上る。そして、最終段を構成するアリツブフロ
ップ回路３０ｄは、フリツプフ寵ツブ回路３０ｃのセッ
ト出力をＤ入力としているために１第５図（ｂ）に示す
り■ツクノ臂ルスＯＰの立ち上１時にセットされてその
セット出力Ｑが第Ｓ図（ｇ）に示すように立ち上る。

そして、このアリツブフロップ回路３０ｄのセット出力
は、オアデー）３１の他方の入力端に供給されるために
、オアゲート３１の出力を＠Ｈ”に、またインバータ３
２の出力を＠Ｌ”に固定し続けることくよ）、各アリツ
ブフロップ回路３０１〜３０ｍをそのセ１ット出カＱが
オール＠Ｈ′の状１１に保持し続ける。一方、アンドゲ
ート３３はインバータ３２の出方とフリップ７０ツブ３
０ｍのセット出力Ｑとを入力としており、アリツブフロ
ップ回路３０ａがセットされてからフリップフロップ回
路３０ｄがセットされる期間に於いては、オアデー）３
１の出方の出方に同期した第５図（ｂ）に示すノ臂ルス
出カを送出し、フリップフロップ回路３０ｄがセットさ
れた後― に於いては′″Ｈ’Ｈ’レベルし続けられる。

従って、アンドゲート３３の出方ラリセット信号ｆＬ８
＝とし、アリツブフロップ回路３０ｂのセット出方をリ
セット信号Ｒ８，とし、フリップフロップ回路３０ｃの
セット出力をリセット信号Ｒ８龜として取）出すことに
ょシ、第５図（ｈ）。

（ｅ）　Ｉ　（ｆ）に示すようにリセット信号Ｒ８１−
ａｓ、がタロツク／々ルスＯＰが供給される毎に第１表
に示す第１〜第４モードに変化し、この第４モードを保
持し続ける。

嬉１表 つ壕ヤ、第３図に示すリセット信号発生回路２９に於い
ては、イニシャル信号Ｉ８が供給されると全す七ット信
号ａｓｌ　−ａｓｓが“Ｌ”となって！ブマイクロコン
ピュータ２ｏおよび第１゜第２マイクロコンピュータ１
０．１５がリセットされた後、タロックノルスｏＰの供
給毎に待機冗長系を構成するサブマイクロコンピュータ
２０を最初として順次そのリセット動作を解除すること
に彦る。

次に、ＷＩｌｉｌ投入時に於ける待機冗長系の自己診断
動作について説明する。第６図（ａ）Ｋ示すようにＷＳ
＋Ｖが時点１１に於いて投入されると、り七ット信号ａ
８１〜ａｓ、Ｆｉ前述したように順次第５図（ｂ）　Ｉ
　（Ｃ）　Ｉ　（ｄ）に示すＴ化を行なう、そして、時
点１１〜１３で示す第１モードに於いては、第１表に於
いて示したようにリセット信号８８．−ＦＬｓｍがすべ
て”　Ｌ　’！：なってサブマイクロコンピュータ２０
および＠１．第２メインマイクロコンピユーａり・０．
１５がリセットされる。サブマイクロコンピュータ２０
および第１．第２メインマイクロコンピユータ１０．１
５はリセット期間中に於いては故障信号ｏ、　ｓ　Ｏｌ
　ｅ　ａｍが第６図（ｅ）　、　（ｆ）。

（ｇ）に示すように＠Ｈ″となって故障を噴出したこと
を示す０次に時点ｔｌに於いては、リセット信号ａＳ１
が第６図（ｂ）に示すように“Ｈｌに反転するｔめにサ
ブマイクロコンピュータ２ｏに対スルリセットが解除さ
れる。この結果、サブマイクロコンピュータ２ｏは時点
ｔ３〜ｔｓ間に於いて第１ｅ　第２メインマイクロコン
ピユータ１０．１５の故障信号０１　ｅ　Ｃ１を入力す
ることにょシ、バックアップ動作の次め゛に制御信号Ａ
１送出する。

この１合、故障信号０１ｗ０３が同時に発生された場合
には、故障信号Ｏｓがインバータ２２を介してオアｒ−
）２１に供給されている関係上、故障信号０１が優先と
なるためにアンド／−）２３の出力が′″Ｈ’となって
ドライバ１４が作動される。この１合、リレー１２は第
１メインマイク四コンピユータ１Ｇから送出されている
故障信号０１によってその接点１２ａ、１２ｂが切ヤ換
見られている友め−に、励磁コイル１３はドライ／臂１
４の出力によって駆動されることになる。

そして、この場合に於けるドライバ１４と接点１２ｂ間
の電位は、診断信号Ｂｍｓとして喉り込★れることによ
り制御信号ＡＩとの関係に於いてドライＡ１４および励
磁コイル１３に対する自己診断がなされる。自己診断結
果が正常である場合には故障信号０鵞は第６図（ｇ）　
Ｋ時点１１〜ｔ４間で示すように′″Ｌ１となり、ＩＩ
ＩｒＩ！あるいはショート等の異常がああ場合には、第
６図（ｋ）に時点１３〜１４で示すように一瞬＠Ｌ”と
なった後に＠Ｈ２状轢伏線けることになる。

次に１時点ｔ４に達すると第６図（ｂ）　、　（Ｃ）に
示すようにリセット信号＆Ｓ１が＠Ｌ１になるとともＫ
。

リセット信号ａＳｌが＠Ｈ１となって１１１１メイ／マ
イク１コンピユーターｏのみがリセットを解除され、時
点１４〜ｔＩ間に於いてドライバー１および励磁コイル
１３の自己診断が行なわれる。そして、この診断結果が
正常であるならば故障信号０凰を第６図（ｅ）Ｋ時点を
藝で示すように１Ｌ”に七ッ卜する０時点ｔ−に達する
と、リセット信号Ｒ８１が″Ｈ”となるために、第２メ
インマイクロコン？ユータ１５のみがリセット状１１に
保持されることＫなる。この結果、＠６図（ｆ）　Ｋ時
点ｔ＠で示すように故障信号０３のみが“Ｈ”とな９、
これに伴なってサブマイクロコンビエータ２ｏがバック
アップ動作を開始して制（至）信号λ１を送出する。こ
の場合、故障信号ｏ１は″Ｈ”であるために、インノ９
−夕２２の１Ｌ″出力がオアデー）２１を介してインバ
ータ２５に供給されること罠なシ、これ°に伴なって制
−信号Ａ、はアンドダート２４のみを介してドライバー
９を駆動することくなる。そして、リレー１７は故障信
号ａｍによってその一接点ｉ　７　ｓ　＊　Ｚ　７　ｂ
が切り換えられているために、励磁コイル１８はドライ
バ１９の出力によって駆動されることになシ、ドライバ
１９と接点１７１間の電位は診断信号Ｂｓｂとしてナシ
マイクａＷンピエータ２ｏに供給される。

管デマイクロコｙビエータ２ｏは、診断信号ｓ＝ｂが制
御信号ム１との関係に於いて正常であるならば、槙６図
（ｆ）に時点Ｉ！〜ｔ＄で示すように１Ｌｍレベルの故
障信号０露を送出し、診断結果が異常であるならば第６
図（１）に時点ｔ７〜ｔ−で示すように一瞬１Ｌ＃とな
る＠Ｈ＃レベルの故障信号ｏ１を送出する。

時点ｔ＠に達すると、リセット信号ａＳ１が″Ｌ”でリ
セット信号ａ８３が＠Ｈｍに反転される之めに、ｔデマ
イクロコンビ工−タ２０のみがリセットされる。第２メ
インマイクロコンピユータ１５は、時点ｔ・へ・重・の
間に於いて自己靜断を行ない、正常であるならば時点ｔ
ｏに於いて第６図（ｆ）に示す故障信号Ｏｓを１Ｌ′と
する。

時点ｔｌ・に達すると、リセット信号ａＳ、は第６図（
ｂ）に示すように１Ｈ′となってサブマイクロコンビエ
ータ２０のす令ットを解除し、これによって待機冗長系
の自己診断動作がすべて終了してすべてのマイクロコン
ピュータが動作状態となる。なか、この自己診断モード
に於いては、励磁コイル１３　、１８に作動電流が供給
されることになるが、この診断モーｌ−１は一瞬の動作
であるために被制御物が駆勧制圓されるまでには至らな
く１．何ら問題とはならない。

次に、このようにして検出された待機冗長系の自己診断
結果信号としての故障信号Ｏ１は、アラーム回路３４に
於いて分別されることにより、故障信号０１が第６図（
ｈ）の時点ｔｌ−ｔ４間で示す場合および第６図０）の
時点ｔマーｔ−間で示す場合を検出してアラーム信号人
りが送出されろ、以下、この判別動作を第４図を用いて
詳細に説明する。

まず、［ＩＩ＋Ｖの投入時にイニシャル信号Ｉ８が供給
されると、フリップフロップ回路３８゜３９がリセット
される。この状物に於いて、サブマイタ闘コンビエータ
２０の出力＄−トＯｂ。

から故障信号０．が供給されると、この故障信号０１は
遷延回路３丁に於いてΔを時間遅延され友後に各アリツ
ブフロップ回路３８．３９のＤ入力熾に供給される。一
方、フリップフロップ回路３８のクロック入力端ＯＬＫ
にはリセット信号ａＳ３が供給され、フリップフロップ
３９のクロック入力端（ＩＬＫＫけリセット信号８８．
が供給されている。従って、各フリップフロップ回路３
８．３９Ｆｉ、リセット信号ａｓ、　、　ａｓ、〕供給
時に遅延回路３７を介して供給される故障信号０．の有
無に↓つて判別を行なっていることになる。

飼えば＠７図（ａ）に示すように、正常時に於ける故障
信号Ｏ１が遅延回路３７に於いてΔを時間遅延されｔ後
にツリツブフロップ回路３８．．３９に供給されると、
第７図（ｂ）に示すリセット信号０寓が立ち上る時点ｔ
４に於いてはフリップフロップ回路３８のＤ入力信号は
ＩＥ７図（１）に示すように遅延されて＠Ｌ＃となって
いる。従って、アリツブフロップ回路３８はセットされ
ずにそのセット出力Ｑは″Ｌ”状態を続けるために、オ
アデー）４０からは第７図（ｃ）に示すよう（アラーム
信号ムＬは送出されない。

次Ｋｖ第８図（−）Ｋ示すように＠６図（ｈ）に時点ｔ
ｌ−１ｙで示すバッファ１４またけ励磁コイル１３の異
常時に於ける故障信号０嘗が遅延回１８３７を介して各
アリツブフロップ回路３８．３９のＤ入力に供給される
と、槙８図（ｂ）　Ｋ示すリセット信号Ｒ８諺が立ち上
る時点ｔ４に於いてフリップフロップ回路３８がセット
される。従って、オアデー）４０からはアリツブフロッ
プ回路３８のセット出力Ｑが、待機冗長系が異常である
ことを示すアラーム信号ＡＬとして＠８５！！Ｉ（ｃ）
Ｋ示すように送出される。

次Ｋ　、　７１／Ｅ　９　＠Ｉ　（ａ）に示すように、
Ｐフィバ１９および励磁コイル１８が正常であることを
示す故障信号０嘗が供給されると、この故障信号ｏ３は
第９図（ｂ）　Ｋ示すリセット信号ａ８ｍが＠Ｈ＃に切
）換わる時点ｔｌに於いては遅延により＠Ｌ”となって
匹る。従って、フリップフロップ回路３９Ｆｉセツトさ
れず、オアゲート４ｏから出力されるアラーム信号表Ｌ
は第９図（ｃ）Ｋ示すように＠Ｌ”状■を続ける。

次に、Ｆ９イ”１９および励磁コイル１８が異常である
１合には第１０図（１）に示す故障信号へが遅延（２）
路３丁を介して供給される。この場合、ｉｔ障倍信号Ｏ
ｓ第１０図（ｂ）に示すリセット信号ａＳｓが”Ｈ”Ｋ
反転する時点ｔ・に於いて＠Ｈ”となっている７’ｔａ
ｌりＫ、フリツプフロツプ回路３９はセットされる。こ
の結果、フリツプフロツプ回路３９０セット出力Ｑを入
力とするオアゲートからは、第１ｏ＠（＠）に示す＠Ｈ
ｍレベルのアラーム信号表Ｌが送出されて待機冗長系が
異常であることを示す、従って、この待機冗長系の自己
診断動作をフローチャートで表わすと第１１図に示すよ
うＫなる。

次に、サブマイクロコンピュータ２Ｇの第１またけ第２
メイｙマイクロコンピユータ１０゜１５のバックアップ
動作について説明する。囲えば、ドライバ１１が何かの
原因によって短絡壜たはシ曹−ト等の異常状態になると
、第１メ（７マイク四コンビエータｌＯは診断信号Ｂ、
を制御信号ＡＩとの関係に於いて判明することＫよ）異
常の発生を検出して故障信号０１を送出する。

故障信号０１が送出されると、リレー１２が切シ換見ら
れて励ｔ１１″：１イル１３がバッタアップ系のドライ
Ａ１４に接続される。また、故障信号０１が発生される
と、サブマイクロコンビ二一夕２０が作動して制御信号
Ａ３を送出する。この場合、故障信号０１によってオア
ダー）２１の出力が＠Ｈ＃となって＾るために、アンド
デート２３が選択されて制−信号Ａ、がドライバ１４の
みに供給される。従って、ドライバ１４が制−信号表３
によって作動することになり、このドライバ１４の出力
によって励磁コイル１３が駆動されて１７ツクアツゾに
よる被１１ｔｌ−物に対する１１１１！！ｌｌｌ］動作
が行なわれる。なお、このツマツクアップ動作は第２メ
インｉイクロコンピユータ！５に対して一同様にしてバ
ックアップ動作を行なう仁とくなる。そして、第１．＠
２メインマイクロコンピュータ１０．１５が同時に故障
信号０１ｓＯ８を発生した場合には、オアゲー）２１．
インノ譬−タ２２　、　ｚｓｓｐヨヒアｙ　ｒＰ−）　
２３　、２４ＫＬつて構成される回路の優先選択によっ
て第１メインマイク−コンピュータ１０に対するバック
アップ動作が先に行なわれる。また、上記ｌ！施飼に於
いては、１個のサブマイク謬コンピュータ２０による待
機冗長系によって第１．＠２メインマイクロ′３ｙピエ
ータ１０．１５による２燗のメイン制御系に対してバッ
クアップを行なう１合について説明したが、メイン制御
基の数は自由に設定することが出来る。

以上ａ嘴し友ように１本発羽によるアラーム−略は、待
機冗長系からリセット信号に同期して発生される故障信
号を遅延回路を介して各フリツプフ四ツブ回路のＤ人カ
に供給し、各りセット信号を各７リツプ７ｗツブ回路の
クロック入力端に供給することによ）、各７リッジフロ
ップ回路のセット状１１によって故障信号の判別を行な
い、各フリツプフロツプ回路のセット出力をアラーム信
号として送出するようＫｌｌ成したものである。よって
、判別動作が確実でかつ安定した奄のとなるとともに、
多数のリセット信号に同期して供給される故障信号の判
別が容易に行なえる優れた効果を有する。

【図面の簡単な説明】

ＩＥｓ図は待機冗長系を有する制御系の−ＰＩＩｔ示す
回路図、第２図は本発明によるアラーム回路を適用した
待機冗長系の自己診新装Ｗを示す回路図、＠３図は第２
図に示すリセット信号発生回路の具体的な回路図、＠４
図は本発明によるアラーム回路の一実Ｍ　Ｐ＋を示す回
路図、＠５図〜ｇ１０図は第２図〜禦４図に示す回路の
各部動作波形図、第１１図は待機冗長系の自己診断動作
を示すフローチャートである。 ３４・・・アラーム回路、３７・・・遅延回路、３８゜
３９−・アリップフ田ツゾ回路、４０−・オアゲート。 １１１図 ｌｌ８Ｉ！１ １１０ｔｌ （Ｃ） 第１１図

Claims (1)

【特許請求の範囲】
1. （１）　　待機冗長系の自己診断により発生されるリセ
   ット信号に同期した故障信号を遅延する遅延回路と、前
   記遅延回路の出力をそれぞれＤ入力としかつ各リセット
   信号をクロック入力とする複数の７リツプフロツプ回路
   と、前記各フリツゾフロッゾ回路のセット出力を入力と
   してアラーム信号を送出するオアゲートとを備えたこと
   を特徴とするアラーム回路。