JPS5830331Y2 - 弛張発振回路 - Google Patents

弛張発振回路

Info

Publication number
JPS5830331Y2
JPS5830331Y2 JP5135776U JP5135776U JPS5830331Y2 JP S5830331 Y2 JPS5830331 Y2 JP S5830331Y2 JP 5135776 U JP5135776 U JP 5135776U JP 5135776 U JP5135776 U JP 5135776U JP S5830331 Y2 JPS5830331 Y2 JP S5830331Y2
Authority
JP
Japan
Prior art keywords
switch
capacitor
circuit
terminal
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5135776U
Other languages
English (en)
Other versions
JPS52144648U (ja
Inventor
啓示 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawai Musical Instruments Manufacturing Co Ltd
Original Assignee
Kawai Musical Instruments Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawai Musical Instruments Manufacturing Co Ltd filed Critical Kawai Musical Instruments Manufacturing Co Ltd
Priority to JP5135776U priority Critical patent/JPS5830331Y2/ja
Publication of JPS52144648U publication Critical patent/JPS52144648U/ja
Application granted granted Critical
Publication of JPS5830331Y2 publication Critical patent/JPS5830331Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は簡単な回路構成で三角波、方形波等を切換発振
させる弛張発振回路に関する。
従来関数発生回路と呼ばれている弛張発振回路は第1図
回路図に示す構成であった。
第1図において1は定電流回路、2は定電流回路1出力
によって充電される蓄電器、3は蓄電器2の電圧を取り
出す端子、4はヒステリシスレベル比較回路(所謂シュ
ミット回路)、5は比較回路4の出力端子、6は蓄電器
2の充放電切換開閉器、7は蓄電器2の放電時使用する
定電流回路を示す。
蓄電器2は開閉器6が定電流回路1の側に接続されてい
るとき充電され、蓄電器2の端子電圧は直線的に上昇す
る。
予定波高値まで充電されたとき開閉器6を放電定電流回
路7側に切換えると蓄電器2の端子電圧は直線的に下降
する。
したがって端子3の出力は三角波形となる。
また蓄電器2の端子電圧はヒステリシス・レベル比較回
路4を介して取出したとき(この動作は後述する)方形
波出力が端子5より取出し得る。
この回路は実用上は定電流回路を2個要するため複雑で
あり、更にこのままでは鋸歯状波が得られないという欠
点があった。
本考案は前述の欠点を改善し、簡易な回路構成で種々の
波形を取出し得る弛張発振回路を提供することを目的と
する。
そのため本考案は充放電される蓄電器の端子電圧を取り
出し、或いはヒステリシス・レベル比較回路を介して取
り出す弛張発振回路において、ダイオード・ブリッジ回
路と、少なくとも1個の切換接点を有する開閉器とを具
備し、前記ダイオード・ブリッジ回路はダイオード組の
一方の頂点間に定電流回路を接続し、他方の頂点の一方
は前記ヒステリシス・レベル比較回路出力端子に接続す
ると共に、その他方は前記蓄電器に接続し、前記開閉器
の共通接点を該蓄電器に接続すると共に該開閉器の切換
接点を前記定電流回路の少なくとも一端に接続したこと
を特徴とする。
以下図面に示す本考案の実施例について詳細に説明する
第2図に示す実施例において符号1は定電流回路、2は
定電流回路1の出力によって充電される蓄電器、3は蓄
電器2の端子電圧を緩衝段10を介し取出すための端子
、4はヒステリシス・レベル比較回路、5はレベル比較
回路4の出力端子、8□、8□は4個の各切換接点a、
l)、c、dを有する連動開閉器、90,9□、93.
94は各ダイオードであって、ブリッジ接続され、ダイ
オード9□、93の接続頂点とダイオード9□、94の
接続頂点間に前記定電流回路1が接続され、ダイオード
9□、9□の接続頂点はレベル比較回路4の出力端子5
と接続され、ダイオード93,94の接続頂点は蓄電器
2に接続されている。
なお連動開閉器8□の共通接点はダイオード・ブノツジ
から蓄電器2に接続した端子と接続し開閉器8□の共通
接点は出力端子11と接続され、開閉器8、の切換接点
a1はダイオード9□、94の接続頂点にbl、CIは
他に接続なく、d□はダイオード91.93の接続頂点
と接続する。
また開閉器82の切換接点a2はb2.d2と共に端子
3に接点C2はレベル変換回路12を介して端子5に接
続されている。
定電流回路1は例えばFET(Ql)と可変抵抗器VR
で構成され、緩衝段10はFET(Q2)と抵抗で構成
され、ヒステリシス・レベル比較回路4は演算増幅器4
、と抵抗素子Rf、R1,R,で構成され、レベル変換
回路12は抵抗素子R2、RaダイオードDで構成され
る。
ヒステリシス・レベル比較回路4の入力側における端子
3の電圧をVln出力側における端子5の電圧を■。
utとすると各電圧間の関係は第3図に示すとおりであ
る。
即ち演算増幅器4□の十端子電圧を■3としたときこの
端子に抵抗Rfを介して端子5の電圧V。
utが帰還されているため、■、。
の大きさがV3を超え■2に達したとき端子5の電圧は
Vccであったものが急に一■DDとなり、その後■。
が下降して先の電圧■3を超えても出力電圧V。
utは−VDDを維持している。
そして■1n=■、(〈■3)に達すると■。
ut■oc〉0となる。
次に第2図回路の動作を説明する。
(1)開閉器81.82を切換接点bt、bzに接続し
た場合 演算増幅器41の出力即ち端子5の電圧が第3図に示す
■。
Cとなった時、蓄電器2は端子5→ダイオード9、→定
電流回路1→ダイオード94を経て定電流回路1の一定
電流で充電される。
蓄電器2の端子電圧が上昇しFET(Q2)のゲート電
圧も上昇するため端子3の電圧即ち演算増幅器41の入
力電圧も■1より第4図Aの直線りに示すように上昇す
る。
そして電圧■。
が第4図Aの電圧■2に達すると演算増幅器4□の出力
は前述のように−V=と下がるので、蓄電器2は最早充
電されない。
そして放電が始まり放電電流はダイオード93→定電流
回路1→ダイオード9゜→演算増幅器4、となる。
即ち放電電流は一定電流値で演算増幅器4□に流れ込む
蓄電器2の電圧は第4図Aの直線Mに示すように下降し
端子3の電圧がVlになると端子5の電圧が再び+Vc
cにジャンプする。
従って蓄電器2は再充電され、その電圧は直線りに従っ
て上昇する。
このようにして端子8の電圧が三角形で変化するため端
子11に三角波出力が得られる。
(2)開閉器80,82を切換接点C1,C2に接続し
た場合 蓄電器2の充放電は前述1の場合と同様に行なわれ、端
子11への接続が端子5よりレベル変換回路12を介し
て行なわれているためレベル比較回路4の出力変化(即
ち方形変化)が出力として取出される。
そのレベルは変換回路12によって前述の三角波と同レ
ベルとすることができる。
端子11の出力波形は第4図Bのようになる。
(3)開閉器80,8□を切換接点a1.a2に接続し
た場合 蓄電器2は、端子5→ダイオ一ド9□→定電流回路1→
切換接点a1を経て充電されるが放電時には接点a1→
ダイオード9゜→端子5の径路が形成され、前述(1)
の場合と比較し放電径路に定電流回路1がなく、そのた
め極めて短い時間に放電が行なわれる。
端子11の出力波形は第4図Cのようになる。
(4)開閉器8□、82を切換接点d1.d2に接続し
た場合 蓄電器2の充電径路が前述(1)の場合と異なりダイオ
ード9、→接点d1→蓄電器2となるから極めて短い時
間に充電が行なわれる。
そして放電時には前記(1)の場合と同様であるから端
子11の出力波形は第4図りのようになる。
第2図の回路において得られる出力周波数の範囲は演算
増幅器4□、蓄電器2の容量等により異なるが0.1H
z〜10 KHz程度である。
又周波数を微細に変化させるときは可変抵抗器VRを可
変させ定電流値を変化させて行なう。
更に第4図C,Dにおける縦返し周波数が第4図A、B
におけるそれと比較し2倍になっているため、これを同
し値にする場合は第5図に示すように開閉器8□、8゜
と連動する他の開閉器83を更に設け、その切換接点a
3.d3にのみ繰返し周波数変更用充放電蓄電器13が
蓄電器2と並列接続されるようにし、該蓄電器13の容
量値を蓄電器2のそれと略同じとする。
その場合には第4図E或いはFに示すように充電或いは
放電時に第4図C或いはDの場合と比較し余計な時間を
要するから、三角波、方形波の場合と繰返し周波数が等
しくなる。
このようにして本考案によると切換開閉器を連動させた
比較的簡単な回路構成により三角波、方形波、鋸歯状波
等を任意に選択出力させることができ、この出力波形を
電子楽器シンセサイザの■CO9■oF等の変調信号と
するときトレモロ・ビブラート等の効果音が容易に得ら
れる等応用範囲が広い。
【図面の簡単な説明】
第1図は従来の弛張発振回路の回路図、第2図は本考案
第1実施例の回路図、第3図はヒステリシスレベル比較
回路の特性図、第4図は第2図の波形図、第5図は本考
案第2実施例の回路部分図を示す。 1・・・・・・定電流回路、2・・・・・・蓄電器、4
・・・・・・ヒステリシスレベル比較回路、5・・・・
・・ヒステリシスレベル比較回路出力端子、8□、82
.8a・・・・・・開閉器、9□、9□、93゜94・
・・・・・ダイオード、11・・・・・・弛張発振回路
出力端子、13・・・・・・繰返し周波数変更用蓄電器

Claims (1)

    【実用新案登録請求の範囲】
  1. 1.充放電される蓄電器の端子電圧を取り出し、或いは
    ヒステリシス・レベル比較回路を介して取り出す弛張発
    振回路において、ダイオード・ブリッジ回路と、少なく
    とも1個の切換接点を有する開閉器とを具備し、前記ダ
    イオード・ブリッジ回路はダイオード組の一方の頂点間
    に定電流回路を接続し、他方の頂点の一方は前記ヒステ
    リシス・レベル比較回路出力端子に接続すると共に、そ
    の他方は前記蓄電器に接続し、前記開閉器の共通接点を
    該蓄電器に接続すると共に該開閉器の切換接点を前記定
    電流回路の少なくとも一端に接続したことを特徴とする
    弛張発振回路。 2、前記開閉器を2連動開閉器とし、そのうちの第1の
    開閉器の共通接点を前記蓄電器に接続すると共に該第1
    の開閉器の切換接点を定電流回路の少なくとも一端に接
    続し、第2の開閉器を介して前記蓄電器または前記ヒス
    テリシス・レベル比較回路から選択的に出力するように
    した実用新案登録請求の範囲第1項記載の弛張発振回路
    。 3、前記開閉器を3連動開閉器とし、そのうちの第1の
    開閉器の共通接点を蓄電器に接続すると共に該第1の開
    閉器の切換接点を定電流回路の少なくとも一端に接続し
    、第2の開閉器を介して前記蓄電器または前記ヒステリ
    シス・レベル比較回路から選択的に出力するようにし、
    第3の開閉器の共通接点を前記蓄電器に接続すると共に
    該第3の開閉器の切換接点の少なくとも一端に繰返し周
    波数変更用蓄電器を接続した実用新案登録請求の範囲第
    1項記載の弛張発振回路。
JP5135776U 1976-04-26 1976-04-26 弛張発振回路 Expired JPS5830331Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5135776U JPS5830331Y2 (ja) 1976-04-26 1976-04-26 弛張発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5135776U JPS5830331Y2 (ja) 1976-04-26 1976-04-26 弛張発振回路

Publications (2)

Publication Number Publication Date
JPS52144648U JPS52144648U (ja) 1977-11-02
JPS5830331Y2 true JPS5830331Y2 (ja) 1983-07-04

Family

ID=28510481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5135776U Expired JPS5830331Y2 (ja) 1976-04-26 1976-04-26 弛張発振回路

Country Status (1)

Country Link
JP (1) JPS5830331Y2 (ja)

Also Published As

Publication number Publication date
JPS52144648U (ja) 1977-11-02

Similar Documents

Publication Publication Date Title
JPS60148217A (ja) モノリシツク集積化rc発振器
US4186643A (en) Apparatus for chorus effect in electronic musical instruments
US4550308A (en) Signal converting apparatus
JPS5926390Y2 (ja) 電子楽器
JPH0353180Y2 (ja)
JPH04351007A (ja) 寄生容量に依存しない発振回路
JP3299055B2 (ja) 圧電発振回路
JPS5852597B2 (ja) エンベロ−プ形成回路
KR0137962Y1 (ko) 주파수 가변용 발진회로
JPS597771Y2 (ja) 非安定マルチバイブレ−タ
JPS58153416A (ja) 電圧制御形発振器
JPH0449536Y2 (ja)
JPS5926388Y2 (ja) 電子楽器
JPH0449537Y2 (ja)
JPH0512728Y2 (ja)
JPS6036015B2 (ja) 湿度検出装置
US3959743A (en) Linear voltage-controlled saw-tooth oscillator
JPS6318178Y2 (ja)
JPS599462Y2 (ja) 掃引波発生回路
JPH0512729Y2 (ja)
JP2551839B2 (ja) 減衰波形発生装置
JP3519354B2 (ja) のこぎり波発生回路
SU1015444A1 (ru) Аналоговое запоминающее устройство
JPS5994915A (ja) 電圧制御発振器
SU951661A1 (ru) Генератор импульсов