JPS5852597B2 - エンベロ−プ形成回路 - Google Patents

Description

【発明の詳細な説明】 この発明は電子楽器における楽音信号のエンベロープ形
成回路の改良に関する。

従前におけるこの種のエンベローフ形成回路は楽音信号
の立上り時間（以下アタックタイムという。

）、キーヲ押下している期間中において安定に維持され
る楽音信号の振幅（以下サスティンレベルトいう。

）、アタックタイム経過後、該サスティンレベルに達す
るまでの時間（以下ディケイタイムという。

）、及び鍵盤を復帰せしめてから楽音信号が消滅するま
での時間（以下レリーズタイムという。

）の４要素を制御するごと（に構成されており、各要素
はコンデンサと抵抗器から成る充放電回路の充放電時間
によって決定される。

しかし、一般に、一つの電子楽器には、該楽器が発音で
きる各々の楽音に対応する多数のエンベロープ形成回路
が使用されるので、従前のエンベロープ形成回路におい
て前記４要素を制御する際には、各々のエンベロープ形
成回路において充放電回路を構成する各々の抵抗器の抵
抗値若しくは各々のコンデンサの静電容量を同時的に変
化せしめる必要があった。

したがって、複数のエンベロープ形成回路を同時に制御
すべく、例えば、連動形可変抵抗器等の複数連動素子を
用いなげればならないために構成が複雑になり、しかも
、操作が困難になるという欠点があった。

この発明は上記の欠点を除去すべく、充放電路に挿入さ
れたスイッチング素子を可変周波数パルス発振器でもっ
て駆動することによって複数の充放電回路の充放電時間
を集中的に制御し得るごとくに構成したエンベロープ形
成回路を提供する。

第１図は、この発明の一実施例であるエンベロープ形成
回路の主要部としてのポンピング回路の構成例を示す。

同図において、１は電源、Ｓは上昇下降切換スイッチで
あってその固定接点ｓｂは該電源に接続され、固定接点
Ｓｃは接地される。

Ｓａは可動接点であって、スイッチＳ１を通じて第一の
エンベロープ形成用コンデンサ２に接続すれる。

３は第二のエンベロープ形成用コンデンサであってスイ
ッチＳ２を通じて該コンデンサ２に対して並列に接続さ
れる。

４は出力端子である。いま、上昇下降切換スイッチＳの
可動接点Ｓａを固定接点ｓｂに接続して、スイッチｓ１
を第２図Ａに、また、スイッチＳ２を同図Ｃに示すご
とく、同一の周波数で、相互に補相関係を保って交互に
開閉すると同図Ａにおいてａに示すごとく、スイッチＳ
１が閉じている期間では第一のエンベロープ形成用コン
デンサ２が電源電圧Ｅまで充電される。

このとき、第２図Ｃにおいてｂに示すごとくスイッチＳ
２が開いていて該コンデンサに対する放電路が存在しな
いために、その端子電圧は同図ＢにおいてＣに示すごと
く電源電圧Ｅに保持される。

次に、第２図Ａにおいてｄ及び同図Ｃにおいてｅに示す
ごとくスイッチＳ１を開いてスイッチＳ２を閉じると、
該コンデンサ２に蓄積されていた電荷がスイッチＳ２を
通じて第二のエンベロープ形成用コンデンサ３に配分さ
れ同図Ｂにおいてｆに示すごと（、両コンデンサの端子
電圧は該電荷の配分で定まる特定の電圧に等しくなる。

このとき、スイッチＳ１が開いていて両コンデンサに対
する放電路が存在しないために、その端子電圧は保持さ
れる。

続いて、第２図Ａにおいてｇに示すごとく、スイッチＳ
１が閉じると同図Ｂにおいてｈに示すごとく該コンデン
サ２が電源電圧Ｅまで急速に充電される。

このとき、第２図Ｃにおいてｉに示すごとくスイッチＳ
２が開いているために該コンデンサ３の端子電圧は同図
Ｂにおいてｊに示すごとく、そのまま保持される。

以下、同様の動作の繰返しによって、該コンデンサ３の
端子電圧が電源電圧Ｅに達するまで充電作用が続行する
。

かかる充電作用において、該コンデンサ３の特定の段階
での端子電圧ｅ、と次の段階での端子電圧ｅ２との関係
は、 で表わされる。

ここに０１及びｃ２はそれぞれ第−及び第二のエンベロ
ープ形成形コンデンサ２及び３の静電容量である。

したがって、該コンデンサ３の端子電圧は各ステップご
とにその端子電圧と電源電圧との差に比例する電圧だけ
増加することとなるために、スイッチＳ１及びＳ２を高
い周波数でもって開閉すると、該端子電圧は全体として
、第２図Ｂにおいて点線Ｋに示すごと（の指数曲線に沿
って上昇する。

しかも、ｌステップによって増加する電圧は電源電圧及
び該コンデンサ２及び３の容量によって特定しているの
であるから、スイッチＳ１及びＳ２の開閉周波数を変化
せしめることによって、あたかも指数曲線の時定数を変
化せしめるごとくに該コンデンサ３における端子電圧の
上昇勾配を制御することができる。

さて、続いて上昇下降切換スイッチＳの可動接点Ｓａを
固定接点Ｓｃに接続して、前記同様に、スイッチＳ１及
びＳ２を同一の周波数で、相互に補相関係を保って交互
に開閉すると、第２図Ａにおいて１に示すごとく、スイ
ッチＳ１が閉じている期間では該コンデンサ２に対して
スイッチＳ１及びＳを通じて接地に至る放電路が形成さ
れるために、該コンデンサ２は急速に放電し、その端子
電圧は同図Ｂにおいてｍに示すごとく接地電位に保持さ
れる。

このとき、同図Ｃにおいてｎに示すごとく、スイッチＳ
２が開いているために、該コンデンサ３の端子電圧は同
図Ｂにおいて０に示すごとく電源電圧Ｅに保持される。

続いて、第２図Ａにおいてｐ及び同図Ｃにおいてｑに示
すごとく、スイッチＳ１が開いてスイッチＳ２が閉じる
と該コンデンサ３に蓄積された電荷が該コンデンサ２に
配分され、両コンデンサの端子電圧は第２図Ｂにおいて
ｒに示すごとく、該電荷の配分で定まる特定の電圧に保
持される。

かかる動作の繰返しによって、スイッチＳ１及びＳ２の
開閉周波数が高いと、該コンデンサ３の端子電圧は全体
として同図Ｂにおいて点線Ｓに示すごとくの指数曲線に
沿って下降する。

しかも、その勾配はスイッチＳ１及びＳ２の開閉周波数
によって制御することができる。

第３図はこの発明の一実施例であるエンベロープ形成回
路の回路構成を示す。

同図において、１は入力端子であって、微分回路を構成
するコンデンサ２及び抵抗器３を介して、アタックレベ
ル到達状態記憶手段としてのフリップフロップ４のセッ
ト端子Ｓに接続されるとともに、インバータ５を通じて
リセット端子Ｒ１に接続される。

該フリップフロップの正相出力端子Ｑはスイッチング素
子６０制御端子に接続されるとともに、ナンドゲ−１・
７に接続される。

８はノアゲートであってその入力端子は該正相出力端子
Ｑに、また、他の入力端子はインバータ５の出力端子に
接続され、更に、その出力端子はスイッチング素子９０
制御端子に接続されるとともに、ナントゲート１０に接
続される。

１１はスイッチング素子であって、その制御端子はイン
バータ５の出力端子に接続されるとともに、ナントゲー
ト１２に接続される。

１３．１４，１５はそれぞれアタックタイム制御用、デ
ィケイタイム制御用、及びレリーズタイム制御用パルス
発振器であって、その出力端子はそれぞれナンドゲー）
７，１０及び１２の入力端子に接続される。

一方、該ナンドケートの出力端子はそれぞれナントゲー
ト１６の入力端子に接続され、該ナントゲートの出力端
子はスイッチング素子１７０制御端子に接続されるとと
もに、インバタ１８を通じてスイッチング素子１９０制
御端子にも接続される。

２０は第一のエンベロープ形成用コンデンサであって、
スイッチング素子１９及び６を通じて主電源２１に、ま
た、スイッチング素子９を通じてサスティンレベル電源
２２に接続され、更に、スイッチング素子１１を通じて
接地される。

２３は第二のエンベロープ形成用コンデンサであって、
スイッチング素子１７を通じて該コンデンサ２０に対し
て並列に接続される。

該コンデンサ２３はボルテイジフオロアに結線された演
算増幅器２４を介して出力端子２５に接続されるととも
に、フリップフロップ４のリセット端子Ｒ２にも接続さ
れる。

２６は第１図に示すポンピング回路であり、２７はその
入力端子である。

いま、入力端子１に第４図Ａに示すごとく、キーを押下
している期間中、論理「１」となるキー信号を印加する
と、その前縁がコンデンサ２及び抵抗器３から成る微分
回路を通じてトリガパルスとして供給されて、クリップ
フロップ４は復帰状態を表わす論理子１」にセットされ
るために、正相出力端子Ｑにおける出力が論理「１」と
なる。

したがって、スイッチング素子６が導通状態となり、し
かも、このとき、スイッチング素子９及び１１は遮断状
態であるために、ポンピング回路２６の入力端子２７の
電圧は主電源の電圧Ｅに等しくなる。

一方、フリップフロップ４の正相出力端子Ｑはナントゲ
ート７にも接続されており、その入力端子を論理「１」
にするために、アタックタイム制御用可変周波数パルス
発振器１３からのアタックタイム制御用パルス列が反転
して該ナントゲートの出力端子に現われ、更に、反転し
てナントゲート１６の出力端子に現われる。

かかるパルス列でもってスイッチング素子１７を、また
、その反転波形でもってスイッチング素子１９を開閉す
る動作は第１図に示すポンピング回路においてスイッチ
Ｓ１及びＳ２を第２図Ａ及びＣに示すごと（のタイミン
グでもって開閉する動作に相当する。

そこで、第１図に示すポンピング回路の動作原理に基づ
いて該コンデンサ２３の端子電圧は第４図Ｂにおいてａ
に示すごとく指数曲線に沿って上昇するために、アタッ
クタイムＴ１が具備される。

しかも、その上昇勾配はアタックタイム制御用可変周波
数パルス発振器１３がらのアタックタイム制御用パルス
列の周波数によって制御することができる。

かくして、該コンデンサの端子電圧、即ち、演算増幅器
２４の出力電圧が上昇し、アタックレベルとして設定さ
れた特定の値に到達すると、フリップフロップ４が反転
して、アタックレベル到達状態を表わす論理「０」が記
憶されるから、ノアゲート８に対して、その出力が論理
下１」となる機会が与えられる。

このとき、該ノアゲートの他の入力端子は論理「０」と
なっているために、結局、該ゲートの出力は論理「１」
となり、スイッチング素子９が導通状態となる。

しかも、このとき、スイッチング素子６及び１１は遮断
状態であるために、ポンピング回路２６の入力端子２７
の電圧はサスティンレベル電源２２が供給するサスティ
ンレベルに保持される。

更に、ノアゲート８の出力が論理「１」となるために、
ナントゲート１０を通じてディケイタイム制御用可変周
波数パルス発振器１４からのディケイタイム制御用パル
ス列がナントゲート１６の出力端子に現われる。

かかる状態において、スイッチ１９及び１７を同一の周
波数で、相互に補相関係を保って交互に開閉すると、第
２図ＢにおいてＳに示すごとくの下降曲線を得る動作原
理と同様の動作原理に基づいて、該コンデンサ２３の端
子電圧は第４図Ｂにおいてｂに示すごとく、指数曲線に
沿って下降するために、ディケイタイムＴ２が具現する
。

しかも、該曲線の下降勾配はティケイタイム制御用可変
周波数パルス発振器１４かものディケイタイム制御用パ
ルス列の周波数によって制御することができる。

しかし、この回路構成ではポンピング回路２６の入力端
子２７がサスティンレベルに保持されているために、該
コンデンサ２０．２３の端子電圧が共にサスティンレベ
ルに達したとき、放電が停止し、第４図ＢにおいてＣに
示すごとく、サスティンレベルＶｓの平坦部を有する波
形が得られる。

続いて、キーが復帰してキー信号が論理「Ｏ」になると
、インバータ５の出力が論理「１」となり、スイッチン
グ素子１１が導通状態となる。

しかも、このとき、スイッチング素子６及び９は遮断状
態であるために、ポンピング回路２６の入力端子２７は
接地電位に保持される。

更に、インバータ５の出力が論理「１」となるために、
ナントゲート１２を通じてレリーズタイム制御用可変周
波数パルス発振器１５からのレリーズタイム制御用パル
ス列がナントゲート１６の出力端子に現われる。

かかる状態において、スイッチ１９及び１７を同一の周
波数で、相互に補相関係を保って交互に開閉すると、第
２図中においてＳに示すごと（の下降曲線を得る動作原
理と同様の同作原理に基づいて、該コンデンサ２３の端
子電圧は指数曲線に沿って接地電位まで下降するために
、レリーズタイムＴ３が具現する。

しかも、該曲線の下降勾配はレリーズタイム制御用可変
周波数パルス発振器１５からのレリーズタイム制御用パ
ルス列の周波数によって制御することができる。

かかる動作の結果得られる該コンデンサ２３の端子電圧
波形は演算増幅器２４を通じて出力端子２５に現われる
から、これをエンベロープ形成用振幅変調器（図示せず
）に印加することによって、第４図中に示すごとく、ア
タックタイム、ディケイタイム、サスティンレベル及び
レリーズタイムを有する楽音信号を合成することができ
る。

第５図はこの発明に重連する第２の発明の一実施例であ
るエンベロープ形成回路の主要部としてのポンピング回
路の構成を抽出して示す。

同図において、１乃至４及びＳは第１図における１乃至
４及びＳと同一の構成要素を示す。

５０は上昇下降切換スイッチＳの可動接点Ｓａと第一の
エンベロープ形成用コンデンサ２との間に挿入された充
放電用抵抗器である。

いま、可動接点Ｓａを固定接点ｓｂに接続して、スイッ
チＳ２ を第６図中に示すごとく、間歇的に開閉すると
、先ず、同図ａに示すごと（、スイッチＳ２が開いてい
る期間に、第一のエンベロープ形成用コンデンサ２が充
放電用抵抗器５０を通じて同図Ａにおいてｂに示すごと
（、電源電圧Ｅまで充電される。

次に、同図Ｂにおいて、Ｃに示すごとく、特定の期間だ
け間歇的にスイッチＳ２を閉じると該コンデンサ２に蓄
積されていた電荷が第二のエンベロープ形成用コンデン
サ３に配分されるとともに、両コンデンサに対して、充
放電用抵抗器５０を通じて電源１に至る充電路が形成さ
れ、微弱な充電作用を伴うために、その端子電圧は第６
図Ａにおいてｄに示すごとく、第２図中においてｆに示
す値から除々に上昇する波形となる。

続いて、第６図中においてｅに示すごとくスイッチＳ２
が再び開くと、同図Ａにおいてｆに示すごとく、該コン
デンサ２は充放電用抵抗器５０を通じて電源電圧Ｅまで
再充電される。

一方、該コンデンサ３の端子電圧は同図Ａにおいてｇに
示すごとく、一定に保持される。

かかる動作の繰返しによって、同図Ａにおいて点線りに
示すごとく、全体として略々指数曲線に沿う上昇電圧波
形が得られる。

また、上昇下降切換スイッチＳの可動接点Ｓａを固定接
点Ｓｃに接続したときは、同様の動作の繰返しによって
同図Ａにおいて点線ｉに示すごとく、全体として略々指
数曲線に沿う下降電圧波形が得られる。

かかる構成において、スイッチＳ２が閉じている期間を
充放電用抵抗器５０及び該コンデンサ３でもって形成さ
れる時定数に対して十分小さくなるごと（に定数関係を
定めると、第６図Ａにおいてｄに示す部分の存在が無視
できるようになる。

加えてスイッチＳ２が開いている期間を充放電用抵抗器
５０及び該コンデンサ２でもって形成される時定数に対
して十分大きくなるごとくに定数関係を定めると、第６
図Ａにおいてｊに示すごとく、スイッチＳ２が再度閉じ
る以前に該コンデンサ２が電源電圧Ｅまで再充電される
ために、スイッチＳ２が閉じたときに電荷の配分によっ
て定まる両コンデンサの端子電圧に誤差を生じさせるこ
とがない。

したがって、上記のごとくに定数関係を定めると、該コ
ンデンサ３の端子間には、第２図中に示すステップ波形
と略々間等の波形が得られるものである。

そして、かかるポンピング回路中の充放電用抵抗器５０
の一端を、主電源２１．サスティンレベル電源２２及び
接地に対して択一的に接続するための充放電路選択手段
と、かかるポンピング回路中のスイッチＳ２、より一般
的には、第３図中のスイッチング素子１７に相当するス
イッチ手段の断続動作を制御するパルス列を該スイッチ
手段に、供給するための三つの可変周波数パルス発振手
段、即ち、アタックタイム制御用、ディケイタイム制御
用及びレリーズタイム制御用の各可変周波数パルス発振
手段１３．１４，１５と、かかるポンピング回路からの
出力電圧がアタックレベルとして設定された特定の値に
到達したことを検出して、その状態を記憶するアタック
レベル到達状態記憶手段４に関しては、前述したこの発
明の構成中のそれらのものと囮−の構成を有し、同一の
機能を果すものである。

換言すれば、上記第２の発明の一実施例の構成は、第３
図に示したこの発明の一実施例の構成中、ポンピンク回
路２６を第５図のポンピング回路に置き代えることによ
って実現される。

以上のごとく、この発明は充放電路を有する第一のエン
ベロープ形成用コンデンサに対してスイッチング素子を
通じて並列に接続された第二のエンベロープ形成用コン
デンサを設けて、該スイッチング素子を開閉せしめるご
とくに構成したエンベロープ形成回路を提供するから、
この発明によれば、複数のエンベローフ形成回路に対し
ても、該スイッチング素子の断続動作を制御するための
パルスを共用することによって、該エンベロープ形成用
コンデンサの充放電時間を集中的に制御することができ
る。

したがって、キーの数だけ設けられたエンベロープ形成
回路の出力波形を小数の可変周波数パルス発振器でもっ
て制御することができるために、電子楽器全体の回路構
成が簡単化され、しかも、調整作業が容易になる。

加えて、この発明によれば、第一のエンベローフ形成用
コンデンサに蓄積された電荷をスイッチング素子を通じ
て、第二のエンベロープ形成用コンデンサに配分し、該
配分によって定まる第二のエンベロープ形成用コンデン
サの端子電圧を利用しているがら、該スイッチング素子
の開閉における衝撃比には係りなく開閉周波数のみによ
って、該端子電圧を制御することができる。

したがって、スイッチング素子の断続動作を制御するた
めのパルス列のパルス幅に変動を伴う場合であっても、
スイッチング素子の断続周波数が一定である限り、出力
波形には、何らの悪影響をも及ぼさないから、動作の安
定性が格段に向上する。

更に、この発明に重連する第２の発明によれば、ポンピ
ング回路中に唯一のスイッチング素子を含むごとくに構
成したから、上記この発明の諸効果に加えて、回路構成
が大幅に簡略化されるという効果もある。

【図面の簡単な説明】

第１図はこの発明の一実施例であるエンベロープ形成回
路の主要部としてのポンピング回路の構成例を示す。 同図において、Ｓ・・・・・・上昇下降切換スイッチ、
Ｓｌ、Ｓ２゛パ・・・スイッチ、２，３・・・・・・エ
ンベローフ形成用コンデンサ、 第２図は第１図に示すポンピング回路における主要部の
波形を示す。 同図において、Ａ・・・・・・スイッチＳ１ の開閉状
態、Ｂ・・・・・・エンベロニブ形成用コンデンサ２及
び３の端子電圧、Ｃ・・・・・・スイッチＳ２の開閉状
態。 第３図はこの発明の一実施例であるエンベロープ形成回
路の回路構成を示す。 同図において、１・・・・・・入力端子、４・・・・・
・フリップフロップ、６゜９．１１．１７，１９・・・
・・・アナログスイッチ、１３．１４，１５・・・・・
・パルス発振器、２１・・・・・・電源、２２・・・・
・・サスティンレベル用電源、２５・・・・・・出力端
子、２６・・・・・・ポンピング回路。 第４図は第３図に示す回路における主要部の波形を示す
。 同図において、Ａ・・・・・・入力端子１に印加される
キー信号、Ｂ・・・・・・コンデンサ２３の端子電圧。 第５図はこの発明の一実施例であるエンベロープ形成回
路の主要部としてのポンピング回路の他の構成例を示す
。 同図において、５０・・・・・・抵抗器。 第６図は第５図に示すポンピング回路におけるる主要部
の波形を示す。 同図において、Ａ・・・・・・エンベロープ形成用コン
デンサ２及び３の端子電圧、Ｂ・・・・・・スイッチｓ
２の開閉状態。

Claims (1)

1. 【特許請求の範囲】 １ 電子楽器が発音する楽音のアタックタイム、ディケ
   イタイム及びレリーズタイムを特定するためのエンベロ
   ープ形成回路において、同一の周波数で、相互に補相関
   係にある第−及び第二のパルス列を出力するパルス発生
   手段と、上記・〈ルス発生手段から供給される前記第一
   のパルスに応答して断続する第一のスイッチ手段と、上
   記パルス発生手段から供給される前記第二のパルス列に
   応答して、断続する第二のスイッチ手段と、前記第一の
   スイッチ手段と充放電路選択手段とを介して、主電源、
   サスティンレベル電源及び接地に対して択一的に、かつ
   、断続的に接続される第一のエンベロープ形成用コンデ
   ンサと、前記第二のスイッチ手段によって前記第一のエ
   ンベロープ形成用コンデンサに対して断続的に接続され
   る第二のエンベロープ形成用コンデンサとを付設して成
   り、前記充放電路選択手段は、キーの押下に応答して、
   復帰状態を記憶し、前記第二のエンベロープ形成用コン
   デンサの端子電圧がアタックレベルとして設定された特
   定の値に到達したことを検出して、アタックレベル到達
   状態を記憶するアタックレベル到達状態記憶手段と、前
   記第一のエンベロープ形成用コンデンサの主電源に至る
   充電路中に挿入され、上記アタックレベル到達状態記憶
   手段が復帰状態を記憶しているときに導通状態となる第
   三のスイッチ手段と、前記第一のエンベロープ形成用コ
   ンデンサのサスティンレベル電源に至る放電路中に挿入
   され、上記アタックレベル到達状態記憶手段がアタック
   レベル到達状態を記憶しているときに導通状態となる第
   四のスイッチ手段と、前記第一のエンベロープ形成用コ
   ンデンサの接地に至る放電路中に挿入され、キーが復帰
   しているときに導通状態となる第五のスイッチ手段とを
   有し、更に、前記パルス発生手段は、前記アタックレベ
   ル到達状態記憶手段が復帰状態を記憶しているときに、
   前記第−及び第二のパルス列として、第−及び第二のア
   タックタイム制御用パルス列を出力するアタックタイム
   制御用可変周波数パルス発振手段と、前記アタックレベ
   ル到達状態記憶手段がアタックレベル到達状態を記憶し
   ているときに、前記第−及び第二のパルス列として、第
   −及び第二のディケイタイム制御用パルス列を出力する
   ディケイタイム制御用可変周波数パルス発振手段と、キ
   ーが復帰しているときに、前記第−及び第二のパルス列
   として、第−及び第二のレリーズタイム制御用パルス列
   を出力するレリーズタイム制御用可変周波数パルス発振
   手段とを有することを特徴とするエンベロープ形成回路
   。 ２ 電子楽器が発音する楽音のアタックタイム、ディケ
   イタイム及びレリーズタイムを特定するためのエンベロ
   ープ形成回路において、パルス列を出力するパルス発生
   手段と、上記パルス発生手段から供給されるパルス列に
   応答して断続する第一のスイッチ手段と、充放電用抵抗
   器とこれに直列接続された充放電路選択手段とを介して
   主電源、サスティンレベル電源及び接地に対して択一的
   に接続される第一のエンベロープ形成用コンデンサと、
   前記第一のスイッチ手段によって上記第一のエンベロー
   プ形成用コンデンサに対して断続的に接続される第二の
   エンベロープ形成用コンデンサとを付設して成り、前記
   充放電路選択手段は、キーの押下に応答して、復帰状態
   を記憶し、前記第二のエンベロープ形成用コンデンサの
   端子電圧がアタックレベルとして設定された特定の値に
   到達したことを検出して、アタックレベル到達状態を記
   憶するアタックレベル到達状態記憶手段と、前記第一の
   エンベロープ形成用コンデンサの主電源に至る充電路中
   に挿入され、上記アタックレベル到達状態記憶手段が復
   帰状態を記憶しているときに導通状態となる第二のスイ
   ッチ手段と、前記第一ノエンヘロープ形成用コンデンサ
   のサスティンレベル電源に至る放電路中に挿入され、上
   記アタックレベル到達状態記憶手段がアタックレベル到
   達状態を記憶しているときに導通状態となる第三のスイ
   ッチ手段と、前記第一のエンベロープ形成１用コンデン
   サの接地に至る放電路中に挿入され、キーが復帰してい
   るときに導通状態となる第四のスイッチ手段とを有し、
   更に、前記パルス発生手段は、前記アタックレベル到達
   状態記憶手段が復帰状態を記憶しているときに、前記パ
   ルス列として、アタックタイム制御用パルス列を出力す
   るアタックタイム制御用可変周波数パルス発振手段と、
   前記アタックレベル到達状態記憶手段がアタックレベル
   到達状態を記憶しているときに、前記パルス列として、
   ディケイタイム制御用パルス列を出力するディケイタイ
   ム制御用可変周波数パルス発振手段と、キーが復帰して
   いるときに、前記パルス列として、レリーズタイム制御
   用パルス列を出力するレリーズタイム制御用パルス発振
   手段とを有することを特徴とするエンベロープ形成回路
   。