JPS5831041B2 - パルス幅変調増幅器 - Google Patents

Description

【発明の詳細な説明】 本発明は、簡単な構成で精度が高く、且つ効果的に負荷
電流制限が行なえるパルス幅変調増幅器に関するもので
、サイリスクチョッパ装置、スイッチ式音声増幅器等、
パルス幅変調電圧の平均値を利用する装置に応用して好
適なものである。

第１図は精度の高いパルス幅変調方式のブロック図で、
Ａはオペレーショナルアンプであり、コンパレータ１に
よって電圧ｅ２と三角波電圧ｅ３とが比較される。

第２図は、その動作波形図で、コンパレータ出力電圧ｅ
４は１１１１１の状態で、電圧Ｅ４１、“′０゛の状態
で電圧Ｅ４ｏになるものとする。

電圧ｅ４の平均値を石とするとオペレーショナルアンプ
の特性より となって、電圧Ｅ１と直線関係にあり、電圧Ｅ１によっ
て精度の高いパルス幅変調を行なうことができる。

第３図の回路は、第４図のようにオペレーショナルアン
プＡ、Ａ′の２つの積分器出力の加算と同等と考えるこ
とができ、第１図の回路と同等の動作をするものである
。

このようなパルス幅変調器を用いて電力増幅器を構成す
ると歪の少ない増幅が可能であるが、電力増幅器および
負荷を過電流から保護する必要がある。

従来この種の増幅器における電流制限は、ヒユーズを使
用する負荷電流を入力信号にフィードバックするなどの
方法がとられているが、負荷電流が減少したとき通常動
作に戻る、瞬時過電流を効果的に制限する特性が十分で
なかった。

本発明はこのような点に鑑みなされたものであり、以下
図面に示す実施例に従って本発明を説明する。

第５図は本発明の実施例で、精度の高い電力増幅が行な
えると共に、電流制限が効果的に行なえるパルス幅変調
電力増幅器を構成している。

第５図において、抵抗Ｒ１１Ｒ２，Ｒ３，コンデンサＣ
２Ｃ５，およびオペレーショナルアンプＡからなる加算
積分回路や、入力信号Ｅ１、バイアス信号ｅ３′、およ
びコンパレーク１、は第３図に示すものと同一である。

また１１，１□、１３はともにコンパレータ、２および
４は増幅器、Ｔｒｌ 、Ｔｒ２は出力用スイッチングト
ランジスタであり、該トランジスタＴｒｌ、Ｔｒ２は増
幅器２の出力に基いて交互にオンとなる。

Ｄｌ、Ｄ２は負荷が誘導性のときりアクティブ電流の経
路を与えるためのダイオード、またＲ４は電流検出用抵
抗であり、この抵抗Ｒ４は非常に小さな抵抗値を用いる
ので、出力電圧にはほとんど影響しない。

直流電源Ｅｓは２分割してあり、上記（２）式において
Ｒ４１＝ ＥＳ 、Ｒ４０−ＥＳである。

出力方形波のデユーティファクタは となる。

すなわち、トランジスタＴｒ１ 、Ｔｒ２と直流電源Ｅ
ｓはブリッジ構成されているのでこの回路では、テ゛ユ
ーテイファククが上のとき出力電圧■はＯとなり、正、
負にわたって出力電力■が入力信号Ｅ１に比例する比例
増幅器として動作する。

なおこの回路を音声増幅器として使用した場合には、負
荷はスピーカであり、バイアス信号ｅ３′には可聴周波
数以上の周波数を使用する。

次に上記第５図に示す実施例の回路動作を説明すると、
この回路では出力電流■が抵抗Ｒ４により検出され、増
幅器４で増幅された後、コンパレータ１２およびコンパ
レータ１３により電流設定値１１およびＩ２と比較され
、論理積回路ＡＮＤ、および論理和回路ＯＲによって、
コンパレータ１、の出力と結合される。

ここで電流■が１２〈Ｉ〈Ｉ１の範囲では、コンパレー
タ１□の出力は“１゛、コンパレータ１３の出力は０゛
となって、論理和回路ＯＲおよび論理積回路ＡＮＤの出
力はコンパレータ１１の出力のみによって決まり、この
ときコンパレータ１、の出力が直接に増幅器２の入力に
接続されたものと同等となり、出力電圧■は第６図の特
性アのように入力信号Ｅ１によって決まり、負荷の電圧
電流特性が特性上であれば、特性アと特性上の交点ａが
動作点となる。

こうして出力電圧■は入力信号Ｅ１によって電圧Ｅｄと
−Ｅｄの間で変化させることができ、電流Ｉは出力電圧
■と負荷インピーダンスで決まる。

すなわちこの場合、負荷インピーダンスの一定時には入
力信号Ｅ１に比例した電力増幅動作が行なわれる。

ところが上記回路では負荷インピーダンスの変化等に起
因して、この電流Ｉが正方向、または負方向に設定値１
１．Ｉ２を超えて大きくなろうとした場合には、次のよ
うにして電流制限動作が行なわれる。

まず正方向への電流制限動作から説明すると、これは論
理積回路ＡＮＤの動作によって行なわれる。

すなわちここで第７図のように入力信号Ｅ１を固定して
考えると、今負荷の特性が工であれば動作点はａでこの
とき電圧増幅器として動作している。

負荷のインピーダンスが減少し、工′の特性になったと
する。

論理積回路ＡＮＤが接続されていなければ動作点はａ′
となるはずであるが、電流Ｉは動作点がａ′となる前に
設定値■１を超え、コンパレータ１２の出力に°“０゛
の期間が生じる。

トランジスタＴｒ１ 、Ｔｒ２の動作１周期中の負荷
電流の脈動はトランジスタＴｒｌのオン期間中に増加し
、トランジスタＴｒｌのオフ期間中に減少する波形とな
るので、前述のコンパレータ１２出力の“′０゛°期間
は必ずコンパレーク１、の“１゛期間中に生じる。

論理積回路ＡＮＤは２つの入力の°“０゛が優先出力さ
れるので、その出力のデユーティファクタはコンパレー
ク１□の出力のデユーティファクタより小さくなり、電
圧■は−ＥＩＲ２／Ｒｔより小さくなる。

このとき上記加算積分回路出力は正に移動し、コンパレ
ーク１１の出力は常に′１゛となって、論理積回路ＡＮ
Ｄの出力はコンパレータ１□のみによって決まるように
なる。

すなわち、このとき第５図の回路では、抵抗Ｒ４、増幅
器４、コンパレータ１２および増幅器２のループのみが
有効に動作してトランジスタＴｒ１．Ｔｒ２のオン・オ
フを決定し、設定値１１の定電流制御となる。

出力特性は第７図の特性イとなり動作点は特性上′との
交点すとなる。

更に負荷インピーダンスが減少しても、動作点は特性イ
の上を移動し、■が減少するが電流■は１１（一定）で
ある。

逆に特性上′よりも負荷インピーダンスが大きくなると
、動作点はｂ点より上に移動し、電圧■が−ＥＩＲ２／
Ｒ１より大きくなろうとすれば、コンパレータ１１が動
作を開始して、出力電圧は−ＥＩ Ｒ２／ Ｒ１に保た
れるので、電流は１１より減少し、コンパレーク１２の
出力は常に“１゛となって制御とは無関係になり、既述
した比例増幅動作に戻る。

これに対し負方向の電流制限動作は論理和回路ＯＲによ
って行なわれる。

第８図のように特性ア上の動作点ＣがＣ′点に移動しよ
うとすれば、電流Ｉは設定値■２より負になるので、コ
ンパレータ１１の出力が“０１１の期間（Ｔｒ２がオン
）に、コンパレータ１３の出力に“１゛の期間が生じ、
論理和回路ＯＲは“１゛優先であるから電圧■は−ＥＩ
Ｒ２／Ｒ１より正となる。

このとき加算積分回路の出力は負に移動しコンパレータ
１１の出力は常に“Ｏｌｌとなって、出力は抵抗Ｒ４、
増幅器４、コンパレーク１３および増幅器２のループで
設定値Ｉ２の定電流制御動作がなされ、このときその出
力特性は第８図の特性つとなり、動作点はｄとなる。

こうして設定値■１．Ｉ２で電流制限を行った出力特性
は第９図に示す如くとなり、その特性アは入力信号Ｅ１
に比例して上下に移動し、特性イ、つは電流設定値によ
って固定される。

このように本発明によれば、スイッチング増幅器も含め
てパルス幅変調増幅器を構威し、このパルス幅変調増幅
器内部に電流制限機能を論理回路で結合、導入すること
によって、精度の高いスイッチング増幅と、効果的な電
流制限を実現することができる。

なお、電流制限機能は負荷電流の最大値または最小値を
制限するものであって、それぞれ単独にまたは同時に設
けることができる。

また、電流制限用として結合する論理回路に論理和を用
いるか論理積を用いるかは、各コンパレータが正論理で
あるか負論理であるか、増幅器が正相増幅器であるか逆
相増幅器であるかによって異なる。

【図面の簡単な説明】

第１図はパルス幅変調方式の回路構成図、第２図は第１
図の動作説明図、第３図は他のパルス幅変調方式の回路
構成図、第４図は第３図の動作説明図、第５図は本発明
をスイッチング増幅器に実施した場合の回路構成図、第
６図乃至第９図は第５図の回路の特性曲線図である。 図中、Ａ、Ａ′：オペレーショナル・アンプ、１：コン
パレータ、２：出力回路、４：増幅器、Ｅｓ：電源。

Claims (1)

【特許請求の範囲】
1. １ 人力信号と出力電圧とを加算積分しバイアス信号と
   比較してパルス幅変調信号を得る第１のコンパレ・−り
   出力と、負荷電流を設定値と比較する第２のコンパレー
   タ出力との、論理積または論理オロ出力によってスイッ
   チ式増幅器を駆動し、該増幅器の負荷電流の大きさが正
   または負の方向に設定値より大きくなろうとするとき、
   増幅器の出力特性が自動的に比例増幅特性から定電流特
   性に切換わるようにしたことを特徴とするパルス幅変調
   増幅器。