JPS5831423A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPS5831423A JPS5831423A JP13052381A JP13052381A JPS5831423A JP S5831423 A JPS5831423 A JP S5831423A JP 13052381 A JP13052381 A JP 13052381A JP 13052381 A JP13052381 A JP 13052381A JP S5831423 A JPS5831423 A JP S5831423A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- output
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電源ラインの入力端側で電圧変化があっても電
源ラインの出力端側で一定化された電圧が得られるよう
にした定電圧回路に関する。
源ラインの出力端側で一定化された電圧が得られるよう
にした定電圧回路に関する。
第１図は従来の定電圧回路図であシ、１は電源ラインの
入力電圧Ｖ□Ｎを一定化した電圧Ｖ、。。
入力電圧Ｖ□Ｎを一定化した電圧Ｖ、。。
を得るためのＮＰＮ型トランジスタ、２はその制御を行
なうオペアンプである。抵抗３と定電圧ダイオード４か
ら得る定電圧性、オペアンプ２の非反転入力となシ、出
力電圧Ｖ。。、を抵抗５゜６で分割した電圧がオペアン
プ２の反転入力となる。
なうオペアンプである。抵抗３と定電圧ダイオード４か
ら得る定電圧性、オペアンプ２の非反転入力となシ、出
力電圧Ｖ。。、を抵抗５゜６で分割した電圧がオペアン
プ２の反転入力となる。
上記のように従来の定電圧回路は、定電圧供給用トラン
ジスタ（外付）ＩＫＮＰＮ’ｌｌ’に用いて□いたため
、電源ラインの入出力地間のロス電圧は一般に：２Ｖ以
上になりでしまい、例えばＶ。。７に５Ｖｔ−出したい
時■１）Ｉは７ｖ以上必要となるものであった。ところ
で上記トランジスタ１にＮＰＮ型を用いるのは、ペース
とニオ、タ出力側が互に同位相関係にあるため、発振が
生じにくい構成となるからである。これに対し上記トラ
ンジスタにＰＮＰ型を用いると、ペースとコレクタ出力
側が互に逆位相の関係となって発振の原因となシ、これ
をとめるためにはコンデンサ７會大型化するがどの考慮
が必要でありた。
ジスタ（外付）ＩＫＮＰＮ’ｌｌ’に用いて□いたため
、電源ラインの入出力地間のロス電圧は一般に：２Ｖ以
上になりでしまい、例えばＶ。。７に５Ｖｔ−出したい
時■１）Ｉは７ｖ以上必要となるものであった。ところ
で上記トランジスタ１にＮＰＮ型を用いるのは、ペース
とニオ、タ出力側が互に同位相関係にあるため、発振が
生じにくい構成となるからである。これに対し上記トラ
ンジスタにＰＮＰ型を用いると、ペースとコレクタ出力
側が互に逆位相の関係となって発振の原因となシ、これ
をとめるためにはコンデンサ７會大型化するがどの考慮
が必要でありた。
本発明は上記実情に鑑みてなされたもので、定電圧供給
用トランジスタにＰＮＰ型を用いても発振が生じないよ
うな該トランジスタの制御回路を得ることによシ、前記
トランジスタの入出力端間電圧ロスを少なくシ、また該
トランジスタの出力側に設けられるコンデンサを小型化
でき、また前記制御回路の電源を前記トランジスタの出
力端側から得ることによシ、前記制御回路の安定動作が
可能となる定電圧回路を提供しようとするものである。
用トランジスタにＰＮＰ型を用いても発振が生じないよ
うな該トランジスタの制御回路を得ることによシ、前記
トランジスタの入出力端間電圧ロスを少なくシ、また該
トランジスタの出力側に設けられるコンデンサを小型化
でき、また前記制御回路の電源を前記トランジスタの出
力端側から得ることによシ、前記制御回路の安定動作が
可能となる定電圧回路を提供しようとするものである。
以下図面を参照して本発明の一実施例を説明する。第２
図において１１は電源ツインの入力′電圧ｖｘＭｔ−一
定化した電圧Ｖ。。？を得るためのＰＮＰ′ｆＪト、ラ
ンジスタであり、１２は該トランジスタ１１の起動及び
制御回路であり、この回路１２は集積回路で構成される
。上記トランジスタ１１のエミッタ側は、抵抗１３を介
して集積回路１２の端子１４と接続される。トランジス
タ１１のエミッタ、ペース間は抵抗１５を介して接続さ
れ、トランジスタ１１のペースは、抵抗１６を介して集
積回路１２の端子１７と接続される。トランジスタ１１
のコレクタは集積回路１２の端子１８と接続され、骸端
子１８と端子１９は発振防止用コンデンサ１０（介して
接続され、またトランジスタ１１のコレクタはコンデン
サ２１を介して接地されるＣ 第３図は集積回路１２の詳細図であ）、これは起動回路
３１、制御回路３２、基準電圧回路３３で構成されてい
る。起動回路３１では、端子１８と接地端子３４関に抵
抗３！ｉ、３６が直列接続され、この抵抗３５．１６間
はトランジスタ３１０ベースに接続される。このトラン
ジスタ３７の工之、夕は接地され、コレクタは抵抗Ｓ８
を介して端子１４に接続される。またトランジスタＪ１
のコレクタはトランジスタ３９０ペースに接続され、該
トランジスタ３９のエミッタは接地される。
図において１１は電源ツインの入力′電圧ｖｘＭｔ−一
定化した電圧Ｖ。。？を得るためのＰＮＰ′ｆＪト、ラ
ンジスタであり、１２は該トランジスタ１１の起動及び
制御回路であり、この回路１２は集積回路で構成される
。上記トランジスタ１１のエミッタ側は、抵抗１３を介
して集積回路１２の端子１４と接続される。トランジス
タ１１のエミッタ、ペース間は抵抗１５を介して接続さ
れ、トランジスタ１１のペースは、抵抗１６を介して集
積回路１２の端子１７と接続される。トランジスタ１１
のコレクタは集積回路１２の端子１８と接続され、骸端
子１８と端子１９は発振防止用コンデンサ１０（介して
接続され、またトランジスタ１１のコレクタはコンデン
サ２１を介して接地されるＣ 第３図は集積回路１２の詳細図であ）、これは起動回路
３１、制御回路３２、基準電圧回路３３で構成されてい
る。起動回路３１では、端子１８と接地端子３４関に抵
抗３！ｉ、３６が直列接続され、この抵抗３５．１６間
はトランジスタ３１０ベースに接続される。このトラン
ジスタ３７の工之、夕は接地され、コレクタは抵抗Ｓ８
を介して端子１４に接続される。またトランジスタＪ１
のコレクタはトランジスタ３９０ペースに接続され、該
トランジスタ３９のエミッタは接地される。
制御回路３２では、端子ｒ ｉｔ ｓ ｊ ４間に抵抗
３ｓ ｅ ４０ カＩｉＥ 列接続され、また抵抗４１
と定電圧ダイオード４２が直列接続される。抵抗３９゜
４０間は差動増幅回路４３の入力段素子４４゜４５０入
力端に接続され、抵抗４１を定電圧ダイオード４２間は
差動入力段素子４ ｉｔ ｅ ４Ｆの入力端に接続され
る。差動入力段素子４４．４５のエミ、り、ペースは、
定電流源４８ｔ−介して端子１８に接続され、入５力段
索子４６ｅ４７のエミ、り、ペースは、定電流源４９を
介して端子ＩＩに接続され、入力段素子４５．４’／の
共通エミ、りは定電流源５０を介して端子１８に接続さ
れる。入力段素子４４．４６のコレクタ。
３ｓ ｅ ４０ カＩｉＥ 列接続され、また抵抗４１
と定電圧ダイオード４２が直列接続される。抵抗３９゜
４０間は差動増幅回路４３の入力段素子４４゜４５０入
力端に接続され、抵抗４１を定電圧ダイオード４２間は
差動入力段素子４ ｉｔ ｅ ４Ｆの入力端に接続され
る。差動入力段素子４４．４５のエミ、り、ペースは、
定電流源４８ｔ−介して端子１８に接続され、入５力段
索子４６ｅ４７のエミ、り、ペースは、定電流源４９を
介して端子ＩＩに接続され、入力段素子４５．４’／の
共通エミ、りは定電流源５０を介して端子１８に接続さ
れる。入力段素子４４．４６のコレクタ。
は接地され、入力段素子４６ ｔ ４７のコレクタａ−
’ｔｔＬ−ｔ’ｔＬ ） ”）７−）スｌ ６１ 、６
１０−ｓＶオクタ１１ｌ！される。該トランジスタＪｊ
Ｊ 、 １１１のエミッタは接地され、該トランジスタ
の各ペース及びトランジスタ５１のコレクタは共通接続
される・トランジスタ４７．５２のコレクタ間は非反転
増幅素子５３０ペース及び端子１９に接続され、該素子
５３のニオツタは非反転増幅素子５４のペースに接続さ
れ、該素子５３．５４のコレクタ轢接地される。
’ｔｔＬ−ｔ’ｔＬ ） ”）７−）スｌ ６１ 、６
１０−ｓＶオクタ１１ｌ！される。該トランジスタＪｊ
Ｊ 、 １１１のエミッタは接地され、該トランジスタ
の各ペース及びトランジスタ５１のコレクタは共通接続
される・トランジスタ４７．５２のコレクタ間は非反転
増幅素子５３０ペース及び端子１９に接続され、該素子
５３のニオツタは非反転増幅素子５４のペースに接続さ
れ、該素子５３．５４のコレクタ轢接地される。
素子５３．！５４のエミッタ、ペース間は定電流源５・
５を介して端子１８にａｍされ、素子５４のニオツタは
定電流源５Ｃを介して端子ｘｔｎｃ＊絖される・ トラ
ンジスタ５１はそＯ工＜ｙ夕とトランジスタ５４のエミ
ッタのノードａの電位を下げるための％のであり、該ト
ランジスタ６１０ペースは、端子１１．３４間に直列接
続され九抵抗ｉ１．ダイオード５９〜６２の抵抗ｉｔｓ
、ダイオード５９間に接続されておシ、′トツンゾスタ
ｔ；ｔｏ：２レクタは端子１１、また抵抗６３を介して
トラ゛ン□ ジスタ３９のコレクタＩＩＣ接続されてい
る。
５を介して端子１８にａｍされ、素子５４のニオツタは
定電流源５Ｃを介して端子ｘｔｎｃ＊絖される・ トラ
ンジスタ５１はそＯ工＜ｙ夕とトランジスタ５４のエミ
ッタのノードａの電位を下げるための％のであり、該ト
ランジスタ６１０ペースは、端子１１．３４間に直列接
続され九抵抗ｉ１．ダイオード５９〜６２の抵抗ｉｔｓ
、ダイオード５９間に接続されておシ、′トツンゾスタ
ｔ；ｔｏ：２レクタは端子１１、また抵抗６３を介して
トラ゛ン□ ジスタ３９のコレクタＩＩＣ接続されてい
る。
このように構成された定電圧回路において、起動回路Ｊ
１では、電源入力端Ｖ□つに電圧がかかると、抵抗１３
と抵抗３８を介してトランジスタ１９がオンする。する
と抵抗６３．１６を介して外付トランジスタ１１がオン
し、出力端電圧Ｖ。□が上昇していく。このＶ。。、っ
ま〕集積回路１２の電源ｖｃｃが、抵抗ｓｓ、ｘｔｔの
比で決ｔ−）た電圧になると、トランジスタ１１がオン
してトランジスタ３９をオフさせる。即ち起動回路３１
はＩ集積回路電源ｖｃｃｔ成る程度上げるためのもので
、この電源ｖｃｃが成る程度上がったら、トランジスタ
３９がオフで切れてしまうが、電源Ｖｃｃが未だ低なの
で、後述の制御回路動作によシ外付トランジスタ１１ｔ
−よ〕オン状態とするから、電圧Ｖ。ＩＪ？＝ＶＣｅは
一定電圧 ゛（例えば５ｖ）４で上昇しつづける。上記
トランジスタＳ９がオフした際には、トランジスタ１１
は制御回路３２によってのみ制御される。
１では、電源入力端Ｖ□つに電圧がかかると、抵抗１３
と抵抗３８を介してトランジスタ１９がオンする。する
と抵抗６３．１６を介して外付トランジスタ１１がオン
し、出力端電圧Ｖ。□が上昇していく。このＶ。。、っ
ま〕集積回路１２の電源ｖｃｃが、抵抗ｓｓ、ｘｔｔの
比で決ｔ−）た電圧になると、トランジスタ１１がオン
してトランジスタ３９をオフさせる。即ち起動回路３１
はＩ集積回路電源ｖｃｃｔ成る程度上げるためのもので
、この電源ｖｃｃが成る程度上がったら、トランジスタ
３９がオフで切れてしまうが、電源Ｖｃｃが未だ低なの
で、後述の制御回路動作によシ外付トランジスタ１１ｔ
−よ〕オン状態とするから、電圧Ｖ。ＩＪ？＝ＶＣｅは
一定電圧 ゛（例えば５ｖ）４で上昇しつづける。上記
トランジスタＳ９がオフした際には、トランジスタ１１
は制御回路３２によってのみ制御される。
この制御回路３２は、Ｖｃｃ’に抵抗分割した電圧と基
準電圧とｔ入力とする差動増幅回路４３と、咳回路４３
の出力を増幅する複数段の非反転型増幅素子とからなる
オペアンプで構成されているｌのためトランジスタ４４
．４６の（−スハ、オイアンプ動作にょシ同電位となる
。っまシダイオード４２による基準電圧と、抵抗３９゜
４００比によって決まる電圧で、電圧ｖｃｃが安定する
０例えば′端子１８の電圧が上がろうとすると、トラン
ジスタ４４，４５のベース電圧が上がシ、トランジスタ
５１．５２がオフし、トランジスタ５３０ペース電圧、
トランジスタ６３゜５４の各エミッタ電圧、トランジス
タ５１のコレクタ電圧が共に上昇し、端子１８の電圧を
下げる。一方端子１８の電圧が下がろうとすると、トラ
ンジスタ４４．４１；のペース電圧が下がシ、トランジ
スタ５１．５２がオンし、トランジスタ５３のぺ一７ス
電圧、トランジスタ５３．５４の各エンツタ電圧、トラ
ンジスタ５１のコレクタ電圧が下降し、端子１８の電圧
を上げる。このようにして端子１８は一定電圧ｖｃｃで
安定するものである。
準電圧とｔ入力とする差動増幅回路４３と、咳回路４３
の出力を増幅する複数段の非反転型増幅素子とからなる
オペアンプで構成されているｌのためトランジスタ４４
．４６の（−スハ、オイアンプ動作にょシ同電位となる
。っまシダイオード４２による基準電圧と、抵抗３９゜
４００比によって決まる電圧で、電圧ｖｃｃが安定する
０例えば′端子１８の電圧が上がろうとすると、トラン
ジスタ４４，４５のベース電圧が上がシ、トランジスタ
５１．５２がオフし、トランジスタ５３０ペース電圧、
トランジスタ６３゜５４の各エミッタ電圧、トランジス
タ５１のコレクタ電圧が共に上昇し、端子１８の電圧を
下げる。一方端子１８の電圧が下がろうとすると、トラ
ンジスタ４４．４１；のペース電圧が下がシ、トランジ
スタ５１．５２がオンし、トランジスタ５３のぺ一７ス
電圧、トランジスタ５３．５４の各エンツタ電圧、トラ
ンジスタ５１のコレクタ電圧が下降し、端子１８の電圧
を上げる。このようにして端子１８は一定電圧ｖｃｃで
安定するものである。
上記構成でなる定電圧回路は、制御回路ｓ２の増幅回路
で位相が反転し々いようにしたから、発振が生じ［＜く
なる。これによシ定電圧供給用トランジスタ１１にＰＮ
Ｐ型のものを用いることができ、電源ラインの入力端電
圧ｖル、出力端電圧■。。７間の電圧ロスを極少にでき
、例えばこの電圧ロスを、トランジスタ１１の飽和電圧
分つまり Ｏ，ｉ ｖ程度と非常に小さくすることがで
きる。またこＱ回路は発振しにくい構成だから、コンデ
ンサ２１を小型化でき、従９て集積回路内に内蔵させる
ことも可能゛となる。また制御回路３２の電源電圧ヲ主
記電源ラインの出力端側からとる構成で、電源電圧ｖｃ
ｃは入力端電圧ｖ４に係わらず一定化されるから、制御
回路５２ｔ−安定した状態で動作させることができ−る
。−なお本発明は上記実施例のみに限定されるものでは
なく、例えば定電圧供給用トランジスタ１１ｆ集積回路
内に設けたシ、非反転増幅回路も、素子５３．５４の２
段にこだわらない等、種々の応用が可能である。
で位相が反転し々いようにしたから、発振が生じ［＜く
なる。これによシ定電圧供給用トランジスタ１１にＰＮ
Ｐ型のものを用いることができ、電源ラインの入力端電
圧ｖル、出力端電圧■。。７間の電圧ロスを極少にでき
、例えばこの電圧ロスを、トランジスタ１１の飽和電圧
分つまり Ｏ，ｉ ｖ程度と非常に小さくすることがで
きる。またこＱ回路は発振しにくい構成だから、コンデ
ンサ２１を小型化でき、従９て集積回路内に内蔵させる
ことも可能゛となる。また制御回路３２の電源電圧ヲ主
記電源ラインの出力端側からとる構成で、電源電圧ｖｃ
ｃは入力端電圧ｖ４に係わらず一定化されるから、制御
回路５２ｔ−安定した状態で動作させることができ−る
。−なお本発明は上記実施例のみに限定されるものでは
なく、例えば定電圧供給用トランジスタ１１ｆ集積回路
内に設けたシ、非反転増幅回路も、素子５３．５４の２
段にこだわらない等、種々の応用が可能である。
以上説明した如く本発明によれば、定電圧供給廟ゝ−ラ
ンジスタにＰＮＰＷＯもの音用いても発振が生じない制
御回路としたから、前記トランジスタの入出力端間電圧
のロスが少なくできると共に、出力端側コンデンサを小
型化でき、また前記制御回路の電源を前記トランジスタ
の出力端側から得るようにしたので、制御回路の安定動
作が可能となる等の利点を有した定電圧回路が提供でき
るものである。
ンジスタにＰＮＰＷＯもの音用いても発振が生じない制
御回路としたから、前記トランジスタの入出力端間電圧
のロスが少なくできると共に、出力端側コンデンサを小
型化でき、また前記制御回路の電源を前記トランジスタ
の出力端側から得るようにしたので、制御回路の安定動
作が可能となる等の利点を有した定電圧回路が提供でき
るものである。
編１図は従来の定電圧回路図、謳２図は本発明の一実施
例の回路図、第３図は開回路Ｏ一部詳細図である。 １１・・・ＰＮＰ ！ ）ランジスタ、３１・−起動回
路、３２−制御回路、３３・・・基準電圧回路、３９゜
４０・・・電圧分割用抵抗ζ ４３・・・差動増幅回路
、５３．５４・・・非反転型増幅素子。
例の回路図、第３図は開回路Ｏ一部詳細図である。 １１・・・ＰＮＰ ！ ）ランジスタ、３１・−起動回
路、３２−制御回路、３３・・・基準電圧回路、３９゜
４０・・・電圧分割用抵抗ζ ４３・・・差動増幅回路
、５３．５４・・・非反転型増幅素子。
Claims (2)
- （１）電源ツインの入出力端間に介挿されるＰＮＰ型ト
ランジスタと、前記出力端電圧に応じた電圧と基準電圧
を入力とし前記トランジスタのペースを制御する差動増
幅回路と、該増幅回路の出力端と前記トランジスタのベ
ース間に介挿され前記差動増幅回路Ｃ・出力を増幅する
非反転製増幅回路とを具備したことを特徴とする定電圧
回路。 - （２）電源ラインの入出力端間に介挿されるＰＮＰ、［
）ランジスタと、前記出力端電圧に応じた電圧と基準電
圧を入力とし前記トランジス、りのペース會制御する差
動増幅回路と、該増幅回路の出力端とｆ前記トランジス
タのペース間に介挿され前記差動増幅回路の出力を増幅
する非反転製増幅回路と、該増幅回路及び前記差動増幅
回路の電源電圧を前記電源ラインの出力端から得る手段
と、前記電源ラインの起動時に前記トランジスタを駆動
して前記電源ツインの出力電圧を上げる起動回路とを具
備したことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13052381A JPS5831423A (ja) | 1981-08-20 | 1981-08-20 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13052381A JPS5831423A (ja) | 1981-08-20 | 1981-08-20 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831423A true JPS5831423A (ja) | 1983-02-24 |
Family
ID=15036327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13052381A Pending JPS5831423A (ja) | 1981-08-20 | 1981-08-20 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831423A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50136654A (ja) * | 1974-04-19 | 1975-10-30 | ||
| JPS553339B2 (ja) * | 1976-06-10 | 1980-01-24 |
-
1981
- 1981-08-20 JP JP13052381A patent/JPS5831423A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50136654A (ja) * | 1974-04-19 | 1975-10-30 | ||
| JPS553339B2 (ja) * | 1976-06-10 | 1980-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560921A (en) | Comparator circuit with built in reference | |
| JPH0546571B2 (ja) | ||
| KR920010238B1 (ko) | 증폭회로 | |
| JPS6357808B2 (ja) | ||
| JP2721100B2 (ja) | 電流制限装置 | |
| JPS647684B2 (ja) | ||
| JP3431436B2 (ja) | 半導体集積回路装置 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JP3415221B2 (ja) | 電流増幅回路 | |
| JPS6214725Y2 (ja) | ||
| JPH0117849Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPH0411042B2 (ja) | ||
| JPH0517692Y2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH0315844B2 (ja) | ||
| JP3150002B2 (ja) | 出力回路 | |
| JPH0326670Y2 (ja) | ||
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPS6392108A (ja) | バツフア回路 | |
| JPH10303655A (ja) | 増幅回路 | |
| JPH0126202B2 (ja) | ||
| JPH0561654B2 (ja) | ||
| JPS5833568B2 (ja) | 電流ミラ−回路 | |
| JPH0575368A (ja) | 非線型増幅器 |