JPS5831432A - デイジタルシステム - Google Patents
デイジタルシステムInfo
- Publication number
- JPS5831432A JPS5831432A JP57104386A JP10438682A JPS5831432A JP S5831432 A JPS5831432 A JP S5831432A JP 57104386 A JP57104386 A JP 57104386A JP 10438682 A JP10438682 A JP 10438682A JP S5831432 A JPS5831432 A JP S5831432A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- words
- transmitting
- receiving
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、バスを介して相互に通信するディジタル装
＊ｃｍｔ、、、かつより特定的には、バスへワードを実
ｗＡ＆：送信しかつバスからワードを実際に°受信する
ｌ１ｉＷ１における入力／出力機構に関する。
＊ｃｍｔ、、、かつより特定的には、バスへワードを実
ｗＡ＆：送信しかつバスからワードを実際に°受信する
ｌ１ｉＷ１における入力／出力機構に関する。
例として、この装置のうちの一方は、ディジタルコンピ
ュータであり、かつ他方はディスクであり一得る。この
場合、この発明が関係する機−は、ワードをンバス上に
置くディジタルコンピュータのその部分であり、かつバ
スからワードを受けるディスクのその部分である。
ュータであり、かつ他方はディスクであり一得る。この
場合、この発明が関係する機−は、ワードをンバス上に
置くディジタルコンピュータのその部分であり、かつバ
スからワードを受けるディスクのその部分である。
バスを介してディジタフルワードを送るための１つの広
く用いられる先行技術の入力／出力インターフエイスは
、第１Ｂ図において示される。この先行技術のインター
フェイスは、たとえば、ＩＢＭ３６０コンピュータ群の
入力／出力チャネルにおいて用いられる。アメリカ合衆
国特許番号票３゜４００．３７１号の第５２８図を参照
のこと。
く用いられる先行技術の入力／出力インターフエイスは
、第１Ｂ図において示される。この先行技術のインター
フェイスは、たとえば、ＩＢＭ３６０コンピュータ群の
入力／出力チャネルにおいて用いられる。アメリカ合衆
国特許番号票３゜４００．３７１号の第５２８図を参照
のこと。
ｔＩＡ図のインターフェイスにおいては、送信装置は、
トランスミッタ１０および１′１ならびにレシーバ１２
を含み、かつ受信装置は、レシーバ１３および１４なら
びにトランスミッタ１５を含む、動作において、送信さ
れるべきデータワードは、トランスミッタ１０の入力に
与＾られ、かつ同時に、信号５ＥＲＯＬＪＴＴは、トラ
ンスミッタ１１の入力においてハ、イに強′制さ詐る。
トランスミッタ１０および１′１ならびにレシーバ１２
を含み、かつ受信装置は、レシーバ１３および１４なら
びにトランスミッタ１５を含む、動作において、送信さ
れるべきデータワードは、トランスミッタ１０の入力に
与＾られ、かつ同時に、信号５ＥＲＯＬＪＴＴは、トラ
ンスミッタ１１の入力においてハ、イに強′制さ詐る。
これら２つの信号は、それらのそれぞれのトランスミッ
タを介して進み、バスに沿って伝播−し、かつそれらの
それぞれのレシーバ１３および１４を介して進む。これ
は、時間期間ΔＴの閣（生ずる。言い換えれば、時閣期
閤Δ丁は、トランスミッタを介する遅延とバスを横切る
遅延とレシーバを介する遅延との和である。
タを介して進み、バスに沿って伝播−し、かつそれらの
それぞれのレシーバ１３および１４を介して進む。これ
は、時間期間ΔＴの閣（生ずる。言い換えれば、時閣期
閤Δ丁は、トランスミッタを介する遅延とバスを横切る
遅延とレシーバを介する遅延との和である。
受信装置が、データの受信を完了した後、それは、信＠
５ＥＰＩＮＴをトランスミッタ１５の入力においてハイ
に付勢する。その、信＠はそれから、トランスミッタ１
５を介して進み、バスに沿って伝播し、かつレシーバ１
４を介して進み、そこで信号５ＥＲＩＮｔとなる。この
こともまた、時間期間ΔＴの閣で生ずる。
５ＥＰＩＮＴをトランスミッタ１５の入力においてハイ
に付勢する。その、信＠はそれから、トランスミッタ１
５を介して進み、バスに沿って伝播し、かつレシーバ１
４を介して進み、そこで信号５ＥＲＩＮｔとなる。この
こともまた、時間期間ΔＴの閣で生ずる。
ハイに進む信号ＳＥＰ Ｉ Ｎ、に応答して、送信装置
は、それが送信しているワードを除去し、かつ信＠ Ｓ
Ｅ ＲＯＵ Ｔ Ｔをローに付勢する。それから、６
丁の別の遅延の後、信号５ＥＰＯＵＴＩは、受（１装置
においてローに進む。応じて、受信装置は、信号Ｓ Ｅ
Ｐ Ｉ Ｎ ＊をローに付勢し、かつ遅延ΔＴの後、
信号Ｓ Ｅ ＲＩ Ｎ ｍが、送信り胃においてローに
進む。それから送信装置は、今そのバスを介して・別の
ワードを送ることができる。
は、それが送信しているワードを除去し、かつ信＠ Ｓ
Ｅ ＲＯＵ Ｔ Ｔをローに付勢する。それから、６
丁の別の遅延の後、信号５ＥＰＯＵＴＩは、受（１装置
においてローに進む。応じて、受信装置は、信号Ｓ Ｅ
Ｐ Ｉ Ｎ ＊をローに付勢し、かつ遅延ΔＴの後、
信号Ｓ Ｅ ＲＩ Ｎ ｍが、送信り胃においてローに
進む。それから送信装置は、今そのバスを介して・別の
ワードを送ることができる。
この入力／出力インターフェイスに伴う１つのｒ！４１
Ｉは、ワードが送られることのできる最大速度が、４×
八Ｔにより制限されることである。言い換えれば、少な
くとも４×ΔＴ秒が、送られる各ワードごとに経過しな
ければならない。このように、長いバスに対しては、ま
たは、遅いトランスミッタもしく番よ遅いレシーバに対
しては、伝送の最大速度は、算常に制限される。
Ｉは、ワードが送られることのできる最大速度が、４×
八Ｔにより制限されることである。言い換えれば、少な
くとも４×ΔＴ秒が、送られる各ワードごとに経過しな
ければならない。このように、長いバスに対しては、ま
たは、遅いトランスミッタもしく番よ遅いレシーバに対
しては、伝送の最大速度は、算常に制限される。
この同層を克服するためｋｍ、Ｗ４１Ａ図および第１Ｂ
図の入力／出力インターフェイスは、送信装置が、信号
５ＥＲＯＵＴ、の各移り変わりと同期してバス上に新し
いワードを置くように修正されることができる。このよ
うに、ワード番号１が、信号５ＥＲＯＵＴ、のハイから
ローへの移り変わりと同期してバス上に置かれ、ワード
番号３が、信＠５ＥＲＯＵＴ、の次のローからハイへの
移り変わりと同期してバス上に璽かれ、以下同様である
。
図の入力／出力インターフェイスは、送信装置が、信号
５ＥＲＯＵＴ、の各移り変わりと同期してバス上に新し
いワードを置くように修正されることができる。このよ
うに、ワード番号１が、信号５ＥＲＯＵＴ、のハイから
ローへの移り変わりと同期してバス上に置かれ、ワード
番号３が、信＠５ＥＲＯＵＴ、の次のローからハイへの
移り変わりと同期してバス上に璽かれ、以下同様である
。
この修正された入力／出力インターフェイスは、“ハー
フハンドシェイク（ｈａｌｆ ｈａｎｄｓｈａｋｅ
）”として当業界において知られており、それに対し上
述したインターフェイスは、“フルハンドシェイク（ｆ
ｕｌｌ ｈａｎｄｓｈａｋｅ ） ”として知られて
いる。
フハンドシェイク（ｈａｌｆ ｈａｎｄｓｈａｋｅ
）”として当業界において知られており、それに対し上
述したインターフェイスは、“フルハンドシェイク（ｆ
ｕｌｌ ｈａｎｄｓｈａｋｅ ） ”として知られて
いる。
ハーフハンドシェイクインターフェイスにおいては、１
つのワードをバス上で伝送するのに必要な最小時開は、
４×ΔＴから２ＸΔ丁に減じられる。
つのワードをバス上で伝送するのに必要な最小時開は、
４×ΔＴから２ＸΔ丁に減じられる。
しかし、ハーフハンドシェイクインターフェイスに伴う
新しい＠題として、送信１ｉ［は、５ＥＲＯＵＴＴ信号
の両端縁でワードを送ることができなければならず、か
つ受＠装置は、５ＥＲＯＵＴ。
新しい＠題として、送信１ｉ［は、５ＥＲＯＵＴＴ信号
の両端縁でワードを送ることができなければならず、か
つ受＠装置は、５ＥＲＯＵＴ。
信号の両端縁でデータワードを受けることができなけれ
ばならない。このことによって、これらのａｌｌの複雑
性が増加する。また、ワード当たりの２×ΔＴの時間期
間は今なお、長いバスを有するシステムまたは遅いトラ
ンスミッタもしくは遅いレシーバを有するシステムに対
して不所望に長い。
ばならない。このことによって、これらのａｌｌの複雑
性が増加する。また、ワード当たりの２×ΔＴの時間期
間は今なお、長いバスを有するシステムまたは遅いトラ
ンスミッタもしくは遅いレシーバを有するシステムに対
して不所望に長い。
ＲＣＡによる１つの別の先行技術の入力／出力インター
フェイスが、第２Ａ図に示され、かつその動作が第２Ｂ
図に示される。このインターフェイスにお、いては、送
信装置は、トランスミッタ２０．２２および２３を含み
、かつレシーバ２１を含み、それに対し受信＠胃は、レ
シーバ２４，２６および２７を含み、かつトランスミッ
タ２５を含む。
フェイスが、第２Ａ図に示され、かつその動作が第２Ｂ
図に示される。このインターフェイスにお、いては、送
信装置は、トランスミッタ２０．２２および２３を含み
、かつレシーバ２１を含み、それに対し受信＠胃は、レ
シーバ２４，２６および２７を含み、かつトランスミッ
タ２５を含む。
動作において、ｌｌ２Ｂ図において示されるように、受
信装置は、信号ＲＥ Ｑ 丁を起こして、送信装置にデ
ータを要求することを知らせる。信＠ＲＥＱ、は、トラ
ンスミッタ２５を介して、バスに沿って、かつレシーバ
２１を介して進み、そこで信号ＲＥ Ｑ ＊となる。そ
れから、信号ＲＥＱ□がハイになるのに応答して、送信
装置が、データを受信装置に送り戻し始める。
信装置は、信号ＲＥ Ｑ 丁を起こして、送信装置にデ
ータを要求することを知らせる。信＠ＲＥＱ、は、トラ
ンスミッタ２５を介して、バスに沿って、かつレシーバ
２１を介して進み、そこで信号ＲＥ Ｑ ＊となる。そ
れから、信号ＲＥＱ□がハイになるのに応答して、送信
装置が、データを受信装置に送り戻し始める。
ワード番号１が、バス上にそのワードを胃くことにより
、かつクロック信＠ Ｇ Ｋ ｔと同期して信号５ＥＲ
Ｔをハイに立上がらせることにより、送信装置によって
送られる。これらの信号はすべて、それぞれのトランス
ミッタを介して進み、そのバスに沿って進み、かつそれ
ぞれのレシーバを介して進む。このように、６丁の遅延
の後、信号ＳＥＲ電は、受信装置においてハイに進み、
かつそれは、１ワードのデータを送られているというこ
とを受信＠胃に知らせる。
、かつクロック信＠ Ｇ Ｋ ｔと同期して信号５ＥＲ
Ｔをハイに立上がらせることにより、送信装置によって
送られる。これらの信号はすべて、それぞれのトランス
ミッタを介して進み、そのバスに沿って進み、かつそれ
ぞれのレシーバを介して進む。このように、６丁の遅延
の後、信号ＳＥＲ電は、受信装置においてハイに進み、
かつそれは、１ワードのデータを送られているというこ
とを受信＠胃に知らせる。
応じて、受信装置は、それから、それが別のワードのデ
ータを必要とするかどうか、またはデータ伝送が停止さ
れるべきであるかどうかを示さなければならない。もし
、データの別のワードが要求されるならば、受信装置は
、信号ＲＥ Ｑ Ｔをハイのままにし、しかしもしデー
タ伝送が停止される必要があるならば、それは信号ＲＥ
ＱＴをローに付勢する。
ータを必要とするかどうか、またはデータ伝送が停止さ
れるべきであるかどうかを示さなければならない。もし
、データの別のワードが要求されるならば、受信装置は
、信号ＲＥ Ｑ Ｔをハイのままにし、しかしもしデー
タ伝送が停止される必要があるならば、それは信号ＲＥ
ＱＴをローに付勢する。
信号ＲＥＱＴは、トランスミッタ２５を介して□進み、
バスに沿って進み、かつレシーバ２１を介して進み、そ
こでそれは信号ＲＥＱうになる。このことは、時間期間
ΔＴの閤に生ずる。信号ＲＥＱ、が、送信装置によりモ
ニタされ、かつもしそれがハイに留まるなら〜ば、デー
タの別のワードが受信装置１１＆：送られる。
バスに沿って進み、かつレシーバ２１を介して進み、そ
こでそれは信号ＲＥＱうになる。このことは、時間期間
ΔＴの閤に生ずる。信号ＲＥＱ、が、送信装置によりモ
ニタされ、かつもしそれがハイに留まるなら〜ば、デー
タの別のワードが受信装置１１＆：送られる。
この人力／出力インターフェイスは、すべてのデータ伝
送が、信号（すなわち、信号ＣＫ）の立上がり端鵞にお
いてのみ生ずるので、ハーフハンドシェイク以上の改良
である。しかしながら、１ワードのデータを伝送するた
めの最小の時間期閤鎗、今なお、ファクタ２×ΔＴによ
りｗ４ＩＩされ、なぜなら、伝送される各ワードごとに
、信＠５ＥＲＴが、送信装置から受信装置へ伝播しなけ
ればならず、かつ信＠ＲＥ Ｑ Ｔが、受信装置から送
信装置へ送り戻されなければならないからである。
送が、信号（すなわち、信号ＣＫ）の立上がり端鵞にお
いてのみ生ずるので、ハーフハンドシェイク以上の改良
である。しかしながら、１ワードのデータを伝送するた
めの最小の時間期閤鎗、今なお、ファクタ２×ΔＴによ
りｗ４ＩＩされ、なぜなら、伝送される各ワードごとに
、信＠５ＥＲＴが、送信装置から受信装置へ伝播しなけ
ればならず、かつ信＠ＲＥ Ｑ Ｔが、受信装置から送
信装置へ送り戻されなければならないからである。
さもなければ、送信装置は、゛データの送信を停止すべ
きときを知ることができない。このように、この人力／
出力インターフェイスは、明らかに遅い。
きときを知ることができない。このように、この人力／
出力インターフェイスは、明らかに遅い。
したがって、この発明の主な目的は、データワードが、
データの各ワード当たり２×ΔＴ秒未満でバスを介して
ディジタル装置の閾を伝送されるゲイジタルシステムを
提供することである。
データの各ワード当たり２×ΔＴ秒未満でバスを介して
ディジタル装置の閾を伝送されるゲイジタルシステムを
提供することである。
この目的およびその句の目的は、ディジタルバスと、そ
のバスに接続されてそのバスを介してディジタルデータ
ワードを送る送信装置と、その送信装置から開隔を隔て
られてバスに接続され、送られたワードを受信する受信
＠胃とを含むディジタルシステムにより、この発明に従
って達成される。送信装置からの多数のワードを一時的
に記憶するためのストレージ回路が、受信装置に設けら
れ、かつまた、ワードがそのストレージ回路から除去さ
れる時間ごとに送信装置に応答信号を伝送する１路も備
えられる。さらに、送信１１ｆｆｉは、受信装置に送ら
れたワードの数から受信装置からの応答信号の数を引い
たものが、予め定められた数に等しいときけいつでも、
バスを介してワードを送ることを一時的に停止するため
の制−１１１を含む。
のバスに接続されてそのバスを介してディジタルデータ
ワードを送る送信装置と、その送信装置から開隔を隔て
られてバスに接続され、送られたワードを受信する受信
＠胃とを含むディジタルシステムにより、この発明に従
って達成される。送信装置からの多数のワードを一時的
に記憶するためのストレージ回路が、受信装置に設けら
れ、かつまた、ワードがそのストレージ回路から除去さ
れる時間ごとに送信装置に応答信号を伝送する１路も備
えられる。さらに、送信１１ｆｆｉは、受信装置に送ら
れたワードの数から受信装置からの応答信号の数を引い
たものが、予め定められた数に等しいときけいつでも、
バスを介してワードを送ることを一時的に停止するため
の制−１１１を含む。
この発明に従って構成されたディジタルシステムの１つ
の好ましい実施例が、第３図ないし第５図を参照して詳
細に説明される。１３図に示されるように、このディジ
タルシステムは、ディジタルバス３３を介して別のディ
ジタル装置１３２に：ディジタルワードを送るディジタ
ル＠ｗ３１を備える。この伝送は、この開示の背景技術
の部分において指摘した四層を除去する態様で行なわれ
る。
の好ましい実施例が、第３図ないし第５図を参照して詳
細に説明される。１３図に示されるように、このディジ
タルシステムは、ディジタルバス３３を介して別のディ
ジタル装置１３２に：ディジタルワードを送るディジタ
ル＠ｗ３１を備える。この伝送は、この開示の背景技術
の部分において指摘した四層を除去する態様で行なわれ
る。
第さ図・の図示される好ましい実施例において、装置３
１は、レジスタ４１．インバ〜り４２および複数のトラ
ンスミッタ４３を―える。これらのコンポーネントは、
バス３３上をデータのワードを送るための手段を与える
。データ入力信＠Ｄｌの１つのワードが、インバータ４
２の入力におけるクロック信号ＯＫがローからハイへの
移り変わりを形成するときはいつでも、レジ′スタ４．
１内にロードされ、かつレジスタ４１のそのワードは、
バストランスミッタ４３へのデータ入力Ｄｒｅ形成する
。
１は、レジスタ４１．インバ〜り４２および複数のトラ
ンスミッタ４３を―える。これらのコンポーネントは、
バス３３上をデータのワードを送るための手段を与える
。データ入力信＠Ｄｌの１つのワードが、インバータ４
２の入力におけるクロック信号ＯＫがローからハイへの
移り変わりを形成するときはいつでも、レジ′スタ４．
１内にロードされ、かつレジスタ４１のそのワードは、
バストランスミッタ４３へのデータ入力Ｄｒｅ形成する
。
書込ストローブＷ Ｓ ｔもまた、送られる各ワードと
ともに受信ｉｉｗへ＠Ｉｆ３１により送られる。
ともに受信ｉｉｗへ＠Ｉｆ３１により送られる。
書込ストローブは、その受信装置が、バスからデータを
取出すのに同期する信号を与える。書込ストローブＷ
Ｓ ｒが、この螢に詳細に遥べる刺御回路４６とトラン
スミッタ４５とＡＮＤゲート４４とにより発生される。
取出すのに同期する信号を与える。書込ストローブＷ
Ｓ ｒが、この螢に詳細に遥べる刺御回路４６とトラン
スミッタ４５とＡＮＤゲート４４とにより発生される。
対照的に、受信装置３２は、バスからの８ワードのデー
タを一時的に記憶する先入れ先出しキュー５１を含む。
タを一時的に記憶する先入れ先出しキュー５１を含む。
これらのデータワードは、レシーバ５２によりバスから
受信され、かつそれらはそれに伴う書込ストローブの立
下がり瑠碌によりキュー内にクロックされ、それらはレ
シーバ３２により受信される。
受信され、かつそれらはそれに伴う書込ストローブの立
下がり瑠碌によりキュー内にクロックされ、それらはレ
シーバ３２により受信される。
キュー５１からの信号Ｅのハイ状態は、キューが空でな
いときを示す。すなわち、ハイのＥ信号は、そのキュー
内のワードの存在を示す、そして、ワードは、ハイから
ローへの信号の移り変わりをそのキューの７ン０−ド入
ｈＵＮＬ上に与えることにより、先入れ先出しでキュー
５１から除去される。
いときを示す。すなわち、ハイのＥ信号は、そのキュー
内のワードの存在を示す、そして、ワードは、ハイから
ローへの信号の移り変わりをそのキューの７ン０−ド入
ｈＵＮＬ上に与えることにより、先入れ先出しでキュー
５１から除去される。
ワードがキュー５１から除去されるときはいつでも、受
信装置は、トランスミッタ５４の入力に応答ストローブ
ＲＳ ｔを発生する。その応答ストローブはそれから、
バス３３を介して、送信装置”内のレシーバ４７に送ら
れ、かつそこから、応答ストローブが、制御回路４６に
送られる。
信装置は、トランスミッタ５４の入力に応答ストローブ
ＲＳ ｔを発生する。その応答ストローブはそれから、
バス３３を介して、送信装置”内のレシーバ４７に送ら
れ、かつそこから、応答ストローブが、制御回路４６に
送られる。
図示された好ましい実施例においては、ｗ４Ｉｌｌ＠路
４６は、１対のＡＮＤゲート４６ａおよび４６ｂと、ク
ロックドセット−リセットフリップ７０ツブ４６０と、
１対の８ステージリングカウンタ４６ｄおよび４６ｅと
、比較回路４６ｆとからなる。カウンタ４６ｄは、装Ｗ
３１により送られた書込ストロープの数をモニタし、カ
ウンタ４６ｅは、装置３２によ、り送られた応答ストロ
ーブの数をモニタし、かつざらに書込ストローブは、こ
れらの２つの数の閤の差が予め選択された値に等しいと
停止される。
４６は、１対のＡＮＤゲート４６ａおよび４６ｂと、ク
ロックドセット−リセットフリップ７０ツブ４６０と、
１対の８ステージリングカウンタ４６ｄおよび４６ｅと
、比較回路４６ｆとからなる。カウンタ４６ｄは、装Ｗ
３１により送られた書込ストロープの数をモニタし、カ
ウンタ４６ｅは、装置３２によ、り送られた応答ストロ
ーブの数をモニタし、かつざらに書込ストローブは、こ
れらの２つの数の閤の差が予め選択された値に等しいと
停止される。
第４図を参照すると、そこにはこれらのコンポーネント
により発生された信号の詳細なタイミングが図解される
。第４図（かつまた第３図）において、信号上の添字Ｔ
は、その信号がトランスミッタ入力において生ずること
を示し、−力信号上の添字Ｒは、その信号がレシーバ出
力において生ずることを示す、たとえば、記号ＤＴは、
トランスミッタ４４の入力におけるデータ信号を示し、
かつ記号り、は、レシーバ５２の出力辷おけるデータ信
号を示す。
により発生された信号の詳細なタイミングが図解される
。第４図（かつまた第３図）において、信号上の添字Ｔ
は、その信号がトランスミッタ入力において生ずること
を示し、−力信号上の添字Ｒは、その信号がレシーバ出
力において生ずることを示す、たとえば、記号ＤＴは、
トランスミッタ４４の入力におけるデータ信号を示し、
かつ記号り、は、レシーバ５２の出力辷おけるデータ信
号を示す。
まず第４図において、トランスミッタで発生されたＧＯ
信号はローであり、データワードが伝送されるべきでな
いことを示す。これは、瞬間の時間ｔ１において示され
る。またこの最初の状■において、′受信キューは空で
あり、リングカウンタ４６ｄおよび４６６の両方はリセ
ットされ、かつフリップフロップ４（３ｃのＱ側はｌ＼
イである。
信号はローであり、データワードが伝送されるべきでな
いことを示す。これは、瞬間の時間ｔ１において示され
る。またこの最初の状■において、′受信キューは空で
あり、リングカウンタ４６ｄおよび４６６の両方はリセ
ットされ、かつフリップフロップ４（３ｃのＱ側はｌ＼
イである。
この後、データ伝送が、信号ＧＯが）＼イに進むことに
よって開始される。このローからＡイへの移り変わりは
、隣国の時１１ｔ’２で説明されるようにクロック信号
ＧＫの立上がり端縁と同期する。
よって開始される。このローからＡイへの移り変わりは
、隣国の時１１ｔ’２で説明されるようにクロック信号
ＧＫの立上がり端縁と同期する。
対照的に、伝送されるべきデータワードＤ＋＆ｔ。
クロック信＠ＣＫの立下がり端縁と同期して与えられ、
かつ伝送されるべき第２のワードＡは、信号ＧＯの自−
からハイへの移り変わりの前に２分の１クロック周期が
与えられる。
かつ伝送されるべき第２のワードＡは、信号ＧＯの自−
からハイへの移り変わりの前に２分の１クロック周期が
与えられる。
データ信号Ｄ１は、クロック信号ＧＫの立上がり端縁で
レジスタ４１内にラッチされる。このように、トランス
ミッタ４３の入力におけるデータ信＠ＤＴは（データ信
＠ＤＩから２分の１クロック隅期遡らされる。この遅延
は、伝送されたデータ信号Ｄ・Ｔの中央に書込みストロ
ーブＷ Ｓ Ｔの立下がり端縁を位隨させる。そして、
書込ストローブの立下がり端縁は、データをキュー５１
内ヘロードするために用いられるから、スキューのほぼ
２分の１周期が、トランスミッタ、バスおよびレシーバ
において生ずるようにされる。
レジスタ４１内にラッチされる。このように、トランス
ミッタ４３の入力におけるデータ信＠ＤＴは（データ信
＠ＤＩから２分の１クロック隅期遡らされる。この遅延
は、伝送されたデータ信号Ｄ・Ｔの中央に書込みストロ
ーブＷ Ｓ Ｔの立下がり端縁を位隨させる。そして、
書込ストローブの立下がり端縁は、データをキュー５１
内ヘロードするために用いられるから、スキューのほぼ
２分の１周期が、トランスミッタ、バスおよびレシーバ
において生ずるようにされる。
受信＠獣に送られる各書込ストローブＷ ８ 丁もまた
、１ステージだけリングカウンタ４６ｄをシフトするた
めに送信ｉｕｔにおいて用いられる。これは、Ｃ０ＵＮ
Ｔと表示された波形により第４図において示される。波
形Ｃ０ＬＩＳＴは、リングカウンタ４６ｄが受信した書
込ストローブの数から、リングカウンタ４６ｅが受信し
た応答ストローブ゛ の数を差引いたものである。この
ように、瞬間の時■ｔ３において、Ｃ０ＬＩＮＴは、デ
ータワード八に伴う書込ストローブの立下がり端縁に応
答してＯから１に進み、瞬間め時間ｔ４にお（Ｘで、Ｃ
０ＵＮＴは、データワードＢに伴う書込ストロ−季 ブの立下がり端縁に応答して１から２に進む：以下同様
である。
、１ステージだけリングカウンタ４６ｄをシフトするた
めに送信ｉｕｔにおいて用いられる。これは、Ｃ０ＵＮ
Ｔと表示された波形により第４図において示される。波
形Ｃ０ＬＩＳＴは、リングカウンタ４６ｄが受信した書
込ストローブの数から、リングカウンタ４６ｅが受信し
た応答ストローブ゛ の数を差引いたものである。この
ように、瞬間の時■ｔ３において、Ｃ０ＬＩＮＴは、デ
ータワード八に伴う書込ストローブの立下がり端縁に応
答してＯから１に進み、瞬間め時間ｔ４にお（Ｘで、Ｃ
０ＵＮＴは、データワードＢに伴う書込ストロ−季 ブの立下がり端縁に応答して１から２に進む：以下同様
である。
信号ＤＴおよびＷ Ｓ ｒが、そのそれぞねのトランス
ミッタを介して進み、かつバス３３に沿って進み、さら
にそれらのそれぞれのレシーノ〜を介して進んだ後、そ
れらは、信＠ＤよおよびＷ ８ 丁を発生する。このこ
とは、クロックの期間Ｃによりも大きな時間期間ΔＴの
閤に生じる。このように、トランスミッタ、バスおよび
レシーノ〜を介する遅延は、ワードがバス上を伝送され
る最大速度を制限しない。
ミッタを介して進み、かつバス３３に沿って進み、さら
にそれらのそれぞれのレシーノ〜を介して進んだ後、そ
れらは、信＠ＤよおよびＷ ８ 丁を発生する。このこ
とは、クロックの期間Ｃによりも大きな時間期間ΔＴの
閤に生じる。このように、トランスミッタ、バスおよび
レシーノ〜を介する遅延は、ワードがバス上を伝送され
る最大速度を制限しない。
実際に、第４図に示されるように、２つのクロックは、
詩調期関ΔＴ内に生ずる。このように、１つのワードが
、送信装置におけるトランスミッタ入力にありながら、
その同じ隣国の時間にお蚤１て異なるワードが、受信装
置におけるレジ−ｔ＜ｔｈ力にある。もちろん、その時
−期間ΔＴは、必ずしも２つのクロック周期の長さであ
る必要はなく、かつ任意の長さであってよい。
詩調期関ΔＴ内に生ずる。このように、１つのワードが
、送信装置におけるトランスミッタ入力にありながら、
その同じ隣国の時間にお蚤１て異なるワードが、受信装
置におけるレジ−ｔ＜ｔｈ力にある。もちろん、その時
−期間ΔＴは、必ずしも２つのクロック周期の長さであ
る必要はなく、かつ任意の長さであってよい。
受信装置において、データワードＤａは、ストローブ信
号ｖｙｓよの立下がり端縁でキュー５１内（ロードされ
る。このように、第４図に示されるように１．ワードＡ
は、瞬間の時間【５においてキュー５１内ヘロードされ
；ワード８は、瞬間の時１１ｔ６においてキュー５１内
ヘロードされる：以下ｌ！ＩＩである。また第４図にお
いて、５ＴＯＲＥＤ ＷＯＲＤＳと表示された波形は
、キューにおけるワードの合計数を示す。
号ｖｙｓよの立下がり端縁でキュー５１内（ロードされ
る。このように、第４図に示されるように１．ワードＡ
は、瞬間の時間【５においてキュー５１内ヘロードされ
；ワード８は、瞬間の時１１ｔ６においてキュー５１内
ヘロードされる：以下ｌ！ＩＩである。また第４図にお
いて、５ＴＯＲＥＤ ＷＯＲＤＳと表示された波形は
、キューにおけるワードの合計数を示す。
ワードがキュー５１にロードされた後、信＠「は、ロー
に進み、そのキューが空でないことを示す。′この信号
は、受信装置によりモニタさ゛れて、゛データが゛その
キューから取出され得・るときを判断する。その後、ワ
ードが除去される）、受信装置は、応答ストローブＲ８
’Ｔを送信装置に送り戻す。
に進み、そのキューが空でないことを示す。′この信号
は、受信装置によりモニタさ゛れて、゛データが゛その
キューから取出され得・るときを判断する。その後、ワ
ードが除去される）、受信装置は、応答ストローブＲ８
’Ｔを送信装置に送り戻す。
第４図において、信号ＲＳ ｔは、゛それぞれ瞬間の時
間【７Ｉ３よびｔ８においてワードＡおよび８に対して
生ずる。そして、これらの瞬間の時■において、ワード
Ａお、よび８は、もはやキューにはなく、５ＴＯＲＥＤ
、ＷＯＲ，ＤＳと１示さｈた波、形における数が図
示、されるように減分される。それから、時間期間Δ丁
の俵、信号Ｒ８Ｉが、送信装置において生ずる。そして
、その信号がリングカウンタ４６ｅをシフ１トし、それ
は順次、ｃｏＵＮＴ波形における数を瞬間の時１１ｔ９
およびｔｌｏにおいて示されるように減分する。
間【７Ｉ３よびｔ８においてワードＡおよび８に対して
生ずる。そして、これらの瞬間の時■において、ワード
Ａお、よび８は、もはやキューにはなく、５ＴＯＲＥＤ
、ＷＯＲ，ＤＳと１示さｈた波、形における数が図
示、されるように減分される。それから、時間期間Δ丁
の俵、信号Ｒ８Ｉが、送信装置において生ずる。そして
、その信号がリングカウンタ４６ｅをシフ１トし、それ
は順次、ｃｏＵＮＴ波形における数を瞬間の時１１ｔ９
およびｔｌｏにおいて示されるように減分する。
瞬間の時間ｔ９の前に、Ｃ０ＵＮＴ信号は６に増分され
た。この数は、受信装置から第１の応答ストローブな受
信する前に送信装置により送られたワードの合計数を示
す。それから、瞬■の時−１９における第１の応答スト
ローブの受信に、―づいて、Ｃ０ＵＮＴは、６から５に
減分される。その優、送信装置がワードを送り続けかつ
受信装置がそのキューからワードを除去し続ける限りは
、そのＣ０ＵＮＴは、交互に、６に増分されかつ５に減
分され続ける。
た。この数は、受信装置から第１の応答ストローブな受
信する前に送信装置により送られたワードの合計数を示
す。それから、瞬■の時−１９における第１の応答スト
ローブの受信に、―づいて、Ｃ０ＵＮＴは、６から５に
減分される。その優、送信装置がワードを送り続けかつ
受信装置がそのキューからワードを除去し続ける限りは
、そのＣ０ＵＮＴは、交互に、６に増分されかつ５に減
分され続ける。
しかしながら、受信装置が、そのキューからワードを除
去することを一時的に停止したと仮定する。これは、第
４図において、瞬間の時間ｔ１１およびｔ１２の閣で生
ずるように図示されている。
去することを一時的に停止したと仮定する。これは、第
４図において、瞬間の時間ｔ１１およびｔ１２の閣で生
ずるように図示されている。
この場合、Ｃ０ＵＮＴ信号は、信号ＷＳＴにより増分さ
れ、しかしそれを減分するＲ Ｓ を信号はない、この
ように、Ｃ０ＵＮＴ信号は、瞬間の時間ｔ１３に・おい
て５から６へ増分し、瞬間の時間ｔ１４において６から
７へ増分し、かっ瞬間の時間ｔ１５において７から８へ
増分する。
れ、しかしそれを減分するＲ Ｓ を信号はない、この
ように、Ｃ０ＵＮＴ信号は、瞬間の時間ｔ１３に・おい
て５から６へ増分し、瞬間の時間ｔ１４において６から
７へ増分し、かっ瞬間の時間ｔ１５において７から８へ
増分する。
この増分畔、コンパレータ４６ｆが、Ｃ０ＵＮＴ信号が
７であることを検出するまで続けられる。
７であることを検出するまで続けられる。
そのことが生ずると、コンパレータ４６ｆは、ＡＮＤゲ
ート４６ａおよび４６ｂにハイ信号を送る。
ート４６ａおよび４６ｂにハイ信号を送る。
それは順次、信号５ＴＯＰもまたハイであるから、フリ
ップ７０ツブ４６０のセット入力においてハイの信号を
生ずる。このように、フリップ７０ツ゛ プ４６ｃは
、クロック信号の次の立下がり端縁でセットされ、それ
は瞬間の時間ｔ１５で生ずる。
ップ７０ツブ４６０のセット入力においてハイの信号を
生ずる。このように、フリップ７０ツ゛ プ４６ｃは
、クロック信号の次の立下がり端縁でセットされ、それ
は瞬間の時間ｔ１５で生ずる。
フリップフロップ４６ｃがセットされた状態で、さらに
他の書込ストローブ信＠ Ｗ Ｓ Ｔが、信＠５ＴＯＰ
ＳＡＮＤゲート４４への入力であるから、禁止される。
他の書込ストローブ信＠ Ｗ Ｓ Ｔが、信＠５ＴＯＰ
ＳＡＮＤゲート４４への入力であるから、禁止される。
この禁止動作は、付加的なワードが送られるのを防止し
、それは順次、受信装置におけるキューがオーバロード
されるのを防止する。
、それは順次、受信装置におけるキューがオーバロード
されるのを防止する。
このオーバロード条件が、最後のワードを受信装置に実
際に送りかつそこからの応答を持つ必要なく、送信＠−
において検出されるということを理解することは重要で
ある。第４図から、（送られた最後のワードである）ワ
ードＬは、送信装置が、満たされたキューの条件を検出
゛した後、２つのクロック周期を生ずる瞬間の時間【１
６までに、受信装置のキュー内へロードさえされていな
いということが注目される。もし、その最後のワードの
応答が必要とされるならば、伝送の速度は、上述したよ
うに、１つのワードを送りかつ対応する応答を受ける時
間が、４クロック周期を越えるので、非常に減じられな
ければならないであろう。
際に送りかつそこからの応答を持つ必要なく、送信＠−
において検出されるということを理解することは重要で
ある。第４図から、（送られた最後のワードである）ワ
ードＬは、送信装置が、満たされたキューの条件を検出
゛した後、２つのクロック周期を生ずる瞬間の時間【１
６までに、受信装置のキュー内へロードさえされていな
いということが注目される。もし、その最後のワードの
応答が必要とされるならば、伝送の速度は、上述したよ
うに、１つのワードを送りかつ対応する応答を受ける時
間が、４クロック周期を越えるので、非常に減じられな
ければならないであろう。
さらに他のワードの伝送は、受信装置が、そのキューか
らワードを再び取り始めるまで禁止され′る。これは、
第４図において瞬間の時間ｔ２０で生ずるように示され
ている。ここでは、受信装置は、そのキューにおけるワ
ードの数を、８から７に減じ、かつ応答ストローブを送
信装置に゛送り戻す。
らワードを再び取り始めるまで禁止され′る。これは、
第４図において瞬間の時間ｔ２０で生ずるように示され
ている。ここでは、受信装置は、そのキューにおけるワ
ードの数を、８から７に減じ、かつ応答ストローブを送
信装置に゛送り戻す。
Δ■の時間の遅延の後、その応答ストローブは、信号Ｒ
８１１として送信装置に到達する。これは、瞬間の時１
１ｔ２１において生ずるように示される。
８１１として送信装置に到達する。これは、瞬間の時１
１ｔ２１において生ずるように示される。
それから、信号Ｒ８，に応答して、制御回路４６のＣ０
ＵＮＴは、８から７に減分される。
ＵＮＴは、８から７に減分される。
７のＣ０ＬＩＮＴは、ＡＮＤゲート４６ａおよび４６ｂ
上にハイ信号を発生するコンパレータ４６ｆにより検出
される。そして、信号５ＴＯＰもまたハイであり、フリ
ップ７０ツブ４６ｃへのリセット入力は、、能動化され
る。したがって、信号５ＴＯＰは、クロック信号の次の
ローからハイへの移り変わりでハイに進む。これは、瞬
間の時間ｔ２２において生ずるように図示されている。
上にハイ信号を発生するコンパレータ４６ｆにより検出
される。そして、信号５ＴＯＰもまたハイであり、フリ
ップ７０ツブ４６ｃへのリセット入力は、、能動化され
る。したがって、信号５ＴＯＰは、クロック信号の次の
ローからハイへの移り変わりでハイに進む。これは、瞬
間の時間ｔ２２において生ずるように図示されている。
信号５ＴＯＰがハイであると、さらに他の書込ストロー
ブが、ＡＮＤゲート４４を介して進むようにされる。こ
のように、瞬間の時１１ｔ２３て始ま□す、付加的な書
込ストローブおよびデータワードが、受信装置へ送信装
置により送られる。時−間隔６丁の後゛、瞬間の時間ｔ
２３で送られたワードは、受信装置におけるキュー５１
内八０−ドされる。これは、瞬間の時［１ｔ２４で生ず
る。
ブが、ＡＮＤゲート４４を介して進むようにされる。こ
のように、瞬間の時１１ｔ２３て始ま□す、付加的な書
込ストローブおよびデータワードが、受信装置へ送信装
置により送られる。時−間隔６丁の後゛、瞬間の時間ｔ
２３で送られたワードは、受信装置におけるキュー５１
内八０−ドされる。これは、瞬間の時［１ｔ２４で生ず
る。
このように、ｔ２４において、キュー５１におけるワー
ドの数は、１だけ増分される。たとえ、受信＠胃が、ｔ
２０よりキュー５１からワードを連続して除去していて
も、キューは決して、ｔ２４の前には空にはならない。
ドの数は、１だけ増分される。たとえ、受信＠胃が、ｔ
２０よりキュー５１からワードを連続して除去していて
も、キューは決して、ｔ２４の前には空にはならない。
このように、受ｌ！装習の動作は、そのキューからの１
つのワードの除去とその空いたところを満たすためのも
う１つのワードの送信との閏の比較的長い運−によりは
影響されない。
つのワードの除去とその空いたところを満たすためのも
う１つのワードの送信との閏の比較的長い運−によりは
影響されない。
送信装置が送るためのワードを有していないとき生ずる
シーケンスを、今考察する。これけ、ワードＰの優縁と
同期してローに進む信＠ＧＯにより示される。これは、
第４図において瞬−の時■ｔ２５で生ずるように示され
ている。信＠ＧＯが０−にあると、さらに他の書込ス゛
トロープが、ＡＮＤゲート４４により禁止される。
シーケンスを、今考察する。これけ、ワードＰの優縁と
同期してローに進む信＠ＧＯにより示される。これは、
第４図において瞬−の時■ｔ２５で生ずるように示され
ている。信＠ＧＯが０−にあると、さらに他の書込ス゛
トロープが、ＡＮＤゲート４４により禁止される。
八Ｔの遅延の後、最後のワード（すなわち第４図におけ
るワードＰ）に対応する書込ストローブが、受信＠胃に
おいて受信される。これは、瞬間の時間ｔ２６で生ずる
。この俵、その受信＊Ｗは、そのキュ・−が空になるま
でその入力キュー５１からワードを除去し続ける。空の
キューはそれから、信号Ｅがハイに進むことによって受
信装置に示される。これは、第４図において瞬間の時間
ｔ２７で図示される。
るワードＰ）に対応する書込ストローブが、受信＠胃に
おいて受信される。これは、瞬間の時間ｔ２６で生ずる
。この俵、その受信＊Ｗは、そのキュ・−が空になるま
でその入力キュー５１からワードを除去し続ける。空の
キューはそれから、信号Ｅがハイに進むことによって受
信装置に示される。これは、第４図において瞬間の時間
ｔ２７で図示される。
それから６丁の時間遅延の後、最後の応答ストローブは
、送信装置において受信される。この応答ストローブに
より、Ｃ０ＵＮＴ信号は、１から０に減分される。これ
は、瞬■の時間ｔ２８で生ずるように図示される。そし
てその時点で、送信装置および受信装置の両方は、その
初期の状態に戻る。
、送信装置において受信される。この応答ストローブに
より、Ｃ０ＵＮＴ信号は、１から０に減分される。これ
は、瞬■の時間ｔ２８で生ずるように図示される。そし
てその時点で、送信装置および受信装置の両方は、その
初期の状態に戻る。
この発明の１つの好ましい実施例が、今詳細に説明され
た。しかしながら、さらに多くの変更および修正が、こ
の発明の本質および精神から逸脱することなく上述の詳
細に対してなされ得る。たとえば、キュー５１のワード
の数およびリングカウンタ４６ｄおよび４６８のステー
ジの数は、８に等しくある必要はなり、シかしその変わ
りにそれらは、２よりも大きな任意の数Ｎであり得る。
た。しかしながら、さらに多くの変更および修正が、こ
の発明の本質および精神から逸脱することなく上述の詳
細に対してなされ得る。たとえば、キュー５１のワード
の数およびリングカウンタ４６ｄおよび４６８のステー
ジの数は、８に等しくある必要はなり、シかしその変わ
りにそれらは、２よりも大きな任意の数Ｎであり得る。
好ましくは、ワードが受信装置に送られる最大速度で割
ったＮが、１つのワードを受信装置に送りかつ送信ＶＲ
ｗにおいてその対応する応答ストローブを受けるために
必要な最小時開よりも大きく選択される。言い換えれば
、第４図を参′照して、書込ストローブの周波数で割っ
たＮは好ましくは、瞬間の時１１ｔ’３およびｔ９の関
の時間期間よりも大きい、このことは、そのシステムが
、その送信装置が２その最大速度でワードを送る状態に
到達する一方で、その受信装置がその最大速度でキュー
からワードを同時に除去することができることを確実に
する。このように、いずれの’ＩＩＩも、別の装置を持
つために停止する必要がない。
ったＮが、１つのワードを受信装置に送りかつ送信ＶＲ
ｗにおいてその対応する応答ストローブを受けるために
必要な最小時開よりも大きく選択される。言い換えれば
、第４図を参′照して、書込ストローブの周波数で割っ
たＮは好ましくは、瞬間の時１１ｔ’３およびｔ９の関
の時間期間よりも大きい、このことは、そのシステムが
、その送信装置が２その最大速度でワードを送る状態に
到達する一方で、その受信装置がその最大速度でキュー
からワードを同時に除去することができることを確実に
する。このように、いずれの’ＩＩＩも、別の装置を持
つために停止する必要がない。
別の変更例として、送信装置におけるコンポ−ネントの
すべては、受信装置に組込んでもよく、またその逆でも
よい、それから、１つの時間開隔の間に、＠１Ｆ３１は
、装置３２にワードを送り得、その一方で別の時間開隔
の間に、装置３２が装置３１にワードを送り得る。この
ことは、対応するレシーバを有する各バストランスミッ
タおよび対応するトランスミッタを有する各パスレシー
バを図示して第３１！ｌに示される。
すべては、受信装置に組込んでもよく、またその逆でも
よい、それから、１つの時間開隔の間に、＠１Ｆ３１は
、装置３２にワードを送り得、その一方で別の時間開隔
の間に、装置３２が装置３１にワードを送り得る。この
ことは、対応するレシーバを有する各バストランスミッ
タおよび対応するトランスミッタを有する各パスレシー
バを図示して第３１！ｌに示される。
両方の装置が、送信および受信能力を有するように構成
されると、ワードを送るために用いられる論理のいくつ
かは、ワードを受けるために用いられる論理と共用する
ことができる。これに、リングカウンタ４６ｄおよび４
６ｅが、キュー５１の一部として構成されている第５図
において図示される。
されると、ワードを送るために用いられる論理のいくつ
かは、ワードを受けるために用いられる論理と共用する
ことができる。これに、リングカウンタ４６ｄおよび４
６ｅが、キュー５１の一部として構成されている第５図
において図示される。
第５１１Ｉのキューにおいて、８個のレジスタが、８ワ
ードのデータを記憶するために設けられるが、しかし簡
略化のために、これらのレジスタの１番目のもの６０１
だけが図示される。ＡＮＤゲート６１１が、各レジスタ
に関連する。それは、データをレジスタ６０１内にクロ
ックし、かつそのＡＮＤゲートへの人力は、リングカウ
ンタ４６ｄのためのクロックでありかつそのリングカウ
ンタからの選択された出力である。
ードのデータを記憶するために設けられるが、しかし簡
略化のために、これらのレジスタの１番目のもの６０１
だけが図示される。ＡＮＤゲート６１１が、各レジスタ
に関連する。それは、データをレジスタ６０１内にクロ
ックし、かつそのＡＮＤゲートへの人力は、リングカウ
ンタ４６ｄのためのクロックでありかつそのリングカウ
ンタからの選択された出力である。
論理ゲート６２．６３および６４ば、送信モードで信号
ＷＳｒがリングカウンタのクロックを形成し、それに対
し受信モードで信号ＷＳ、がリングカウンタのクロック
を形成するようなリングカウンタ４６ｄのためのクロッ
クを発生する。これは、第ｊａｌおよび第４図の上述し
た説明と一致する。
ＷＳｒがリングカウンタのクロックを形成し、それに対
し受信モードで信号ＷＳ、がリングカウンタのクロック
を形成するようなリングカウンタ４６ｄのためのクロッ
クを発生する。これは、第ｊａｌおよび第４図の上述し
た説明と一致する。
また、複数のＷＩＲＥ−ＯＲゲート６５１は、各レジス
タ６０１と関連する。それぞれのゲートが、各レジスタ
における各ビットごとに存在する。
タ６０１と関連する。それぞれのゲートが、各レジスタ
における各ビットごとに存在する。
そして、８個のすべてのそのレジスタの対応するビット
の出力は、参照番号６６により示されるようにキューの
データ出力信号Ｄａｅ形成するためにともにＷ・ＩＲＥ
−ＯＲゲート処理される。
の出力は、参照番号６６により示されるようにキューの
データ出力信号Ｄａｅ形成するためにともにＷ・ＩＲＥ
−ＯＲゲート処理される。
成るレジスタ６０ｉのためのすべてのゲート６５１は、
リングカウンタ４６ｅの選択された出力により能動化さ
れる。リングカウンタ４６ｅのためのクロック信号は、
書込モードにおいてリングカウンタ４６ｅが信号Ｒ８置
によりクロックされ、それに対し受信モードにおいてリ
ングカウンタ４６ｅが信＠ ＲＳ ｔによりクロックさ
れるように、論理ゲート６７．６８および６９により発
生される。−再び・、これは第３図および第４図と一致
する。
リングカウンタ４６ｅの選択された出力により能動化さ
れる。リングカウンタ４６ｅのためのクロック信号は、
書込モードにおいてリングカウンタ４６ｅが信号Ｒ８置
によりクロックされ、それに対し受信モードにおいてリ
ングカウンタ４６ｅが信＠ ＲＳ ｔによりクロックさ
れるように、論理ゲート６７．６８および６９により発
生される。−再び・、これは第３図および第４図と一致
する。
第１Ａ図は、ディジタルワードをバス上で送るための１
つの先行技術の入力／出力インターフェイスの論理図で
ある。 第１８図は、第１１ｍの入力／出力インターフェイスの
動作を説明するタイミング図である。 第２Ａ図は、ディジタルワードをバス上で送るための別
の先行技術の入カ／出カインｉ−７エイ′ スの論理
図である。 第２Ｂ図は、第２Ａの入力／出力インターフェイスの動
作を説明するタイミング図である。 第３ＩＩＩは、この発明の１つの好ましい実施例に謬っ
て構成されたディ楚タルシステムの入カ／出カサーキッ
トリの論理図である。 第４図は、第３図のシステムの動作を説明するタイミン
グ図である。 第５図は、第３図のシステムにおけるキューおよびリン
グカウンタのための１つの好ましい実施例の論理図であ
る。 図において、３１は送信装置、３２は受信装置、３３は
バス、４１はレジスタ、４２はインバータ、４３．４５
．５４はトランスミッタ、５２．５３゜４７はレシーバ
、４６はＩＩＩＩＩ＠路、５１＆ｔキユー１．６０はレ
ジスタ、４４．６１．６２，６３．６４゜６５．６７．
６８．６９は論理ゲートを示す。 特許出願人 パロース・コーポレーション手続補正書（
方式） 昭和５７年７月２２日 特許庁長官殿 １、事件の表示 昭和５７年特許願第 １０４３８６ 号２、発明の名
称 ディジタルシステム ３、補正をする者 事件との関係−特許出願人 住 所 アメリカ合衆国、ミシガン州、デトロイトバ
ロース・ブレイス （番地なし） 名 称 バロース・コーポレーション代表者 ウオ
ルター・ジエイ・ウィリアムス４、代理人 住 所 大阪市裏区天神Ｉ２丁目３番９号 八千代第一
ピル電話 大阪（０６）３５１−６２３９ （代）図面 ７、補正の内容 濃墨で摸いた図面を別紙のとおり、なお、内容について
の変更はない。 以上
つの先行技術の入力／出力インターフェイスの論理図で
ある。 第１８図は、第１１ｍの入力／出力インターフェイスの
動作を説明するタイミング図である。 第２Ａ図は、ディジタルワードをバス上で送るための別
の先行技術の入カ／出カインｉ−７エイ′ スの論理
図である。 第２Ｂ図は、第２Ａの入力／出力インターフェイスの動
作を説明するタイミング図である。 第３ＩＩＩは、この発明の１つの好ましい実施例に謬っ
て構成されたディ楚タルシステムの入カ／出カサーキッ
トリの論理図である。 第４図は、第３図のシステムの動作を説明するタイミン
グ図である。 第５図は、第３図のシステムにおけるキューおよびリン
グカウンタのための１つの好ましい実施例の論理図であ
る。 図において、３１は送信装置、３２は受信装置、３３は
バス、４１はレジスタ、４２はインバータ、４３．４５
．５４はトランスミッタ、５２．５３゜４７はレシーバ
、４６はＩＩＩＩＩ＠路、５１＆ｔキユー１．６０はレ
ジスタ、４４．６１．６２，６３．６４゜６５．６７．
６８．６９は論理ゲートを示す。 特許出願人 パロース・コーポレーション手続補正書（
方式） 昭和５７年７月２２日 特許庁長官殿 １、事件の表示 昭和５７年特許願第 １０４３８６ 号２、発明の名
称 ディジタルシステム ３、補正をする者 事件との関係−特許出願人 住 所 アメリカ合衆国、ミシガン州、デトロイトバ
ロース・ブレイス （番地なし） 名 称 バロース・コーポレーション代表者 ウオ
ルター・ジエイ・ウィリアムス４、代理人 住 所 大阪市裏区天神Ｉ２丁目３番９号 八千代第一
ピル電話 大阪（０６）３５１−６２３９ （代）図面 ７、補正の内容 濃墨で摸いた図面を別紙のとおり、なお、内容について
の変更はない。 以上
Claims (11)
- （１） ディジタルバスと、前記バスに接続され前記バ
スを介してディジタルワードを送る送信手段と、・前記
送信手段から開隔を隔てられて前記バスに接続され前記
送られたワードを受ける受信手段とを−えるディジタル
システムであって、前記受信手段は、前記送信手段から
の多数のワードを一時的に記Ｉするためのストレージ手
段を含み、かつワードが前記ストレージ手段から除去さ
れるときはいつでも前記送信手段に応答信号を送るため
の手段をさらに含み、 前記送信手段は、前記受信手段に送られたワードの数か
ら前記受信手段からの応答信号の数を差引いたものが、
予め定められた数に等しいときはいつでも、前記バスを
介して前記ワードを送るのを禁止するための制御手段を
備える、ディジタルシステム。 - （２） 前記送信手段が前記受信手段にワードを送る最
大速度で、前記ストレージ手段が一時的に記憶すること
ができφワードの数を割ったものが、前記送信手段から
一記受信手段へ１つのワードを送るのに必要で、かつ前
記１つのワードが前記受信手段における前記ストレージ
手段から除去されたことを示す前記応答信号を前記送信
手段において受けるのに必要な最小＊ｍよりも大きい、
特許請求の範囲第１項記載のシステム。 - （３） 前記送信手段および前記受信手段は、同じ瞬間
に別のワードが前記受信手段における前記バス上にある
国に前記送信手段における前記バス上に１つのワードが
あるようにすることができる距離だけ前記バス上に開隔
を隔てられて位置される、特許請求の範囲第１項記載の
システム。 - （４） 前記制御手段は１、前記送信手段により送られ
たワードの数をカウントする第１のリングカウンタ手段
と、前記受信手段からの応答信号の数をカウントする第
２のリングカウンタ手段とを備える、特許請求の範囲第
１項記載のシステム。 - （５） 前記応答信号は、パルスである、特許請求の範
囲第１項記載のシステム。 - （６） 前記ストレージ手段は、先入れ先出しキューで
ある、特許請求の範囲第１項記載のシステム。 - （７） 前記送信手段は、成る速度で前記バス上でワー
ドを送り、かつ前記受信手段は、前記ストレージ手段か
らのワードを除去し、かつ少なくとも前記成る速度でそ
のことを示す前記応答信号を送る、特許請求の範囲第１
項記載のシステム。 - （８） 前記送信手段は、成る速度で前記バス上でワー
ドを送り、かつ前記受信手段は、前記ストレージ手段か
らのワードを除去し、かつ前記成る速度以下でそのこと
を示す前記応答信号を送る、・ 特許請求の範囲第１項
記載のシステム。 - （９） 前記送信手段からの前記ワードと前記受信手段
からの前記応答信号とは、相互に非同期して前記バス上
を送られる、特許請求の範囲第１項記載のシステム。 - （１０） ディジタルシステムにおいて用いるための送
信装置であって、□バスを介１してディジタルワードを
送るための出力を′有し、：前記送信装置は、前記送信
装置が前記バ、スにワードを送っている間前記バスから
応答信号を受けるための手段と、前記単信装置により送
られたワードの数をカウントしかつそこから前記バスか
ら受けた応答信号の数を減算するカウント手段と、前記
カウントおよび減算の結果が、予め定められた数を越え
ると前記ワードの送信を停止するための禁止手段とを備
える、送信Ｖ７１胃。 - （１１） ディジタルシステムにおいて用いられるため
の受信装置であって、バスからディジタルワードを受け
るための入力と、複数の前記受信されたワードを一時的
に記憶するためのストレージ手段と、受信されたワード
が前記ストレージ手段から除去されるときはいつでも前
記バスに応答信号を送る手段とを慟える、受信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US293494 | 1981-08-17 | ||
| US06/293,494 US4433391A (en) | 1981-08-17 | 1981-08-17 | Buffered handshake bus with transmission and response counters for avoiding receiver overflow |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831432A true JPS5831432A (ja) | 1983-02-24 |
Family
ID=23129317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57104386A Pending JPS5831432A (ja) | 1981-08-17 | 1982-06-15 | デイジタルシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4433391A (ja) |
| EP (1) | EP0072614B1 (ja) |
| JP (1) | JPS5831432A (ja) |
| DE (1) | DE3276454D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540844A (en) * | 1978-09-14 | 1980-03-22 | Sumitomo Chemical Co | Fire retardant packing composition for rag |
| JPS61121151A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | デ−タ転送制御方式 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4669044A (en) * | 1984-07-02 | 1987-05-26 | Ncr Corporation | High speed data transmission system |
| GB2180126B (en) * | 1985-09-03 | 1989-08-31 | Plessey Co Plc | Inter-bus system |
| JPH0268644A (ja) * | 1988-09-02 | 1990-03-08 | Matsushita Electric Ind Co Ltd | データ転送コントロール回路 |
| US4995056A (en) * | 1989-01-13 | 1991-02-19 | International Business Machines Corporation | System and method for data communications |
| US5195184A (en) * | 1989-12-15 | 1993-03-16 | Ncr Corporation | Method and system for high speed data transfer |
| US5410652A (en) * | 1990-09-28 | 1995-04-25 | Texas Instruments, Incorporated | Data communication control by arbitrating for a data transfer control token with facilities for halting a data transfer by maintaining possession of the token |
| JP2752522B2 (ja) * | 1990-12-20 | 1998-05-18 | 富士通株式会社 | 広帯域ｉｓｄｎにおけるフロー制御方式 |
| US5602537A (en) * | 1994-05-13 | 1997-02-11 | Zilog, Inc. | Technique for eliminating data transmit memory underruns |
| GB2318194B (en) * | 1996-10-08 | 2000-12-27 | Advanced Risc Mach Ltd | Asynchronous data processing apparatus |
| JP3626741B2 (ja) * | 2002-04-16 | 2005-03-09 | オリオン電機株式会社 | データ転送システム |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4047157A (en) * | 1974-02-01 | 1977-09-06 | Digital Equipment Corporation | Secondary storage facility for data processing |
| JPS6055848B2 (ja) * | 1975-10-15 | 1985-12-06 | 株式会社東芝 | 情報処理装置 |
| SE399773B (sv) * | 1977-03-01 | 1978-02-27 | Ellemtel Utvecklings Ab | Adress- och avbrottsignalgenerator |
| US4156796A (en) * | 1977-11-29 | 1979-05-29 | International Business Machines Corporation | Programmable data processing communications multiplexer |
| US4228500A (en) * | 1978-03-27 | 1980-10-14 | Honeywell Information Systems Inc. | Command stacking apparatus for use in a memory controller |
| US4187394A (en) * | 1978-04-25 | 1980-02-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High-speed data link for moderate distances and noisy environments |
| US4258418A (en) * | 1978-12-28 | 1981-03-24 | International Business Machines Corporation | Variable capacity data buffer system |
| US4298954A (en) * | 1979-04-30 | 1981-11-03 | International Business Machines Corporation | Alternating data buffers when one buffer is empty and another buffer is variably full of data |
| US4296477A (en) * | 1979-11-19 | 1981-10-20 | Control Data Corporation | Register device for transmission of data having two data ranks one of which receives data only when the other is full |
| US4353128A (en) * | 1980-06-19 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Synchronous/asynchronous data communication arrangement |
| US4342995A (en) * | 1980-09-15 | 1982-08-03 | Burroughs Corporation | Data network employing a single transmission bus for overlapping data transmission and acknowledgment signals |
| US4378594A (en) * | 1980-10-24 | 1983-03-29 | Ncr Corporation | High speed to low speed data buffering means |
-
1981
- 1981-08-17 US US06/293,494 patent/US4433391A/en not_active Expired - Lifetime
-
1982
- 1982-06-15 JP JP57104386A patent/JPS5831432A/ja active Pending
- 1982-07-01 EP EP82303446A patent/EP0072614B1/en not_active Expired
- 1982-07-01 DE DE8282303446T patent/DE3276454D1/de not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540844A (en) * | 1978-09-14 | 1980-03-22 | Sumitomo Chemical Co | Fire retardant packing composition for rag |
| JPS61121151A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | デ−タ転送制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0072614A3 (en) | 1985-03-27 |
| DE3276454D1 (en) | 1987-07-02 |
| US4433391A (en) | 1984-02-21 |
| EP0072614B1 (en) | 1987-05-27 |
| EP0072614A2 (en) | 1983-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1124887A (en) | Variable capacity data buffer system | |
| JPS5831432A (ja) | デイジタルシステム | |
| US4873703A (en) | Synchronizing system | |
| US4554659A (en) | Data communication network | |
| US5555524A (en) | Semi-synchronous dual port FIFO | |
| US5931926A (en) | Method and apparatus for dynamically calculating degrees of fullness of a synchronous FIFO | |
| US5524270A (en) | System for transferring data between asynchronous data buses with a data buffer interposed in between the buses for synchronization of devices timed by different clocks | |
| US5331669A (en) | Asynchronous pulse converter | |
| JP2000503437A (ja) | ２つのクロック領域間でデータを伝送するインタフェース | |
| US6226698B1 (en) | Method and apparatus for dynamically calculating degrees of fullness of a synchronous FIFO | |
| US7646668B2 (en) | Maintaining dynamic count of FIFO contents in multiple clock domains | |
| US5274600A (en) | First-in first-out memory | |
| JPH06259225A (ja) | データ転送同期装置 | |
| EP0484652B1 (en) | First-in-first-out buffer | |
| US5434892A (en) | Throttling circuit for a data transfer system | |
| US6957399B2 (en) | Controlling the propagation of a digital signal by means of variable I/O delay compensation using delay-tracking | |
| US5790891A (en) | Synchronizing unit having two registers serially connected to one clocked elements and a latch unit for alternately activating the registers in accordance to clock signals | |
| US5491659A (en) | Hazard-free circuitry for determining full and empty conditions in first-in-first-out memory | |
| JP3765547B2 (ja) | Ｆｉｆｏ状態インジケータ | |
| WO1997021163A1 (en) | Method and apparatus for determining the status of a shared resource | |
| TWI357571B (en) | Method for accessing first-in-first-out buffer and | |
| US4789959A (en) | Delay circuit for a real time clock | |
| US5680644A (en) | Low delay means of communicating between systems on different clocks | |
| US8543750B1 (en) | Method for sharing a resource and circuit making use of same | |
| US3665424A (en) | Buffer store with a control circuit for each stage |