JPH0268644A - データ転送コントロール回路 - Google Patents
データ転送コントロール回路Info
- Publication number
- JPH0268644A JPH0268644A JP63220944A JP22094488A JPH0268644A JP H0268644 A JPH0268644 A JP H0268644A JP 63220944 A JP63220944 A JP 63220944A JP 22094488 A JP22094488 A JP 22094488A JP H0268644 A JPH0268644 A JP H0268644A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data transfer
- signal
- counting
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデータ転送コントロール回路に関するものであ
る。
る。
従来の技術
５Ｃ３Ｉは、スモール コンピュータ システム イン
ターフェース （Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙ
ｓｔｅｍＩｎｔｅｒｆａｃｅ）の略であり、ＡＮＳＩに
よりまとめられて、現在Ａ Ｎ Ｓ Ｉ Ｘ３．１３
１−１９８６として規格の仕様が制定されている。
ターフェース （Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙ
ｓｔｅｍＩｎｔｅｒｆａｃｅ）の略であり、ＡＮＳＩに
よりまとめられて、現在Ａ Ｎ Ｓ Ｉ Ｘ３．１３
１−１９８６として規格の仕様が制定されている。
５Ｃ３Ｉのバスに接続される装置はすべてイニシエータ
かターゲットのどちらかあるいはどちらにでも成り得る
。さらに、データ転送の主導権は基本的にイニシエータ
ではなくターゲットが握っている。例えば、ＳＣ３Ｉの
データ転送の内容を規定する“フェーズ°°をきめるの
もターゲットであり、データ転送をコントロールするた
めの信号であるデータ転送要求信号（ＲＥＱ信号）とデ
ータ転送応答信号（ＡＣＫ信号）のうちデータ転送を促
す信号であるＲＥＱ信号を出すのもターゲットである。
かターゲットのどちらかあるいはどちらにでも成り得る
。さらに、データ転送の主導権は基本的にイニシエータ
ではなくターゲットが握っている。例えば、ＳＣ３Ｉの
データ転送の内容を規定する“フェーズ°°をきめるの
もターゲットであり、データ転送をコントロールするた
めの信号であるデータ転送要求信号（ＲＥＱ信号）とデ
ータ転送応答信号（ＡＣＫ信号）のうちデータ転送を促
す信号であるＲＥＱ信号を出すのもターゲットである。
初期の５Ｃ３Ｉ規格においてはデータ転送はすべてＲＥ
Ｑ信号とＡＣＫ信号のハンドシェークにより非同期モー
ドのみを用いていた。これは、第３図に示すようにＲＥ
ＱおよびＡＣＫ信号の状態変化（立上り、立下り）をイ
ニシエータ（ＩＮＩＴ）とターゲット間で相互に確認し
あいながら転送を制御するものである。ＲＥＱとＡＣＫ
信号のハンドシェークをコントロールする回路としては
、例えば第４図に示すような回路が用いられる。
Ｑ信号とＡＣＫ信号のハンドシェークにより非同期モー
ドのみを用いていた。これは、第３図に示すようにＲＥ
ＱおよびＡＣＫ信号の状態変化（立上り、立下り）をイ
ニシエータ（ＩＮＩＴ）とターゲット間で相互に確認し
あいながら転送を制御するものである。ＲＥＱとＡＣＫ
信号のハンドシェークをコントロールする回路としては
、例えば第４図に示すような回路が用いられる。
第４図において、信号ＴＮＩＴは自身がイニシエータに
設定された時“１”になる信号であり、信号ターゲット
（ＴＡＲＧ）は自身がターゲットに設定された時“Ｉ
１１になる信号である。２０１は信号ＩＮＩＴとＡＣＫ
出力信号ＡＣＫＯを入力する２人力ＡＮＤゲートであり
、２０２は信号ＴＡＲＧ（！：ＡＣＫ入力信号ＡＣＫＩ
を入力する２人力ＡＮＤゲートである。２０３は２人力
ＡＮＤゲート２０１と２０２の出力を入力する２人力Ｎ
ＯＲゲートである。２０４は２人力ＮＯＲゲート２０３
の出力ＡＣＫＣＫの出力の後端エツジでパルスを計数す
る計数器であり、２０５は計数器２０４の出力と所定の
転送バイト数Ｎとを比較する比較器であり、両者が等し
くなると出力が“１゛′になる。２０６は信号ＩＮＩＴ
とＲＥＱ入力信号ＲＥＱＩを入力する２人力ＡＮＤゲー
トであり、２０７は信号ＴＡＲＧとＲＥＱ出力信号ＲＥ
ＱＯを入力する２人力ＡＮＤゲートである。２０８は２
人力ＡＮＤゲート２０６と２０７の出力を入力する２人
力ＮＯＲゲートである。２０９は２人力ＮＯＲゲート２
０８の出力ＲＥＱＣＫの出力の後端エツジでパルスを計
数する計数器であり、２１０は計数器２０９の出力と所
定の転送バイト数Ｎとを比較する比較器であり、両者が
等しくなると出力が°′ｌ″になる。２１１は比較器２
０５の出力を反転する反転ゲートであり、２１２は反転
ゲート２１１の出力と信号ＩＮＩＴとＲＥＱ入力信号Ｒ
ＥＱＩを入力する３人力ＡＮＤゲートであり、自身がイ
ニシエータに設定された時のＡＣＫ出力信号ＡＣＫＯを
出力する。２１３は比較器２０９の出力を反転する反転
ゲートであり、２１４はＡＣＫ入力信号ＡＣＫＩを反転
する反転ゲートであり、２１５は反転ゲート２１３の出
力と信号ＴＡＲＧと反転ゲート２１４の出力を入力する
３人力ＡＮＤゲートであり、自身がターゲットに設定さ
れた時のＲＥＱ出力信号ＲＥＱＯを出力する。
設定された時“１”になる信号であり、信号ターゲット
（ＴＡＲＧ）は自身がターゲットに設定された時“Ｉ
１１になる信号である。２０１は信号ＩＮＩＴとＡＣＫ
出力信号ＡＣＫＯを入力する２人力ＡＮＤゲートであり
、２０２は信号ＴＡＲＧ（！：ＡＣＫ入力信号ＡＣＫＩ
を入力する２人力ＡＮＤゲートである。２０３は２人力
ＡＮＤゲート２０１と２０２の出力を入力する２人力Ｎ
ＯＲゲートである。２０４は２人力ＮＯＲゲート２０３
の出力ＡＣＫＣＫの出力の後端エツジでパルスを計数す
る計数器であり、２０５は計数器２０４の出力と所定の
転送バイト数Ｎとを比較する比較器であり、両者が等し
くなると出力が“１゛′になる。２０６は信号ＩＮＩＴ
とＲＥＱ入力信号ＲＥＱＩを入力する２人力ＡＮＤゲー
トであり、２０７は信号ＴＡＲＧとＲＥＱ出力信号ＲＥ
ＱＯを入力する２人力ＡＮＤゲートである。２０８は２
人力ＡＮＤゲート２０６と２０７の出力を入力する２人
力ＮＯＲゲートである。２０９は２人力ＮＯＲゲート２
０８の出力ＲＥＱＣＫの出力の後端エツジでパルスを計
数する計数器であり、２１０は計数器２０９の出力と所
定の転送バイト数Ｎとを比較する比較器であり、両者が
等しくなると出力が°′ｌ″になる。２１１は比較器２
０５の出力を反転する反転ゲートであり、２１２は反転
ゲート２１１の出力と信号ＩＮＩＴとＲＥＱ入力信号Ｒ
ＥＱＩを入力する３人力ＡＮＤゲートであり、自身がイ
ニシエータに設定された時のＡＣＫ出力信号ＡＣＫＯを
出力する。２１３は比較器２０９の出力を反転する反転
ゲートであり、２１４はＡＣＫ入力信号ＡＣＫＩを反転
する反転ゲートであり、２１５は反転ゲート２１３の出
力と信号ＴＡＲＧと反転ゲート２１４の出力を入力する
３人力ＡＮＤゲートであり、自身がターゲットに設定さ
れた時のＲＥＱ出力信号ＲＥＱＯを出力する。
しかしながら、このような非同期モードによるデータ転
送方式では、ＲＥＱ信号とＡＣＫ信号のレベル検出によ
り転送を制御するために、１バイトの転送制御について
インタフェース・ケーブルの２往復分の伝搬時間が必要
となる。このため、転送速度はケーブル長が６ｍの時で
おおむね１．５Ｍバイト／秒程度である。
送方式では、ＲＥＱ信号とＡＣＫ信号のレベル検出によ
り転送を制御するために、１バイトの転送制御について
インタフェース・ケーブルの２往復分の伝搬時間が必要
となる。このため、転送速度はケーブル長が６ｍの時で
おおむね１．５Ｍバイト／秒程度である。
このため、もっと高速な転送速度が求められる用途に対
応できるように、後から同期モードのデータ転送の仕様
がオプションとしてｓｃｓ ｉ規格に追加された。同期
モードのデータ転送とは、第５図に示すようにＲＥＱお
よびＡＣＫ信号をそのパルス数によって確認しながら転
送を制御する方法である。５Ｃ３Ｉで規定される転送状
態（ＳＣ３Ｉではフェーズと呼ぶ）のなかでも最も転送
量が多くなる可能性の高いデータ・イン・フェーズおよ
びデータ・アウト・フェーズでのみ使用可能と規定され
ている。
応できるように、後から同期モードのデータ転送の仕様
がオプションとしてｓｃｓ ｉ規格に追加された。同期
モードのデータ転送とは、第５図に示すようにＲＥＱお
よびＡＣＫ信号をそのパルス数によって確認しながら転
送を制御する方法である。５Ｃ３Ｉで規定される転送状
態（ＳＣ３Ｉではフェーズと呼ぶ）のなかでも最も転送
量が多くなる可能性の高いデータ・イン・フェーズおよ
びデータ・アウト・フェーズでのみ使用可能と規定され
ている。
同期モード転送では、ＲＥＱおよびＡＣＫ信号はパルス
で伝送され、転送の正常性は両者のパルス数が等しいこ
とで確認される。ターゲットは決められたパラメータ値
であるオフセットの数を超えない範囲内であれば、イニ
シエータからの応答信号であるＡＣＫ信号を受は取る前
にＲＥＱ信号を先行して送出することができるという規
定になっている。
で伝送され、転送の正常性は両者のパルス数が等しいこ
とで確認される。ターゲットは決められたパラメータ値
であるオフセットの数を超えない範囲内であれば、イニ
シエータからの応答信号であるＡＣＫ信号を受は取る前
にＲＥＱ信号を先行して送出することができるという規
定になっている。
発明が解決しようとする課題
５Ｃ３Ｉにおける同期モード転送の制御を実現する場合
の課題は、以下の２点に集約される。
の課題は、以下の２点に集約される。
（１）データ転送の送信側と受信側とで共通に使用でき
るクロック（マスタクロツタ）が存在しない。
るクロック（マスタクロツタ）が存在しない。
従って、ＲＥＱ信号を作成するためのクロックの周波数
よりも、ＡＣＫ信号を作成するためのクロックの周波数
のほうがわずかでも高い時は、転送するデータ量が多い
とＲＥＱ信号を作成するターゲットとＡＣＫ信号を作成
するイニシエータがパルスを送出し合っているうちにＲ
ＥＱ信号のパルス数よりもＡＣＫ信号のパルス数のほう
が太き（なる可能性がある。
よりも、ＡＣＫ信号を作成するためのクロックの周波数
のほうがわずかでも高い時は、転送するデータ量が多い
とＲＥＱ信号を作成するターゲットとＡＣＫ信号を作成
するイニシエータがパルスを送出し合っているうちにＲ
ＥＱ信号のパルス数よりもＡＣＫ信号のパルス数のほう
が太き（なる可能性がある。
また、５Ｃ３Ｉの同期モード転送におけるオフセットと
いう値の管理もマスククロックなしで行わなければなら
ない。
いう値の管理もマスククロックなしで行わなければなら
ない。
（２）ＳＣ３Ｉの規格では、フェーズ（データ転送の状
態・データの転送方向、データの種類等）を決定する側
（ＳＣ３Ｉではターゲットと呼ぶ）がデータ転送の起動
信号であるＲＥＱ信号を発生することになっている。
態・データの転送方向、データの種類等）を決定する側
（ＳＣ３Ｉではターゲットと呼ぶ）がデータ転送の起動
信号であるＲＥＱ信号を発生することになっている。
従って、データの転送方向がターゲットからイニシエー
タであれば、イニシエータ側が、フェーズの変化を認識
してデータ受は取りの準備ができるまでの間に転送され
るデータを受は取り損なう可能性がある。
タであれば、イニシエータ側が、フェーズの変化を認識
してデータ受は取りの準備ができるまでの間に転送され
るデータを受は取り損なう可能性がある。
本発明は以上の２点の課題を解決し、信頼性の高い５Ｃ
３Ｉの同期モード転送を実現することを目的とする。
３Ｉの同期モード転送を実現することを目的とする。
課題を解決するための手段
標準インターフェースＳＣ３Ｉのデータ転送コントロー
ル回路において、デユーティ比が概ね５０％で周波数が
データ転送速度と等しいクロックを発生する手段、ＲＥ
Ｑ出力信号のパルスを計数する第１の計数手段、ＡＣＫ
入力信号のパルスを計数する第２の計数手段、第２の計
数手段の計数出力とオフセット値を加算する全加算器、
前記全加算器の出力と第１の計数手段の計数出力を比較
する出力比較手段を有し、データフェーズにおいて同期
モード転送を実行する取り決めが行われていて、同期モ
ード時に自身がターゲットに設定されている時は、前記
全加算器の出力が第１の計数手段の計数出力よりも大き
い時は前記クロック発生手段の出力をＲＥＱ信号として
出力し、前記全加算器の出力と第１の計数手段の計数出
力が等しくなったら、前記クロック発生手段の出力をＲ
ＥＱ信号として出力するのを停止させる。
ル回路において、デユーティ比が概ね５０％で周波数が
データ転送速度と等しいクロックを発生する手段、ＲＥ
Ｑ出力信号のパルスを計数する第１の計数手段、ＡＣＫ
入力信号のパルスを計数する第２の計数手段、第２の計
数手段の計数出力とオフセット値を加算する全加算器、
前記全加算器の出力と第１の計数手段の計数出力を比較
する出力比較手段を有し、データフェーズにおいて同期
モード転送を実行する取り決めが行われていて、同期モ
ード時に自身がターゲットに設定されている時は、前記
全加算器の出力が第１の計数手段の計数出力よりも大き
い時は前記クロック発生手段の出力をＲＥＱ信号として
出力し、前記全加算器の出力と第１の計数手段の計数出
力が等しくなったら、前記クロック発生手段の出力をＲ
ＥＱ信号として出力するのを停止させる。
標準インターフェースｓｃｓ ｔのデータ転送コントロ
ール回路において、デユーティ比が概ね５０％で周波数
がデータ転送速度と等しいクロックを発生する手段、Ｒ
ＥＱ入力信号のパルスを計数する第３の計数手段、ＡＣ
Ｋ出力信号のパルスを計数する第４の計数手段、前記第
３の計数手段の計数出力と前記第４の計数手段の計数出
力を比較する出力比較手段を有し、データフェーズにお
いて同期モード転送を実行する取り決めが行われていて
、同期モード時に自身がイニシエータに設定されている
時は、第３の計数手段の計数出力が第４の計数手段の計
数出力よりも大きい時は前記クロック発生手段の出力を
ＡＣＫ信号として出力し、前記全加算器の出力と第１の
計数手段の計数出力が等しくなったら、前記クロック発
生手段の出力をＡＣＫ信号として出力するのを停止させ
る。
ール回路において、デユーティ比が概ね５０％で周波数
がデータ転送速度と等しいクロックを発生する手段、Ｒ
ＥＱ入力信号のパルスを計数する第３の計数手段、ＡＣ
Ｋ出力信号のパルスを計数する第４の計数手段、前記第
３の計数手段の計数出力と前記第４の計数手段の計数出
力を比較する出力比較手段を有し、データフェーズにお
いて同期モード転送を実行する取り決めが行われていて
、同期モード時に自身がイニシエータに設定されている
時は、第３の計数手段の計数出力が第４の計数手段の計
数出力よりも大きい時は前記クロック発生手段の出力を
ＡＣＫ信号として出力し、前記全加算器の出力と第１の
計数手段の計数出力が等しくなったら、前記クロック発
生手段の出力をＡＣＫ信号として出力するのを停止させ
る。
標準インターフェースＳＣ３Ｉのデータ転送コントロー
ル回路において、データフェーズにおいて同期モード転
送を実行する取り決めが行われていて自身がイニシエー
タに設定されているとき、データフェーズ以外の情報転
送フェーズにおいては転送データの最終バイトに対する
ＡＣＫ出力信号をアサートのまま保持し、情報転送終了
後次のフェーズがデータフェーズと判断される時は同期
モード転送の準備を完了してからＡＣＫ出力信号をネゲ
ートする。
ル回路において、データフェーズにおいて同期モード転
送を実行する取り決めが行われていて自身がイニシエー
タに設定されているとき、データフェーズ以外の情報転
送フェーズにおいては転送データの最終バイトに対する
ＡＣＫ出力信号をアサートのまま保持し、情報転送終了
後次のフェーズがデータフェーズと判断される時は同期
モード転送の準備を完了してからＡＣＫ出力信号をネゲ
ートする。
作用
本発明は前記した構成により、５Ｃ３Ｉの同期モードの
データ転送において （１）自身がイニシエータに設定されている時はＲＥＱ
入力信号とＡＣＫ出力信号の計数値を比較し、ＲＥＱ入
力信号計数値がＡＣＫ入力信号計数値よりも大きい時は
クロック信号をＡＣＫ信号として出力し、ＲＥＱ入力信
号計数値がＡＣＫ入力信号計数値と等しくなったら、Ａ
ＣＫ信号を出力するのを停止させる。
データ転送において （１）自身がイニシエータに設定されている時はＲＥＱ
入力信号とＡＣＫ出力信号の計数値を比較し、ＲＥＱ入
力信号計数値がＡＣＫ入力信号計数値よりも大きい時は
クロック信号をＡＣＫ信号として出力し、ＲＥＱ入力信
号計数値がＡＣＫ入力信号計数値と等しくなったら、Ａ
ＣＫ信号を出力するのを停止させる。
（２） 自身がターゲットに設定されている時はＲＥ
Ｑ出力信号計数値とＡＣＫ入力信号計数値にオフセット
値を加算した値を比較し、ＡＣＫ入力信号計数値にオフ
セット値を加算した値がＲＥＱ出力信号計数値よりも大
きい時はクロック信号をＲＥＱ信号として出力し、ＡＣ
Ｋ入力信号計数値にオフセット値を加算した値がＲＥＱ
出力信号計数値と等しくなったらＲＥＱ信号を出力する
のを停止させる。
Ｑ出力信号計数値とＡＣＫ入力信号計数値にオフセット
値を加算した値を比較し、ＡＣＫ入力信号計数値にオフ
セット値を加算した値がＲＥＱ出力信号計数値よりも大
きい時はクロック信号をＲＥＱ信号として出力し、ＡＣ
Ｋ入力信号計数値にオフセット値を加算した値がＲＥＱ
出力信号計数値と等しくなったらＲＥＱ信号を出力する
のを停止させる。
（３） 自身がイニシエータに設定されていて、デー
タフェーズにおける同期モード転送を実行する取り決め
がイニシエータとの間で行われている時、データフェー
ズ以外の情報転送フェーズにおいては転送データの最終
バイトに対するＡＣＫ出力信号をアサートのまま保持す
る回路を存し、情報転送終了後次のフェーズがデータフ
ェーズと判断される時は同期モード転送の準備を完了し
てからＡＣＫ出力信号をネゲートし、データフェーズ以
外のフェーズと判断される時は先にＡＣＫ出力信号をネ
ゲートしてからターゲットがフェーズを切り替える。
タフェーズにおける同期モード転送を実行する取り決め
がイニシエータとの間で行われている時、データフェー
ズ以外の情報転送フェーズにおいては転送データの最終
バイトに対するＡＣＫ出力信号をアサートのまま保持す
る回路を存し、情報転送終了後次のフェーズがデータフ
ェーズと判断される時は同期モード転送の準備を完了し
てからＡＣＫ出力信号をネゲートし、データフェーズ以
外のフェーズと判断される時は先にＡＣＫ出力信号をネ
ゲートしてからターゲットがフェーズを切り替える。
以上により、仕様を満足する５ｃｓｒの同期モードデー
タ転送のコントロールを容易に実現できる。
タ転送のコントロールを容易に実現できる。
実施例
以下本発明の実施例について、図面を参照しながら説明
する。
する。
第１図は本発明の第１と第２のクレームの実施例を示す
ブロック図である。
ブロック図である。
第１図において、１は自身がイニシエータの時“１″に
なる信号ＩＮＩＴとＡＣＫ出力信号を入力とする２人力
ＡＮＤゲートであり、２は自身ターゲットの時°“１°
°になる信号ＴＡＲＧとＡＣＫ入力信号を入力とする２
人力ＡＮＤゲートであり、３は２人力ＡＮＤゲート１の
出力と２人力ＡＮＤゲート２の出力を入力する２人力Ｎ
ＯＲゲートである。４は２人力ＮＯＲゲート３の出力信
号ＡＣＫＣＫのパルス数をパルスの後端エツジで計数す
る計数器であり、５はＡＣＫＣＫパルス計数器４と転送
バイト数Ｎとを比較する比較器であり、両者が等しくな
ると出力が“１°′になる。６は信号ＩＮＩＴとＲＥＱ
入力信号ＲＥＱＩを入力とする２人力ＡＮＤゲートであ
り、７は信号ＴＡＲＣ；とＲＥＱ信号ＲＥＱＯを入力と
する２人力ＡＮＤゲートである。８は２人力ＡＮＤゲー
ト６と２人力ＡＮＤゲート７を入力とする２人力ＮＯＲ
ゲートである。９は２人力ＮＯＲゲート８の出力信号Ｒ
ＥＱＣＫのパルス数をパルスの後端エツジで計数する計
数器であり、１０はＲＥＱＣＫパルス計数器９の出力と
転送バイト数Ｎとを比較する比較器であり、両者が等し
くなると出力が“１°“になる。
なる信号ＩＮＩＴとＡＣＫ出力信号を入力とする２人力
ＡＮＤゲートであり、２は自身ターゲットの時°“１°
°になる信号ＴＡＲＧとＡＣＫ入力信号を入力とする２
人力ＡＮＤゲートであり、３は２人力ＡＮＤゲート１の
出力と２人力ＡＮＤゲート２の出力を入力する２人力Ｎ
ＯＲゲートである。４は２人力ＮＯＲゲート３の出力信
号ＡＣＫＣＫのパルス数をパルスの後端エツジで計数す
る計数器であり、５はＡＣＫＣＫパルス計数器４と転送
バイト数Ｎとを比較する比較器であり、両者が等しくな
ると出力が“１°′になる。６は信号ＩＮＩＴとＲＥＱ
入力信号ＲＥＱＩを入力とする２人力ＡＮＤゲートであ
り、７は信号ＴＡＲＣ；とＲＥＱ信号ＲＥＱＯを入力と
する２人力ＡＮＤゲートである。８は２人力ＡＮＤゲー
ト６と２人力ＡＮＤゲート７を入力とする２人力ＮＯＲ
ゲートである。９は２人力ＮＯＲゲート８の出力信号Ｒ
ＥＱＣＫのパルス数をパルスの後端エツジで計数する計
数器であり、１０はＲＥＱＣＫパルス計数器９の出力と
転送バイト数Ｎとを比較する比較器であり、両者が等し
くなると出力が“１°“になる。
１１はＡＣＫパルス計数器４の出力とＲＥＱパルス０数
器９の出力を比較する比較器であり、両者が等しくなる
と出力が°“１゛′になる。１２は比較器５の出力を反
転する反転ゲートであり、１３は比較器１０の出力を反
転する反転ゲートであり、１４は比較器１１の出力を反
転する反転ゲートであり、１５はＡＣＫＣＫパルス計数
器４の出力と設定されたオフセット値との和を出力する
全加算器であり、１６は全加算器１５の出力とＲＥＱＣ
Ｋパルス計数器９の出力を比較する比較器であり、両者
が等しくなると出力が“１′°になる。１７は比較器１
６の出力を反転する反転ゲートである。信号５ＹＮＥＮ
はデータフェーズにおいて同期モードイネーブルであれ
ば“１°°になる信号であり、信号ＤＦＤＴＣＴはター
ゲットによって設定されたフェーズがデータフェーズで
ある時に′°１”になる信号であり、信号５ＹＳＣＫは
同期モードのデータ転送速度と等しい周波数でデユーテ
ィ比が概ね５０％の単一クロックである。１８は反転ゲ
ート１２の出力と反転ゲート１４の出力と信号ＩＮＩＴ
と信号５ＹＮＥＮと信号ＤＦＤＴＣＴと信号５ＹＳＣＫ
の以上６信号を入力とする６人力ＡＮＤゲートであり、
ＡＣＫ出力信号ＡＣＫＯを出力する。１９は反転ゲート
１３の出力と反転ゲート１７の出力と信号ＴＡＲＧと信
号５ＹＳＥＮと信号ＤＦＤＴＣＴと信号５ＹＳＣＫの以
上６信号を入力とする６人力ＡＮＤゲートであり、ＲＥ
Ｑ出力信号ＲＥＱＯを出力する。
器９の出力を比較する比較器であり、両者が等しくなる
と出力が°“１゛′になる。１２は比較器５の出力を反
転する反転ゲートであり、１３は比較器１０の出力を反
転する反転ゲートであり、１４は比較器１１の出力を反
転する反転ゲートであり、１５はＡＣＫＣＫパルス計数
器４の出力と設定されたオフセット値との和を出力する
全加算器であり、１６は全加算器１５の出力とＲＥＱＣ
Ｋパルス計数器９の出力を比較する比較器であり、両者
が等しくなると出力が“１′°になる。１７は比較器１
６の出力を反転する反転ゲートである。信号５ＹＮＥＮ
はデータフェーズにおいて同期モードイネーブルであれ
ば“１°°になる信号であり、信号ＤＦＤＴＣＴはター
ゲットによって設定されたフェーズがデータフェーズで
ある時に′°１”になる信号であり、信号５ＹＳＣＫは
同期モードのデータ転送速度と等しい周波数でデユーテ
ィ比が概ね５０％の単一クロックである。１８は反転ゲ
ート１２の出力と反転ゲート１４の出力と信号ＩＮＩＴ
と信号５ＹＮＥＮと信号ＤＦＤＴＣＴと信号５ＹＳＣＫ
の以上６信号を入力とする６人力ＡＮＤゲートであり、
ＡＣＫ出力信号ＡＣＫＯを出力する。１９は反転ゲート
１３の出力と反転ゲート１７の出力と信号ＴＡＲＧと信
号５ＹＳＥＮと信号ＤＦＤＴＣＴと信号５ＹＳＣＫの以
上６信号を入力とする６人力ＡＮＤゲートであり、ＲＥ
Ｑ出力信号ＲＥＱＯを出力する。
第１図のブロック図の動作を以下説明する。
まず、自身がターゲットに設定された場合について説明
する。この場合信号ＩＮＩＴは０”ＴＡＲＧは“１′°
になり、計数器４の入力ＡＣＫＣＫはＡＣＫ入力信号Ａ
ＣＫ Ｉの反転信号となり、計数器９の入力ＲＥＱＣＫ
はＲＥＱ出力信号ＲＥＱＯの反転信号となる。６人力Ａ
ＮＤゲート１８の出力ＡＣＫＯは常に“０”となる。自
身がターゲットに設定されている時にコントロールして
やる必要のある信号は６人力ＡＮＤゲート１９の出力Ｒ
ＥＱＯである。データフェーズ時に、ＲＥＱＯ信号のパ
ルス数が転送バイト数Ｎよりも小さくて、かつＡＣＫ
Ｉ信号のパルス数にオフセット値を加えた値がＲＥＱＯ
信号のパルス数よりも大きいとき、反転ゲート１３の出
力と反転ゲート１７の出力がともに“１″となり、ＲＥ
ＱＯ信号は５ＹＳＣＫと同じになる。ＲＥＱＯ信号のパ
ルス数が転送バイト数Ｎと等しくなるか、あるいはＡＣ
ＫＩ信号のパルス数にオフセット値を加えた値がＲＥＱ
Ｏ信号のパルス数と等しくなるとＲＥＱＯ信号は“０”
になる。
する。この場合信号ＩＮＩＴは０”ＴＡＲＧは“１′°
になり、計数器４の入力ＡＣＫＣＫはＡＣＫ入力信号Ａ
ＣＫ Ｉの反転信号となり、計数器９の入力ＲＥＱＣＫ
はＲＥＱ出力信号ＲＥＱＯの反転信号となる。６人力Ａ
ＮＤゲート１８の出力ＡＣＫＯは常に“０”となる。自
身がターゲットに設定されている時にコントロールして
やる必要のある信号は６人力ＡＮＤゲート１９の出力Ｒ
ＥＱＯである。データフェーズ時に、ＲＥＱＯ信号のパ
ルス数が転送バイト数Ｎよりも小さくて、かつＡＣＫ
Ｉ信号のパルス数にオフセット値を加えた値がＲＥＱＯ
信号のパルス数よりも大きいとき、反転ゲート１３の出
力と反転ゲート１７の出力がともに“１″となり、ＲＥ
ＱＯ信号は５ＹＳＣＫと同じになる。ＲＥＱＯ信号のパ
ルス数が転送バイト数Ｎと等しくなるか、あるいはＡＣ
ＫＩ信号のパルス数にオフセット値を加えた値がＲＥＱ
Ｏ信号のパルス数と等しくなるとＲＥＱＯ信号は“０”
になる。
次に、自身がイニシエータに設定された場合について説
明する。この場合信号ＩＮＩＴは“１パＴＡＲＧは“０
°゛になり、計数器４の入力ＡＣＫＣＫはＡＣＫ出力信
号ＡＣＫＯの反転信号となり、計数器９の入力ＲＥＱＣ
ＫはＲＥＱ入力信号ＲＥＱｌの反転信号となる。６人力
ＡＮＤゲート１９の出力ＲＥＱＯは常に“０″となる。
明する。この場合信号ＩＮＩＴは“１パＴＡＲＧは“０
°゛になり、計数器４の入力ＡＣＫＣＫはＡＣＫ出力信
号ＡＣＫＯの反転信号となり、計数器９の入力ＲＥＱＣ
ＫはＲＥＱ入力信号ＲＥＱｌの反転信号となる。６人力
ＡＮＤゲート１９の出力ＲＥＱＯは常に“０″となる。
自身がイニシエータに設定されている時コントロールし
てやる必要のある信号は６人力ＡＮＤゲート１８の出力
ＡＣＫＯである。データフェーズ時に、ＡＣＫＯ信号の
パルス数が転送バイト数Ｎよりも小さくて、かつＲＥＱ
Ｉ信号のパルス数が信号ＡＣＫＯのパルス数よりも大き
い時、反転ゲート１２の出力と反転ゲート１４の出力が
ともに“１”となり、ＡＣＫＯ信号は５ＹＳＣＫと同じ
になる。ＡＣＫＯ信号のパルス数が転送バイト数Ｎと等
しくなるか、あるいはＲＥＱＩ信号のパルス数がＡＣＫ
Ｏ信号のパルス数と等しくなるとＡＣＫＯ信号は“０゛
°になる。
てやる必要のある信号は６人力ＡＮＤゲート１８の出力
ＡＣＫＯである。データフェーズ時に、ＡＣＫＯ信号の
パルス数が転送バイト数Ｎよりも小さくて、かつＲＥＱ
Ｉ信号のパルス数が信号ＡＣＫＯのパルス数よりも大き
い時、反転ゲート１２の出力と反転ゲート１４の出力が
ともに“１”となり、ＡＣＫＯ信号は５ＹＳＣＫと同じ
になる。ＡＣＫＯ信号のパルス数が転送バイト数Ｎと等
しくなるか、あるいはＲＥＱＩ信号のパルス数がＡＣＫ
Ｏ信号のパルス数と等しくなるとＡＣＫＯ信号は“０゛
°になる。
以上のようにして、同期モードのデータ転送時にＡＣＫ
信号のパルス数がＲＥＱ信号のパルス数を超えることを
防ぎ、さらにオフセットの仕様を満足するデータ転送を
容易に実現できる。
信号のパルス数がＲＥＱ信号のパルス数を超えることを
防ぎ、さらにオフセットの仕様を満足するデータ転送を
容易に実現できる。
第２図は本発明の第３のクレームに対する実施例を示す
ブロック図である。第２図において、信号ＡＣＫＯ１は
従来例の第４図におけるＡＣＫＯ信号に相当する信号で
ある。１０１は比較器１０２の出力とＡＣＫ○１を入力
する２人力ＡＮＤゲートであり、１０２は転送バイト数
と計数器１０５の出力を比較する比較器である。 １
０３はＤ入力が１′。
ブロック図である。第２図において、信号ＡＣＫＯ１は
従来例の第４図におけるＡＣＫＯ信号に相当する信号で
ある。１０１は比較器１０２の出力とＡＣＫ○１を入力
する２人力ＡＮＤゲートであり、１０２は転送バイト数
と計数器１０５の出力を比較する比較器である。 １
０３はＤ入力が１′。
であり、ＣＫ大入力クロック入力）が２人力ＡＮＤゲー
ト１０１の出力であるＤタイプフリップフロツブである
。 １０４はＤタイプフリップフロップ１０３のＱ出力
とＡＣＫＯ１を入力とする２人力ＯＲゲートである。２
人力ＯＲゲート１０４の出力はＡＣＫＯ２であり、本発
明ではＡＣＫ出力信号としてＡＣＫＯ２を用いる。１０
５は信号ＡＣＫＯ２の前縁エツジでパルス数を計数する
計数器である。
ト１０１の出力であるＤタイプフリップフロツブである
。 １０４はＤタイプフリップフロップ１０３のＱ出力
とＡＣＫＯ１を入力とする２人力ＯＲゲートである。２
人力ＯＲゲート１０４の出力はＡＣＫＯ２であり、本発
明ではＡＣＫ出力信号としてＡＣＫＯ２を用いる。１０
５は信号ＡＣＫＯ２の前縁エツジでパルス数を計数する
計数器である。
第２図のブロック図の動作を以下説明する。
自身がイニシエータに設定されているとき、従来例の第
４図のＡＣＫＯ信号に相当する信号ＡＣＫＯＩが本回路
に入力され、本回路の出力として信号ＡＣＫＯ２が出力
される。データ転送を実行して、Ｎバイト目のデータ転
送に対する信号ＡＣＫＯ２の前縁エツジで計数器１０５
の出力はＮとなり、比較器２０２の出力は“１”となり
、２人力ＡＮＤゲート１０１の出力も“°１″となって
Ｄタイプフリップフロップ１０３の出力は１”となり、
ＡＣＫＯ２出力は“′ｌ゛′になる。ＡＣＫＯ２出力は
Ｄタイプフリップフロップ１０３にリセット信号ＸＲ３
ＴＡＣＫを加えるまで“１′′に保持される。
４図のＡＣＫＯ信号に相当する信号ＡＣＫＯＩが本回路
に入力され、本回路の出力として信号ＡＣＫＯ２が出力
される。データ転送を実行して、Ｎバイト目のデータ転
送に対する信号ＡＣＫＯ２の前縁エツジで計数器１０５
の出力はＮとなり、比較器２０２の出力は“１”となり
、２人力ＡＮＤゲート１０１の出力も“°１″となって
Ｄタイプフリップフロップ１０３の出力は１”となり、
ＡＣＫＯ２出力は“′ｌ゛′になる。ＡＣＫＯ２出力は
Ｄタイプフリップフロップ１０３にリセット信号ＸＲ３
ＴＡＣＫを加えるまで“１′′に保持される。
５ｃｓｒの仕様によれば、イニシエータがＡＣＫ信号を
“°１“に保持している間はターゲットはフェーズを切
り替えてはならないから、イニシエータはＡＣＫＯ２が
“°１″になっている間に次のフェーズの準備をし、し
かる後にリセット信号ＸＲ３ＴＡＣＫを出力してＤタイ
プフリップフロップ１０３をリセットすればよい。これ
により、ターゲットが非同期モードから同期モードにフ
ェーズを切り替えて、ターゲットからイニシエータ方向
にデータ転送を始めた時にイニシエータのデータ受は取
り準備が間にあわないためにデータを取り損なうことを
防ぐことができる。
“°１“に保持している間はターゲットはフェーズを切
り替えてはならないから、イニシエータはＡＣＫＯ２が
“°１″になっている間に次のフェーズの準備をし、し
かる後にリセット信号ＸＲ３ＴＡＣＫを出力してＤタイ
プフリップフロップ１０３をリセットすればよい。これ
により、ターゲットが非同期モードから同期モードにフ
ェーズを切り替えて、ターゲットからイニシエータ方向
にデータ転送を始めた時にイニシエータのデータ受は取
り準備が間にあわないためにデータを取り損なうことを
防ぐことができる。
発明の詳細
な説明したように、本発明により５Ｃ３Ｉの同期モード
のデータ転送において、自身がターゲットに設定された
時のオフセット値を超えてＲＥＱ信号を出力しないよう
にすること、および自身がイニシエータに設定された時
のＲＥＱ入カバカパルス数ＣＫ出力パルス数が超えない
ようにすることを容易に実現できる。
のデータ転送において、自身がターゲットに設定された
時のオフセット値を超えてＲＥＱ信号を出力しないよう
にすること、および自身がイニシエータに設定された時
のＲＥＱ入カバカパルス数ＣＫ出力パルス数が超えない
ようにすることを容易に実現できる。
また、自身がイニシエータに設定されていて、ターゲッ
トが非同期モードから同期モードにフェーズを切り替え
てターゲットからイニシエータ方向にデータ転送を始め
た時に、イニシエータのデータ受は取り準備に間にあわ
ないことによるデータの取り損ないを防ぐことができる
。
トが非同期モードから同期モードにフェーズを切り替え
てターゲットからイニシエータ方向にデータ転送を始め
た時に、イニシエータのデータ受は取り準備に間にあわ
ないことによるデータの取り損ないを防ぐことができる
。
第１図は本発明の第１のクレームに対する実施例である
ＳＣ３Ｉの同期モードのデータ転送におけるＲＥＱとＡ
ＣＫ信号のコントロールを行う回路のブロック図、第２
図は本発明の第２のクレームに対する実施例である５Ｃ
３Ｉにおいて自身がイニシエータに設定されているとき
ターゲットのフェーズ変化を止めるための回路のブロッ
ク図、第３図は５Ｃ３Ｉの非同期モードのデータ転送に
おけるＲＥＱおよびＡＣＫ信号のタイミングチャート、
第４図は５Ｃ３Ｉの非同期モードのデータ転送における
ＲＥＱとＡＣＫ信号をコントロールする回路のブロック
図、第５図は５Ｃ３Ｉの同期モードのデータ転送におけ
るＲＥＱおよびＡＣＫ信号のタイミングチャートである
。 １．２，６．７・・・・・・２人力ＡＮＤゲート、３．
８・・・・・・２人力ＮＯＲゲート、４．９・・・・・
・計数器、５．１０，１１．１６・・・・・・比較器、
１２．１３．１４．１７・・・・・・反転ゲート、１５
・・・・・・全加算器、１８．１９・・・・・・６人力
ＡＮＤゲート、１０１・・・・・・２人力ＡＮＤゲート
、１０２・・・・・・比較器、１０３・・・・・・Ｄタ
イプフリップフロップ、１０４・・・・・・２人力ＯＲ
ゲート、１０５・・・・・・計数器、２０１，２０２，
２０６，２０７・・・・・・２人力ＡＮＤゲート、２０
３，２０８・・・・・・２人力ＮＯＲゲート、２０４
、２０９・・・・・・計数器、２０５，２１０・・・・
・・比較器、２１１，２１３，２１４・・・・・・反転
ゲート、２１２，２１５・・・・・・３人力ＡＮＤゲー
ト。 代理人の氏名 弁理士 粟野重孝 はか１名第 図 図 第 図 第 図 」５；働クシ／〈イト１七〔〜 と
ＳＣ３Ｉの同期モードのデータ転送におけるＲＥＱとＡ
ＣＫ信号のコントロールを行う回路のブロック図、第２
図は本発明の第２のクレームに対する実施例である５Ｃ
３Ｉにおいて自身がイニシエータに設定されているとき
ターゲットのフェーズ変化を止めるための回路のブロッ
ク図、第３図は５Ｃ３Ｉの非同期モードのデータ転送に
おけるＲＥＱおよびＡＣＫ信号のタイミングチャート、
第４図は５Ｃ３Ｉの非同期モードのデータ転送における
ＲＥＱとＡＣＫ信号をコントロールする回路のブロック
図、第５図は５Ｃ３Ｉの同期モードのデータ転送におけ
るＲＥＱおよびＡＣＫ信号のタイミングチャートである
。 １．２，６．７・・・・・・２人力ＡＮＤゲート、３．
８・・・・・・２人力ＮＯＲゲート、４．９・・・・・
・計数器、５．１０，１１．１６・・・・・・比較器、
１２．１３．１４．１７・・・・・・反転ゲート、１５
・・・・・・全加算器、１８．１９・・・・・・６人力
ＡＮＤゲート、１０１・・・・・・２人力ＡＮＤゲート
、１０２・・・・・・比較器、１０３・・・・・・Ｄタ
イプフリップフロップ、１０４・・・・・・２人力ＯＲ
ゲート、１０５・・・・・・計数器、２０１，２０２，
２０６，２０７・・・・・・２人力ＡＮＤゲート、２０
３，２０８・・・・・・２人力ＮＯＲゲート、２０４
、２０９・・・・・・計数器、２０５，２１０・・・・
・・比較器、２１１，２１３，２１４・・・・・・反転
ゲート、２１２，２１５・・・・・・３人力ＡＮＤゲー
ト。 代理人の氏名 弁理士 粟野重孝 はか１名第 図 図 第 図 第 図 」５；働クシ／〈イト１七〔〜 と
Claims (3)
- （１）標準インターフェーススモールコンピュータシス
テムインターフェースのデータ転送コントロール回路に
おいて、デューティ比が概ね５０％で周波数がデータ転
送速度と等しいクロックを発生する手段、データ転送要
求信号のパルスを計数する第１の計数手段、データ転送
応答信号のパルスを計数する第２の計数手段、第２の計
数手段の計数出力とオフセット値を加算する全加算器、
前記全加算器の出力と第１の計数手段の計数出力を比較
する出力比較手段を有し、データフェーズにおいて同期
モード転送を実行する取り決めが行われていて、同期モ
ード時に自身がターゲットに設定されている時は、前記
全加算器の出力が第１の計数手段の計数出力よりも大き
い時は前記クロック発生手段の出力をデータ転送要求信
号として出力し、前記全加算器の出力と第１の計数手段
の計数出力が等しくなったら、前記クロック発生手段の
出力をデータ転送要求信号として出力するのを停止させ
ることを特徴とするデータ転送コントロール回路。 - （２）標準インターフェーススモールコンピュータシス
テムインターフェースのデータ転送コントロール回路に
おいて、デューティ比が概ね５０％で周波数がデータ転
送速度と等しいクロックを発生する手段、データ転送要
求信号のパルスを計数する第３の計数手段、データ転送
応答信号のパルスを計数する第４の計数手段、前記第３
の計数手段の計数出力と前記第４の計数手段の計数出力
を比較する出力比較手段を有し、データフェーズにおい
て同期モード転送を実行する取り決めが行われていて、
同期モード時に自身がイニシエータに設定されている時
は、第３の計数手段の計数出力が第４の計数手段の計数
出力よりも大きい時は前記クロック発生手段の出力をデ
ータ転送応答信号として出力し、前記全加算器の出力と
第１の計数手段の計数出力が等しくなったら、前記クロ
ック発生手段の出力をデータ転送応答信号として出力す
るのを停止させることを特徴とするデータ転送コントロ
ール回路。 - （３）標準インターフェーススモールコンピュータシス
テムインターフェースのデータ転送コントロール回路に
おいて、データフェーズにおいて同期モード転送を実行
する取り決めが行われていて自身がイニシエータに設定
されているとき、データフェーズ以外の情報転送フェー
ズにおいては転送データの最終バイトに対するデータ転
送応答信号をアサートのまま保持し、情報転送終了後次
のフェーズがデータフェーズと判断される時は同期モー
ド転送の準備を完了してからデータ転送応答信号をネゲ
ートすることを特徴とするデータ転送コントロール回路
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220944A JPH0268644A (ja) | 1988-09-02 | 1988-09-02 | データ転送コントロール回路 |
| EP89308803A EP0357413B1 (en) | 1988-09-02 | 1989-08-31 | Data transfer control circuit |
| DE68927363T DE68927363T2 (de) | 1988-09-02 | 1989-08-31 | Datenübertragungssteuerungsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220944A JPH0268644A (ja) | 1988-09-02 | 1988-09-02 | データ転送コントロール回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0268644A true JPH0268644A (ja) | 1990-03-08 |
Family
ID=16759001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220944A Pending JPH0268644A (ja) | 1988-09-02 | 1988-09-02 | データ転送コントロール回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0357413B1 (ja) |
| JP (1) | JPH0268644A (ja) |
| DE (1) | DE68927363T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6357047B1 (en) | 1997-06-30 | 2002-03-12 | Avid Technology, Inc. | Media pipeline with multichannel video processing and playback |
| US6105083A (en) * | 1997-06-20 | 2000-08-15 | Avid Technology, Inc. | Apparatus and method for controlling transfer of data between and processing of data by interconnected data processing elements |
| US7453882B2 (en) | 2003-11-03 | 2008-11-18 | Sun Microsystems, Inc. | Apparatus and method for asynchronously controlling data transfers across long wires |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689872A (en) * | 1970-03-09 | 1972-09-05 | Ultronic Systems Corp | Data retrieval and quote board multiplex system |
| CA1162315A (en) * | 1980-07-11 | 1984-02-14 | Venu Chari | Message protocol module |
| US4433391A (en) * | 1981-08-17 | 1984-02-21 | Burroughs Corporation | Buffered handshake bus with transmission and response counters for avoiding receiver overflow |
-
1988
- 1988-09-02 JP JP63220944A patent/JPH0268644A/ja active Pending
-
1989
- 1989-08-31 EP EP89308803A patent/EP0357413B1/en not_active Expired - Lifetime
- 1989-08-31 DE DE68927363T patent/DE68927363T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0357413A2 (en) | 1990-03-07 |
| EP0357413B1 (en) | 1996-10-23 |
| EP0357413A3 (en) | 1991-12-04 |
| DE68927363T2 (de) | 1997-04-10 |
| DE68927363D1 (de) | 1996-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727370A (en) | Method and system for synchronous handshake generation | |
| JPH077375B2 (ja) | バス制御方式 | |
| TW409204B (en) | Expansion interface conversion device and conversion method therefor | |
| Yun et al. | A high-performance asynchronous SCSI controller | |
| JP2876071B2 (ja) | 同期パルス用クロック発生回路 | |
| EP0357413A2 (en) | Data transfer control circuit | |
| US5524236A (en) | Apparatus for determining the direction of signal/data flow on CSI bus for converting between single ended and differential type signals | |
| KR950003659B1 (ko) | Scsi 비동기 전송 제어장치 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JPH02249053A (ja) | データ転送制御回路 | |
| JPS5919375B2 (ja) | デ−タバッフア制御方式 | |
| JPS61189460A (ja) | 速度検出器の故障検出方法 | |
| JPH03769Y2 (ja) | ||
| JP2778066B2 (ja) | キャプチャ機構を有するマイクロプロセッサ | |
| JPS5836440B2 (ja) | 記憶装置制御方式 | |
| JPH064456A (ja) | データ転送制御装置 | |
| JPS63244254A (ja) | インタ−フエ−ス装置 | |
| JPS59178518A (ja) | バス延長方式 | |
| JPH0721787B2 (ja) | デ−タ転送確認方式 | |
| JPS6356199A (ja) | パルスモ−タ制御装置 | |
| JPH02297653A (ja) | 情報処理装置 | |
| JPH07281999A (ja) | データ転送方法及び受信回路 | |
| JPS60222951A (ja) | デ−タ転送方式 | |
| JPS63119319A (ja) | 位相判別処理回路 | |
| JPS62139063A (ja) | データ転送方法 |