JPS5832417B2 - デ−タ転送制御方式 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、ランダム・アクセス式のメイン・メモリと循
環大容量メモリ（以下、ＣＢＭと略称する）との間の部
分ロール・モード転送に関するものであり、更に具体的
には、既存の標準チャネルを介して接続されるＣＢＭの
待ち時間を短縮するためのデータ転送制御方式に関する
ものである。

問題点 データ処理システムの補助記憶装置としてディスク・フ
ァイルやドラム・ファイルなどのＣＢＭが広く使用され
ている。

しかしながら、集積回路技術の向上に伴ない、従来の機
械式ＣＢＭに代わるものとして、ＣＣＤメモリや磁気バ
ブル・メモリなどの大容量集積回路メモリの使用が検討
されだした。

ＣＣＤメモリ及び磁気バブル・メモリは、その機能が磁
気ドラム・ファイルに似ているところから、”電子ドラ
ム″ファイルとも呼ばれる。

これらのメモリは循環式であるから、チャネルによる起
動から実際のデータ転送までの間にある程度の遅延が存
在するのはやむをえない。

この遅延は一般に゛待ち時間（１ａｔｅｎｃｙ ） ”
と呼ばれており、循環メモリのアクセス開始バイトが読
取り／書込みポートに達するまでの時間に起因する。

最悪の場合には、ドラム・ファイルが完全に１回転する
まで待たなければならない。

このような待ち時間がデータ処理システムの性能を低下
させることは明らかである。

待ち時間を短縮するための方式として、゛′ロール・モ
ード″転送と呼ばれるものが提案されている（先行技術
文献の項参照）。

しかしながら、循環メモリがチャネルを介してＣＰＵの
メイン・メモリに接続されていると、ロール・モード転
送を使用するためには、既存のチャネルにはない特別の
機能をチャネルに付加しなければならない。

先行技術文献 ＩＢＭシステム３７０（Ｓ／３７０）の入出力動作を解
説したマニュアルとしてＩＢＭ″’Ｓｙｓｔｅｍ／ ３
７０ Ｐｒ１ｎｃｉｐｌｅｓ ｏｆ ０ｐｅｒａｔｉｏ
ｎ”資料番号ＧＡ２２−７０００−４．１８５〜２４２
頁、がある。

これには、チャネル・アドレス・ワード＜ ＣＡＷ）
、チャネル指令ワード（ＣＣＷ）、指令連鎖、状況修飾
信号の使用による指令連鎖プログラムにおけるスキップ
機能の制御、チャネル間接データ・アドレス指定（ＣＩ
ＤＡ）、間接データ・アドレス・ワード（ＩＤＡＷ）の
使用などが説明されている。

米国特許第３４００３７１号明細書には、上記マニュア
ルに解説されている動作原理の幾つかを取入れたコンピ
ュータ・システム（ＩＢＭシステム３６０相当）が開示
されており、特に’ Ｉｎｐｕｔ／ ０ｕｔｐｕｔ ０
ｐｅｒａｔｉｏｎｓ”と題するセクションには、入出力
チャネル機構の構造及び動作が開示されている。

米国特許第２８４０３０４号明細書には、磁気ドラムと
メイン・メモリ（磁気コア）の間で、現在使用可能なド
ラム位置をメイン・メモリのアドレス制御に用いて°゛
ロールモード″の転送を行なう技術が開示されている。

ドラムの複数の並列記録トラックのうちの１つは、他の
トラックにおける各ワード記憶位置を表わすアドレス表
示を記録するのに用いられる。

これらのアドレス表示は、メイン・メモリにおける同じ
ワードの記憶位置に関係している。

このようなアドレス・トラックからの信号は、転送動作
の間、メイン・メモリのアドレス選択手段の設定を制御
するのに用いられる。

転送動作の間活動状態にあるメイン・メモリ・アドレス
は、情報転送のために現在使用可能な任意の記録トラッ
ク部分の適切な記憶位置と対応するようにされる。

米国特許第２９１３７０６号明細書及び同第２９２５５
８７号明細書には、磁気ドラム・メモリにおける待ち時
間乃至はアクセス時間を短縮するための技術が開示され
ている。

これによれば、適当な大きさの情報ブロックを磁気ドラ
ム・メモリから静電メモリへ転送するための手段が設け
られる。

各情報ブロックは、ドラムの待ち時間を少なくするよう
にドラム上に配置される。

情報ブロックはドラムの円周方向に沿って順次に記憶さ
れるが、その際、各ブロックがドラムの各記録チャネル
を完全にうめるようにされる。

ドラムへの又はそこからの転送が行なわれる場合、一時
に記録チャネル全体が処理され、情報転送は所望の記録
チャネルが選択された後直ちに開始されて、ドラムが正
確に１回転するまで続けられる。

” ＩＢＭ Ｃｕｓｔｏｍｅｒ Ｅｎｇｉｎｅｅｒｉ
ｎｇ Ｍａｎｕａｌ ｆｏｒ ｔｈｅ ７６１２
Ｄｉｓｋ ５ｙｎｃｈｒｏｎｉｚｅｒ”、資料番号Ｒ
２３−９７１０，にもディスク・メモリからコア・メモ
リへ完全な情報トラックを転送する際のアクセス時間を
短縮させるロール・モード転送技術が開示されている。

ディスク上の情報トラックの転送は、８つに分けられた
セクタのうちの任意のセクタから開始される。

通常の転送では、セクタ０の最初のデータ位置から始ま
ってセクタ７の最後のデータ位置で終るが、ロール・モ
ード転送では、任意のセクタの開始位置から始めること
ができる。

転送制御ワード中のデータ・ワード・アドレスは、コア
・メモリの開始アドレスをセクタ０のワード０に割当て
られたアドレスから、実際に転送が開始されるセクタに
のワード０に割当てられたアドレスに変更するように修
正される。

変換器に対するディスクの位置は、ディスク装置内のカ
ウンタによって連続的に表示される。

読取り又は書込みは、読取りヘッド又は書込みヘッドの
下を次に通過するトラック・セクタの開始位置から始め
られ、完全に１回転するまでトラックの変更なしに続け
られる。

最大アクセス時間は、次のトラック・セクタの開始位置
に到達するまでの時間（１回転時間の８分の１）に等し
い。

ディスクがセクタ７の最終位置に達すると、制御ワード
中のアドレスはセクタ０の開始位置に対応するアドレス
に変えられる。

かくしてデータは順次に転送され、ディスクから読取ら
れた順序でコア・メモリに書込まれる。

米国特許第３３４１８１７号明細書には、循環メモリ（
磁気ドラム）から読取られようとしている情報のアドレ
スを用いて該情報が書込まれるべきランダム・アクセス
・メモリ（磁気コア）のアドレスを決めることにより、
循環メモリからランダム・アクセス・メモリへの転送を
直ちに行なう技術が開示されている。

特開昭５２−６４８３７号公報にも、順次アクセス・メ
モリのトラックを複数のセクタに分けて、最も早くアク
セスできるセクタから転送を開始する技術が開示されて
いるが、ここでは読取り又は書込み動作は、トラック中
の任意のアドレスから開始され得る。

読取り／書込みボートで現在アクセス可能なトラック中
のアドレスを表示する手段が設けられる。

■９７０年６月に発行されたＩ ＢＭ Ｔｅｃｈｎｉｃ
ａｌＤｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ、第１３
巻、第１号、９３〜９５頁には、ロール・モード転送及
び通常の転送を最適に利用するための技術が開示されて
いる。

転送方式の選択は、トラック長、トラック上のヘッドの
現在位置、最初のトラックにおけるレコードの始まりの
オフセット、及び最後のトラックにおけるレコードの終
りのオフセットに基づいてなされる。

本発明の要約 本発明の目的は、Ｃ８Ｍファイルの待ち時間を短縮する
ことにある。

本発明の他の目的は、既存の標準入出力チャネルを介し
てメイン・メモリに接続されるＣ８Ｍファイルの待ち時
間を、このようなチャネル又はＣＰＵハードウェアの実
質的変更なしに短縮することにある。

本発明の他の目的は、既存の標準入出力チャネルを介し
てメイン・メモリに接続されたドラム・ファイルを含む
データ処理システムにおいて待ち時間を短縮することに
ある。

本発明では、ＣＢＭは即時アクセスが可能な複数のペー
ジに区分けされ、各ページは更に２つの半ページ・セク
タに区分けされる。

各半ページ・セクタは複数のバイトを含んでおり、バイ
ト単位で順次に且つ循環式にアクセスされる。

データは、ＣＢＭの選択されたページとメイン・メモリ
の指定された１ページ・データ記憶域との間で入出力チ
ャネルを介して転送される。

データ転送は、選択されたページのより早いアクセスが
可能な半ページ・セクタの最初のバイト・アドレス又は
指定された開始アドレスから始まる。

各データ転送のためのチャネル・プログラムは、メイン
・メモリの連続するアドレス位置に記憶された３つのＣ
ＣＷ即ち転送されるべきページを指定するシーク・ペー
ジ指令及びこれに続く２つの読取り指令又は書込み指令
から成る。

ＣＢＭに関連する制御装置は、シーク・ページ動作の終
了時に、指定されたページの何れの半ページ・セクタが
より早くアクセスできるかを調べ、関連する制御信号を
チャネルに送る。

もし第１セクタの方が速ければ、チャネルは、シーク・
ページ指令のＣＣＷに続く２番目のＣＣＷに連鎖する。

第２セクタの方が速ければ、チャネルは２番目のＣＣＷ
をスキップして、３番目のＣＣＷに連鎖する。

制御装置は、装置終了信号と共に状況修飾信号をチャネ
ルに送ることにより、このようなスキップ乃至は飛越し
を制御する。

装置終了信号及び状況修飾信号は既存の標準入出力チャ
ネルで既に使用されているものである。

２番目のＣＣＷが使用された場合には、読取りデータ又
は書込みデータの転送は、第１セクタの最初のバイトか
ら始まって最後のバイトまで進み、続いて第２セクタの
最初のバイトから最後のバイトまで進む。

各バイトは、ＣＢＭからメイン・メモリの指定された１
ページ・データ記憶域にある対応するバイト記憶位置へ
、又はその反対方向に転送される。

これに対して、３番目のＣＣＷが使用された場合には、
最初に第２セクタとの間でデータ転送が行なわれ、次い
で第１セクタに移る。

ただし各セクタ内では、２番目のＣＣＷのときと同じく
最初のバイトから最後のバイトまで順次に転送が行なわ
れる。

また、メイン・メモリの指定された１ページ・データ記
憶域にある対応するバイト記憶位置との間で各バイトが
転送されるのも、２番目のＣＣＷのときと同じである。

上述のようにして行なわれるデータ転送においては、こ
れも従来からあるチャネル間接データ・アドレス指定（
ＣＩＤＡ）が使用される。

データ転送が第１セクタから第２セクタに進む（以下、
これを正順という）２番目のＣＣＷの場合、メイン・メ
モリ内の連続する半ページ記憶域を正順に指定スる２つ
の間接データ・アドレス・ワード（ＩＤＡＷ）がこのＣ
ＣＷによってアクセスされる。

これに対し、データ転送が第２セクタから第１セクタに
進む（以下、これを逆順という）３番目のＣＣＷの場合
には、メイン・メモリ内の連続する半ページ記憶域を逆
順に指定する２つのＩＤＡＷが３番目のＣＣＷによって
アクセスされる。

指定されたページの全バイトの転送が終ると、再び装置
終了信号が発生され、このときデータ転送が倒れのセク
タから始まったかに応じて、即ち正順か逆順かに応じて
、状況修飾信号が発生されたり、されなかったりする。

これはチャネル・プログラムにおいて、複数ページ転送
のための指令サブプログラムの連鎖を可能にする。

本発明におけるデータ転送は、云わば修正ロール・モー
ド転送であり、既存の標準入出力チャネルを介してＣＢ
Ｍをアクセスする際の待ち時間をかなり短縮できる。

しかも待ち時間の短縮は、チャネル・ハードウェアの実
質的変更なしに達成される。

云い換えれば、本発明は、既存の標準入出力チャネルの
能力をより効果的に利用することによって、上述のよう
なデータ転送を行なうものである。

以下、本発明のデータ転送モードをパ部分ロール・モー
ド″と呼ぶことにする。

本発明の待ち時間短縮方式は、指令連鎖、状況修飾信号
に応答して行なわれる指令シーケンスの変更、及びチャ
ネル間接データ・アドレス指定といった従来からある技
法を利用しているので、実施例の説明に移る前に、１８
Ｍシステム３７０のチャネルを例にとって、これらの従
来技法を説明しておく。

なお、以下の記述は前出のＩＢＭ社のマニュアル゛’
Ｉ ＢＭ Ｓｙｓｔｅｍ／３７０ Ｐｒ１ｎｃｉｐｌ
ｅｓ ｏｆ ０ｐｅｒａｔｉｏｎｓ”に基づいている。

システム３７０においては、入出力動作はｌ−ＣＰＵに
対して又はそこから行なう情報転送及び直接制御通路を
使って行なう情報転送の場合を除き、メイン・メモリに
対して又はそこから行なう情報転送のことを云う」と定
義されている。

入出力動作には、ＣＢＭなとの入出力装置の使用が含ま
れる。

入出力装置は、入出力チャネルによってＣＰＵ及びメイ
ン・メモリに接続された制御装置の制御のもとに入出力
動作を実行する。

入出力チャネルは、プログラムによって決定された指令
ワードの形でＣＰＵから制御信号を受取り、それを制御
装置が受入れ可能な一連の信号に変換する。

制御装置は、入出力装置を作動し制御するのに必要な能
力を有し、各入出力装置の特性をチャネルによる制御の
標準形式に合わせる。

入出力動作は、入出力開始命令によって開始され、ＣＣ
Ｗ及び副指令（オーダ）によって制御される。

入出力開始命令はＣＰＵプログラムの一部であり、ＣＰ
Ｕで解読される。

ＣＣＷはチャネルで解読され且つ実行される。

ＣＣＷによって開始される入出力動作には、探索、読取
り、書込みなどがある。

命令及びＣＣＷは共にメイン・メモリに記憶されており
、そのうち命令はＣＰＵによってフェッチされるが、Ｃ
ＣＷはチャネルによってフェッチされる。

入出力装置に特有の機能は副指令によって指定される。

副指令は、例えばＣＣＷの指令コード中の修飾ビットに
よって指定され得る。

入出力装置はこの副指令を解読して実行する。上述のよ
うに、ＣＰＵプログラムは入出力開始（ＳＩＯ）命令に
よって入出力動作を開始させる。

（この他に早期ＩＪ ＩＪ−ス入出力開始命令もあるが
、以下ＳＩＯ命令で代表させることにする。

）ＳＩＯ命令はチャネル及び入出力装置を識別し、チャ
ネルにメイン・メモリの所定の記憶位置からＣＡＷをフ
ェッチさせる。

ＣＡＷは３２ビツトから成り、そのうちビットＯ〜３は
保護キーであり、ビット８〜３１はチャネルが次にフェ
ッチすべきメイン・メモリ中のＣＣＷの記憶位置を指定
する。

ＣＣＷは６４ビツトから成り、そのビット構成は次の通
りである。

ただし、本発明と無関係のものは除いである。データ転
送に関連するメイン・メモリの記憶域は１以上のＣＣＷ
によって定められる。

即ち、ＣＣＷは転送されるべき最初の８ビツト・バイト
の記憶位置をデータ・アドレス・フィールド（ビット８
〜３１）で指定し、転送されるべき８ビツトバイトの数
をカウント・フィールド（ビット４８〜６３）で指定し
ているので、例えばデータ・アドレス・フィールド及び
カウント・フィールドの内容を各々Ａ及びＮとすると、
当該記憶域は、開始バイト・アドレスＡ及び最終バイト
・アドレスＡ＋Ｎ−１によって一意的に定められる。

通常の書込み（出力）及び読取り（入力）のデータ転送
においては、メイン・メモリのバイト記憶位置のアドレ
スは昇順に指定される。

メイン・メモリとの間で情報転送が行なわれるとき、Ｃ
ＣＷのアドレス・フィールドからのアドレスは順次に増
分され、カウント・フィールドからのカウント値は順次
に減分される。

このカウント値がゼロになると、ＣＣＷによって指定さ
れた記憶域に関するデータ転送が完了したことになる。

出力転送動作においては、入出力装置がデータをリクエ
ストする前に、チャネルがメイン・メモリからデータを
フェッチ（ブリフェッチ）することがある。

その場合、現ＣＣＷによって指定された任意数のバイト
がプリフェッチされてバッファされる。

出力動作でデータ連鎖が行なわれる場合には、チャネル
は現ＣＣＷの実行中の任意の時間に次のＣＣＷをフェッ
チすることができる。

チャネルは、ＣＣＷによって指定された情報転送が終る
と、ＳＩＯ命令で開始された活動を新ＣＣＷへの連鎖に
よって続けることができる。

このような指令連鎖は、メモリの連続するダブルワード
記憶位置に記憶されているＣＣＷの間で行なわれる。

即ち、新ＣＣＷのアドレスは、現ＣＣＷのアドレスに８
を加算することによって得られる。

指令連鎖においては、チャネルによってフェッチされた
新ＣＣＷは新しい入出力動作を指定する。

チャネルは、現在実行中の動作において装置終了信号を
受取ってから、新しい動作を開始する。

ＣＣＷの順次連鎖の例外は、入出力装置が装置終了信号
に関連して状況修飾条件を有している場合に生じる。

指令連鎖が指定され且つどのような異常条件も検出され
ていなければ、装置終了信号と共に状況修飾信号が受取
られると、チャネルは、現ＣＣＷのアドレスよりも１６
（普通は８）大きいアドレスを有するＣＣＷをフェッチ
する。

チャネル間接データ・アドレス指定（ＣＩ ＤＡ）は、
入出力動作のためにチャネルにデータ・アドレスを変換
させるものである。

これを利用すると、チャネルは１つのＣＣＷを用いて、
メイン・メモリ（実メモリ）中の不連続な幾つかのペー
ジに対する又はそこからのデータ・ブロックの転送を制
御することができる。

これはＣＣＷのビット３７（ＩＤＡ標識）によって指定
され、これが１であれば、ＣＣＷ中のデータ・アドレス
（ビット８〜３１）はメイン・メモリを直接アドレス指
定する代りに、間接データ・アドレス・ワード（ＩＤＡ
Ｗ）と呼ばれるワードのリストの記憶位置を示す。

各ＩＤＡＷは、メイン・メモリ中の連続する２０４８バ
イトの記憶位置から成るブロック内のデータ記憶域を指
定する。

もう少し詳しく説明すると、ＣＣＷのビット３７が１で
あれば、同じＣＣＷのビット８〜３１は、データ転送に
使用される最初のＩＤＡＷの記憶位置を指定する。

このＣＣＷによって指定されたデータ転送を完了させる
のに２以上のＩＤＡＷが必要な場合には、残りのＩＤＡ
Ｗは最初のＩＤＡＷに続く記憶位置から順次に読出され
る。

必要なＩＤＡＷの数は、ＣＣＷのカウント・フィールド
（ビット４８〜６３）及びＩＤＡＷのデータ・アドレス
・フィールド（ビット８〜３１）の内容によって決定さ
れる。

例えば、ＣＣＷが４０００バイトの転送を指定し且つ最
初のＩＤＡＷが２０４８バイトのブロックの中央付近の
記憶位置を指定していると、３つのＩＤＡＷが必要であ
る。

各ＩＤＡＷは、２０４８バイトまでの転送に寄与する。

ＣＣＷによって指定されたＩＤＡＷは、任意の記憶位置
を指定し得る。

読取り、書込み、制御及びセンスの各指令については、
データ転送の際のアドレス指定は、２０４８バイトのブ
ロックの境界に達するまで、昇順に行なわれる。

ブロックの境界に達すると、次のＩＤＡＷに制御権が移
る。

２番目以降のＩＤＡＷは、指令に応じて、２０４８バイ
トのブロックの最初又は最後のバイトを指定する。

読取り、書込み及びセンスの各指令については、ＩＤＡ
Ｗのビット２１〜３１はすべてゼロである。

チャネルは、現ＣＣＷに関連する任意のＩＤＡＷをブリ
フェッチできる。

ＩＤＡＷは、前のＩＤＡＷの制御のもとにブロックの最
後のバイトが転送された後に、次のブロックに対する又
はそこからのデータ転送を制御する。

ＳＩＯ命令によって開始された１つの入出力動作又は一
連の入出力動作が終ると、チャネル及び入出力装置は状
況情報を生成し、動作の及ぶ範囲を示すアドレス及びカ
ウントと共に、Ｃ８Ｗの形でプログラムに知らせる。

Ｃ８Ｗは６４ビツトから成り、そのうちビット３２〜４
７が、Ｃ８Ｗを記憶させる原因となった入出力装置及び
チャネルの条件を識別する。

Ｃ８Ｗのビット３６はチャネル終了ビットである。

チャネル終了条件は、入出力動作の中て；入出力装置と
チャネルの間でのデータ又は制御情報の転送に関係する
部分が完了したときに起こる。

これは、サブチャネルが別の動作に対して使用可能にな
ったことを示す。

各入出力動作がチャネル終了条件を起こさせる要因とな
る。

また１つの入出力動作に対して１つのチャネル終了しか
起こらない。

Ｃ８Ｗのビット３７は装置終了ビットである。

装置終了条件は、入出力装置での入出力動作が完了した
ときに起こり、入出力装置が別の動作に対して使用可能
になったことを示す。

各入出力動作が装置終了条件を起こさせる要因となる。

また１つの入出力動作に対して１つの装置終了しか起こ
らない。

指令連鎖が指定された場合には、チャネルは、装置終了
信号を受取ったときに異常条件が起こっていなければ、
新しいＣＣＷを取出して、新しい入出力動作を開始させ
ることができる。

Ｃ８Ｗのビット３３は状況修飾ビットである。

これを１にする状況修飾信号は、一連の指令の通常の実
行順序を変更しなければならないときに、入出力装置に
よって発生される。

状況修飾ビット及び装置終了ビットが共にｌであれば、
指令取出しの順序を変更しなければならないということ
がチャネルに知らされる。

現ＣＣＷで指令連鎖が指定されており且つどのような異
常条件も検出されていなければ、状況修飾ビット及び装
置終了ビットが共に１になると、チャネルは現ＣＣＷの
アドレスより１６大きいアドレスを有するＣＣＷをフェ
ッチする。

実施例の説明 第１図は、本発明で使用され得るＣＣＤメモリ・ファイ
ル等の電子ドラム・ファイル１０を示したものである。

このファイル１０はＮ個のチップから成っており、４０
９６バイトのページをＮまで（ページ１〜ページＮ）記
憶できる。

各チップはＭ個のシフトレジスタ・ループ（ループ１〜
ループＭ）を有し、各ループは４０９６ビツトの記憶位
置（ビット０〜ビツト４０９５）を有する。

ページ１を例にとると、ループ１〜ＭのビットＯはＭビ
ットから成るバイト０を構成し、ビット１はＭビット・
バイト１を構成し、以下同様に、Ｍビット・バイト４０
９５を構成するビット４０９５まで続く。

かくして、各ページは４０９５バイト（４にバイト）を
含む。

ページ１〜Ｎには、各々関連する一組の読取り／書込み
ポート２１．２２．２３、・・・・・・・・・、２Ｎが
設けられており、これらのポートを介して１つのＭビッ
ト・バイトが読取られ又は書込まれるようになっている
。

ループ１〜Ｍは各ページ内において且つ異なったページ
の間で正確に同期して矢印の方向に回転され、例えば成
る瞬間において、ページ１〜Ｎのバイｔ−Ｋを構成スる
すべてのビットが読取り／書込みポート２１〜２Ｎに現
われるようになっている。

データ転送が行なわれるべきページはページ選択手段４
によって選択される。

データ転送の際には、選択されたページに関連する読取
り／書込みポートだけが付勢されて、該ページに対する
又はそこからのＭビット・バイトの転送が順次に行なわ
れる。

もしロール・モードが使用されていなければ、このよう
な転送は、選択されたページのバイト０から開始されね
ばならない。

従って、転送開始信号が受取られたときに、選択された
ページの読取り／書込みポートのところにバイト１があ
ったとすると、ループ１〜Ｍが１回転して読取り／書込
みポートのところにバイト０が来るまで、データ転送を
開始することができない。

第２図は、電子ドラム・ファイル１０とメイン・メモリ
３０の接続を示したものであるが、この例では本発明の
理解を助けるために、第１１図のシフトレジスタ・ルー
プはドラム上のトラックとして示されており、またペー
ジ１〜Ｎはドラム表面を回転方向に沿ってＮ個のセクシ
ョンに分けることにより定められている。

ただし、バイト構成は第１図と同じであり、トラック１
〜Ｍのビット１（ｌ−０，１、・・・・・・・・・、４
０９５）がＭビットのバイトｉを構成している。

第２図に示した電子ドラム・ファイル１０は、形として
は磁気ドラムであるが、これは本発明における゛セクタ
″の概念を明確にするために採用されたものである。

ドラム・ファイル１０は、チャネル４０、制御装置５０
、データ線６０、図示していない選択手段、及びＮ組の
読取り／書込みポート２１〜２Ｎを介してメイン・メモ
リ３０に接続される。

図示していない選択手段は、制御装置５０からＮ本のペ
ージ選択制御線γ０のうちの１本に供給されるページ選
択信号に応答して、対応するページに関連する読取り／
書込みポートを付勢する。

本発明では、ドラム・ファイル１０の各ページ１〜Ｎは
、２つの半ページ・セクタ即ちバイトＯ〜２０４７を含
むセクタＯ及びバイト２０４８〜４０９５を含むセクタ
１に分けられる。

制御装置５０は、読取り／書込みポート２１〜２Ｎで現
在使用可能なバイト・アドレスを監視する手段を備えて
いる。

これは例えば、ドラムの回転（シフトレジスタ・ループ
のシフト）と同期して増分されるカウンタであってもよ
い。

本発明においては、メイン・メモリ３０とドラム・ファ
イル１０の間での１ページのデータ転送のための読取り
又は書込み動作は、順次に記憶されている３つのＣＣＷ
を用いてチャネル４０によって開始される。

これらのＣＣＷは次の通りである。

ＣＣＷＩ シーク・ページ ＣＣＷ２ 読取り又は書込み ＣＣＷ３ 読取り又は書込み 普通の読取り又は書込み動作は、２つのＣＣＷ即ちシー
ク・ページ指令及びこれに連鎖された読取り又は書込み
指令だけを必要とする。

シーク・ページ指令は、ドラム・ファイル１０上の読取
られ又は書込まれるべきページのアドレスを表示し、こ
れに続く読取り又は書込み指令は、常に指定されたペー
ジのバイ＋−０から始まるデータ転送を側倒する。

従って通常の動作モードでは、チャネル４０及び制御装
置５０は、バイト０が指定されたページの読取り／書込
みポートのところに達するまで待っていなければならな
い。

しかしながら本発明に従えば、上記３つのＣＣＷを含む
チャネル・プログラムは、２つの半ページ・セクタの何
れの境界からでも転送動作を開始させ得るので、待ち時
間が短縮される。

読取り又は書込みを指令する２つのＣＣＷ即ちＣＣＷ２
及びＣＣＷ３は、各々４０９６バイトの転送を制御でき
るが、より早いアクセスが可能な方のセクタに応じて、
何れか一方だけが実行される。

第３図は、ＣＣＷの一般的なフォーマット及びチャネル
・プログラムを構成するＣＣＷ１〜３の実際の内容を示
したものである。

ＣＣＷｌは、指令コード・フィールド（ビット０〜７）
でシーク・ページ動作を指定し、データ・アドレス・フ
ィールド（ビット８〜３１）でドラム・ファイル１０の
ページ・アドレスを記憶しているメイン・メモリ３０の
記憶位置即ち間接ページ・アドレスを指定し １１１１
１になっている指令連鎖（ＣＣ）標識ビット３３で指令
連鎖を指定し、そしてカウント・フィールド（ビット４
８〜６３）で２のカウント値を指定する。

ＣＣＷ２は、指令コード・フィールドで読取り又は書込
み動作を指定し、データ・アドレス・フィールドで最初
の間接データ・アドレス・ワード（ＩＤＡＷＩ）の記憶
位置を指定し、１′になっている間接データ・アドレス
指定（ＩＤＡ）標識ビット３７でＩＤＡを指定し、そし
てカウント・フィールドで４０９６のバイト・カウント
値を指定する。

ＣＣＷ３は、データ・アドレス・フィールドで２番目の
ＩＤＡＷ即ちＩＤＡＷ２の記憶位置を指定する他はＣＣ
Ｗ２と同じである。

メイン・メモリ３０にあるＩＤＡＷリストは３つのＩＤ
ＡＷ１〜３を含んでいる。

ＩＤＡＷｌ及び３はページ・バイトＯ即ちページの最初
のバイトのメイン・メモリ・アドレスを含み、■ＤＡＷ
２はページ・バイト２０４８即ちセクタ１の最初のバイ
トのアドレス指定ム。

各ＩＤＡＷは、メイン・メモリ３０においてデータ転送
の源又は宛先となる記憶位置を２０４８バイトまで指定
できるが、ページ全体（４０９６バイト）の転送を行な
うためには、メイン・メモリ３０の連続する記憶位置に
記憶された２以上のＩＤＡＷが必要である。

各■ＤＡＷは２０４８バイトのブロックの開始を指定す
るもので、最初のＩＤＡＷに関連する動作が実行されて
いる間にチャネルによってプリフェッチされ得る。

本発明の改良された動作モードにおいては、ドラム・フ
ァイル１０に関する読取り又は書込み動作は、シーク・
ページ指令で指定されたページの倒れのセクタからでも
開始され、その際より早くアクセスできる方のセクタが
選ばれる。

制御装置５０は、ＣＣＷｌの実行の所定の段階で、後述
のカウンタ手段からのカウント値を調べる。

この値は、読取り／書込みポートで現在アクセス可能な
バイトのアドレスを表示する。

この値を用いることにより、制御装置５０は、指令連鎖
及び予想される読取り又は書込み動作の準備のためにチ
ャネルで必要とされる時間を考慮して、セクタＯ及び１
の何れがより早くアクセスできるかを決定する。

セクタＯが選択された場合には、制御装置５０はシーク
・ページ動作の終了に伴なって、チャネル終了信号及び
装置終了信号をチャネル４０へ送る。

チャネル４０は、これらの信号が同時に受取られたこと
に応答して、ＩＤＡＷＩを指定するＣＣＷ２に連鎖する
。

ＩＤＡＷＩは、前述のように、シーク・ページ指令で選
択されたページのバイト０のメイン・メモリ３０におけ
る記憶位置を指定する。

データ転送は、ドラム・ファイル１０のページ・バイト
０の記憶位置とメイン・メモリ３０のＩＤＡＷＩによっ
て指定された記憶位置との間で開始され、両メモリにお
いてバイｌ−２０４７に達するまで続けられる。

チャネル４０は、このときセクタ境界に達したことを検
出して、データ転送の制御をＩＤＡＷ２に移す。

かくして、バイト２０４８から始まってバイト４０９５
に達するまで、データ転送が順次に実行される。

ＣＣＷ２のカウント・フィールドによって指定されたバ
イトカウント値は、残余バイト数を表わすために、上述
のデータ転送の間、１ずつ減分されており、従ってバイ
ト４０９５に達したときにＯになる。

これによりチャネル４０は、制御装置インターフェース
に関する動作のバイト転送段階が完了したことを知る。

同時に制御装置５０は、後で説明する手段により、イン
ターフェースを介する１ペ一ジ全体の転送が完了したこ
とを知る。

かくして、インターフェースにおけるバイト転送は停止
される。

一方、制御装置５０がより早くアクセスできるセクタと
してセクタ１を選択した場合には、シーク・ページ動作
の終了時に前述のチャネル終了信号及び装置制御信号の
他に、状況修飾信号もチャネル４０へ送られる。

チャネル４０はこれらの信号に応答して現ＣＣＷ即ちＣ
ＣＷＩのアドレスより１６大きいアドレスを有するＣＣ
Ｗ３をメイン・メモリ３０からフェッチする。

ＣＣＷ２はスキップされる。

ＣＣＷ３は、４０９６バイトの転送及びＩＤＡＷ２の記
憶位置を指定する。

ＩＤＡＷ２は、メイン・メモリ中の指定された実ページ
記憶域のバイｌ−２０４８のアドレスを指定する。

かくして、ＣＣＷ３によるデータ転送は、指定されたペ
ージのバイト２０４８から始まってバイト４０９５まで
続く。

バイｈ４０９５に達すると、チャネル４０はセクタ境界
を検出し、データ転送の制御は、ページ・バイトＯのメ
イン・メモリ・アドレスを含むＩＤＡＷ３に移される。

続いて、バイトＯから始まってバイト２０４７に達する
まで、データ転送が続けられる。

バイト２０４７に達すると、ＣＣＷ３によって初期設定
されたバイト・カウント値（１ずつ減分されている）は
Ｏになり、チャネル４０と制御装置５０の間のインター
フェースを介して１ペ一ジ分のバイトがすべて転送され
たことを表示する。

かくして、４０９６バイトのデータ転送段階が終了する
。

上述のデータ転送段階が終了すると、制御装置５０は動
作を開始したセクタ（０又は１）に基づいて終了状況に
関する決定を行なう。

動作がセクタ０から開始されていた場合即ちＣＣＷｌか
らＣＣＷ２への連鎖が行なわれた場合には、制御装置５
０は、通常の終結表示であるチャネル終了及び装置終了
と共に状況修飾をチャネル４０に知らせる。

従って、もしこのときＣＣＷ２の指令連鎖標識（ビット
３３）が１であれば、チャネル４０はＣＣＷ２のアドレ
スに１６を加算することにより、ＣＣＷ３をスキップし
てその次のＣＣＷ４に連鎖する。

これに対して、セクタ１からデータ転送が開始されて、
ＣＣＷｌからＣＣＷ３への指令連鎖が行なわれていた場
合には、制御装置５０はチャネル終了及び装置終了だけ
をチャネル４０に知らせる。

従って、ＣＣＷ３の指令連鎖標識が１であれば、メイン
・メモリ３０においてＣＣＷ３の次の記憶位置にあるＣ
ＣＷ４への連鎖が行なわれる。

上述の説明から明らかなように、制御装置５０による終
結の仕方が異なっていても、ＣＣＷ２又はＣＣＷ３から
連鎖されるのは何れもＣＣＷ４であるから、ＣＣＷ４か
ら始まる別のチャネル・プ※※ログラムによって新しい
ページ・データ転送を制御するようにしておくと、チャ
ネル４０は、転送毎にＣＰＵによって初期設定されるこ
となく、複数のページ・データ転送を連続的に行なえる
。

上述の終了状況をまとめると次のようになる。

ＣＥ−チャネル終了、ＤＥ−装置終了、ＳＭ−状況修飾
。

注：＊チャネルは、動作がセクタＯから始する場合には
ＣＣＷ２に連鎖し、セクタ１から始まる場合にはＣＣＷ
３に連鎖する。

＊＊チャネルは、ＣＣＷ２又はＣＣＷ３の指令連鎖標識
が０であればその動作を終結し、１であれば次のチャネ
ル・プログラム２のＣＣＷ４に連鎖する。

以下も同様である。

第４図は、読取り又は書込み動作の間にチャネル４０及
び制御装置５０で実行される動作の流れ図を示している
。

最初の動作ステップ８１では、ドラム・ファイル１０の
読取り／書込みポート２１〜２Ｎで現在アクセス可能な
バイトのアドレス・カウントＣが取出される。

このカウント値は、例えばドラムの回転と同期して１ず
つ増分されるモジュロ４０９６のカウンタから与えられ
るようにしてもよい。

動作ステップ８２（判断ステップ）では、シーク・ペー
ジ動作の所定の段階で作動する制御装置内の論理回路（
後述）が、セクタ選択のために現在のバイト・アドレス
・カウントＣを調べる。

このカウントＣが２０４８−に以上で且つ４０９６に未
満であればセクタ０が選択され、そうでなければセクタ
１が選択される。

＋＋ＫＨは、接続されているドラム・ファイル１０のビ
ット・レー トと、連鎖された転送動作の準備のために
チャネルで必要とする時間（ギャップ時間）とによって
決まる一定数である。

ギャップ時間は、シーク・ページ動作の完了後における
読取り又は書込みのＣＣＷの準備時間と、連鎖された指
令の機能（読取り又は書込み）を制御装置に伝える時間
とを含む固有の遅延時間であり、倒れかのセクタをより
早くアクセスするためには、このキャップ時間分の余裕
をもたせておく必要がある。

バイト・アドレス・カウントＣが２０４８−に以上で且
つ４０９６に未満であれば、次の動作ステップ８３のと
ころに示されているように、開始セクタとしてセクタＯ
が選択され、その際の終了状況はＣＥ（チャネル終了）
−ＤＥ（装置終了）である。

制御装置は、参照番号８４で示されているギャップ時間
の間、実行されるべき転送動作（読取り又は書込み）を
指定するチャネルからの指令信号を侍っており、次いで
判断ステップ８５を含む待ちループに入る。

バイト・アドレス・カウントＣがＯになるとこの待ちル
ープから出て、チャネル及び制御装置は、ＣＣＷ２及び
ＩＤＡＷＩの制御０もとにバイトの転送を行なう。

このバイト転送は、チャネルが判断ステップ８７で２０
４８バイトの境界（セクタ境界）を検出するまで続けら
れる。

境界が検出されると、チャネルは動作ステップ８８でＩ
ＤＡＷ２にリンクする。

次の動作ステップ８９では、ＣＣＷ２及びＩＩ）ＡＷ２
の制御のもとに、バイト転送が続けられる。

チャネルは、判断ステップ９０で残余バイト・カウント
を調べ、これがＯになると動作のデータ転送段階を停止
する。

然る後、制御装置は動作ステップ９１でＣＥ−ＤＥ−８
Ｍの終了状況を生成する。

判断ステップ８２でバイト・アドレス・カウントＣが２
０４８−に未満又は４０９６−に以上（モジュロ４０９
６）であることが検出されると、制御装置は動作ステッ
プ９２でセクタ１を開始セクタとして選択し、ＣＥ−Ｄ
Ｅ−８Ｍの終了状況を生成する。

次いで制御装置はチャネルからの指令信号を待ち（ギャ
ップ時間９３）、そして判断ステップ９４を含む待ちル
ープに入る。

この待ちループは、バイト・アドレス・カウントＣが２
０４８になったときに終了し、次いで動作ステップ９５
で、ＣＣＷ３及びＩＤＡＷ２の制御のもとにバイト転送
が開始される。

このバイト転送は、チャネルが判断ステップ９６で２０
４８バイトの境界に達したことを検出するまで続けられ
る。

境界に達すると、チャネルは動作ステップ９７でＩＤＡ
Ｗ３にリンクする。

かくして残余バイト・カウントがＯになるまで、次の動
作ステップ９８でバイト転送が続けられる。

判断ステップ９９で残余バイト・カウントが０になった
ことが検出されると、４０９６バイト（１ページ）の転
送が完了したことになる。

チャネルはこれを制御装置に知らせ、制御装置は動作ス
テップ１００でＣＥ−ＤＥの終了状況を生成する。

以上の説明から明らかなように、本発明を実施しても、
通常の入出力チャネル（ここではＩＢＭシステム３６０
及びシステム３７０の入出力チャネルを意味する）は、
チャネル・プログラムが３つのＣＣＷを含んでいる点を
除くと、特別の修正を必要としない。

ただ本発明では、ロール・モードでの入出力動作をサポ
ートするために、ＣＣＷの通常の連鎖順序が変更される
ことがあるので、制御装置には第４図の動作を可能にす
る特別の論理回路が必要である。

この論理回路の一例を第５図に示す。

第５図の論理回路によって制御されるドラム・ファイル
１０は、第２図の例では本発明の理解を助けるために磁
気のドラムの形をとっているが、実際には第１図に示し
たようなＣＣＤメモリや磁気バルブ・メモリ等のいわゆ
る電子ドラム・ファイルが望ましい。

本例では、電子ドラム・ファイルを構成するメモリ・ア
レイは、非アクセス時には低速クロック（例えばＩＭＨ
ｚ）で再生され、データの読取り又は書込みは高速クロ
ック（例えば４ＭＨｚ）で行なわれるものとする。

従って、第５図の論理回路は、低速モード及び高速モー
ドの間ドラム・ファイル１０のバイト・アドレス・カウ
ントＣを各々追跡するための低速カウンタ１０１及び高
速カウンタ１０３を備えている。

チャネル４０から供給される１２ビツトのページ・アド
レスは母線１０４を介して比較回路１０５へ送られ、そ
こで現在アクセス可能なページ群のアドレスを保持して
いるアドレス・レジスフ１０６の内容と比較される。

不一致であればアンド・ゲーと１０７へゲート信号が印
加され、この結果低速カウンタ１０１の内容は、アンド
・ゲート１０７及びオア・ゲート１０８を通って高速カ
ウンタ１０３へ転送される。

高速カウンタ１０３の内容Ｃは比較回路１０９で２０４
８−Ｋ及び４０９６にと比較される。

もし２０４ ｓ−Ｋ＜Ｃ＜４０９６にであれば線１１０
が付勢され、従ってＣＣＷｌによるシーク・ページ動作
が完了して線１４０が付勢されると、アンド・ゲート１
１１が条件付けられる。

アンド・ゲ゛−ト１１１の出力はオア・ゲート１１２を
通って、ＣＣＷｌの終了時に終了状況ＣＥ−ＤＥを生成
するための制御信号として用いられる。

高速カウンタ１０３の内容Ｃは、０及び２０４８の値を
各々検出する解読回路１１３及び１１４にも供給される
。

解読回路１１３によってＣ−Ｏが検出されると（判断ス
テップ８５）、このときランチ１１６はまだセットされ
ていないので、アンド・ゲート１１５が条件付けられる
。

アンド・ゲ−１−１１５の出力はオア・ゲ゛−ト１１７
を通って、データ転送を開始するための開始信号となる
。

４０９６バイトのページ・データが転送されてしまうと
読取り／書込み完了線１１８が付勢され、これによりア
ンド・ゲート１１９が条件付けられるので、オア・ゲー
ト１２０の出力に、終了状況ＣＥ−ＤＥ−８Ｍを生成す
るための制御信号が生じる。

比較回路１０９でＣ〈２０４８−Ｋ又はＣ≧４０９６−
Ｋが検出された場合には線１２１に信号が発生されるの
で、ＣＣＷｌの実行完了時にアンド・ゲート１２２が条
件付けられ、これによりオア・ゲート１２０の出力に上
述の制御信号が生じる。

アンド・ゲート１２２の出力はラッチ１１６のセット人
力Ｓにも印加されてこれをセットする。

ランチ１１６がセットされると、解読回路１１４でＣ＝
２０４８が検出されたときにアンド・ゲ゛−ト１２３が
条件付けられ、これによりオア・ゲート１１７の出力に
開始信号が生じる。

データ転送が完了すると線１１８が付勢され、このとき
ランチ１１６がセットされているので、アンド・ゲート
１２４が条件付けられて、オア・ゲート１１２の出力に
ＣＥ−ＤＥ生成制御信号が生じる。

既に述べたように、再生は低速り田ツクで行なわれ（低
速モード）、読取り又は書込みが行なわれるときは、選
択されたループへのクロックは高速クロックへ切替えら
れる（高速モード）。

従って選択されたループについての読取り又は書込みが
終ったときには、高速モードで動作していたこのループ
のバイト位置は、低速モードでずつと再生されている他
のループのバイト位置と整列していない。

これを補償するためには、すべてのループのバイｔ−装
置が整列するまで、選択されたループで高速モードを続
ける必要がある。

この期間、制御装置及び入出力装置は゛キャッチ・アッ
プ″モードで動作する。

この間の高速モード・ループの追跡は補助高速カウンタ
１２７で行なわれる。

各入出力データ転送動作における高速モードが終了する
と、高速カウンタ１０３の内容は、図示していないゲー
ト手段を介して補助高速カウンタ１２７へ転送される。

補助高速カウンタ１２７は、キャッチ・アップ期間の間
選択されたループのバイト位置を追跡し、高速カウンタ
１０３及び他の回路が別のループに関する動作に対して
準備できるようにする。

キャッチ・アップ期間において、補助高速カウンタ１２
７で追跡中のループに関連するページへのシーク・ペー
ジ指令がチャネルから受取られると、アンド・ゲート１
０Ｔに代ってアンド・ゲート１２８が条件付けられるの
で（アドレス・レジスタ１０６にこのページのアドレス
がロードされている）、補助高速カウンタ１２７の内容
をアンド・ゲート１２８及びオア・ゲート１０８を介し
て高速カウンタ１０３へ転送することにより前述のデー
タ転送動作が開始される。

キャッチ・アップ期間は、補助高速カウンタ１２７の内
容が低速カウンタ１０１の内容に等しくなったときに終
了する。

この比較は、図示していない比較回路で行なわれる。

以上のように、本発明に従う待ち時間短縮方式は、既存
の標準チャネルが有している幾つかの機能、即ち指令連
鎖、状況修飾及びチャネル間接データ・アドレス指定を
利用するもので、チャネルに関する変更は、チャネル・
プログラムを３つのＣＣＷで構成することだけである。

制御装置は、ページにおいて現在アクセス可能なバイト
のアドレスの追跡、より早いアクセスが可能なセクタの
選択、及び選択されたセクタに基く異なった終了状況の
生成ができるものでなけれはならない。

各ページが４０９６バイトから成り且つ４ ＭＨｚのク
ロック・レート及び４Ｍバイト／秒のデータ転送レート
を有するＣＢＭに本発明を適用すると、最悪の場合の待
ち時間が１０２４マイクロ秒から５１２マイクロ秒に、
平均待ち時間が５１２マイクロ秒から２５６マイクロ秒
に各々短縮される。

これによる平均ページ転送時間の短縮割合は１６％であ
る。

以上、セクタの数が２の場合の実施例を説明してきたが
、プログラム及びハードウェアが複雑になってもよけれ
ば、各ページを３以上のセクタに分割することも可能で
ある。

【図面の簡単な説明】

第１図は本発明を適用し得る電子ドラム・ファイルの一
例を示すブロック図、第２図は電子ドラム・ファイルと
メイン・メモリの接続の様子を示すブロック図、第３図
は本発明で使用されるチャネル・プログラムの構造を示
すブロック図、第４図は制御装置及びチャネルの動作を
示す流れ図、第５図は第４図の動作を可能にするために
制御装置に備えられる論理回路のブロック図である。

Claims (1)

1. 【特許請求の範囲】 １ 複数の指令を含むチャネル・プログラムにおいて指
   令連鎖が可能であり且つ状況修飾条件が生じたときには
   指令実行順序が変更されるようになっているチャネルを
   介して、メイン・メモリとページ構成の大容量メモリと
   の間でデータ転送を行なわせる際に、該大容量メモリの
   待ち時間を短縮するためのデータ転送制御方式にして、 上記大容量メモリの各ページを複数のセクタに分割する
   と共に、上記データ転送を制御するチャネル・プログラ
   ムをページ指定用の第１指令及びセクタ毎に準備されて
   読取り又は書込みを指定する複数の第２指令で構成し、
   上記データ転送の開始に先立って最も早くアクセスでき
   るセクタを選択して上記第１指令から選択されたセクタ
   に対応する第２指令への指令連鎖を行ない、該連鎖され
   た第２指令の制御のもとに上記データ転送を選択された
   セクタのところから開始するようにしたことを特徴とす
   るデータ転送制御方式。 ２ 上記最も早くアクセスできるセクタは、上記大容量
   メモリにおいて現在アクセスが可能なアドレスと、各セ
   クタの境界アドレスと、上記データ転送が可能になるま
   での固有の遅延時間とに基づいて選択される特許請求の
   範囲第１項記載の制御方式。 ３ 上記第２指令は、各々単独でページ・データの転送
   を制御するために、読取り又は書込みの指定の他に、上
   記メイン・メモリにおける実ページ記憶域も指定するよ
   うになっている特許請求の範囲第１項又は第２項記載の
   制御方式。 ４ 上記実ページ記憶域は上記大容量メモリのページの
   セクタに対応して複数のブロックに分けられ、各々の対
   応するセクタとブロックの間で順次にデータ転送が行な
   われる特許請求の範囲第３項記載の制御方式。