JPS5832471A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5832471A
JPS5832471A JP57135063A JP13506382A JPS5832471A JP S5832471 A JPS5832471 A JP S5832471A JP 57135063 A JP57135063 A JP 57135063A JP 13506382 A JP13506382 A JP 13506382A JP S5832471 A JPS5832471 A JP S5832471A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
semiconductor device
layer
silicon
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57135063A
Other languages
English (en)
Other versions
JPH0139227B2 (ja
Inventor
ヤン・ブロエム
ウイルヘルムス・アントニウス・ペトラス・クラツセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS5832471A publication Critical patent/JPS5832471A/ja
Publication of JPH0139227B2 publication Critical patent/JPH0139227B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01314—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of Ge, C or of compounds of Si, Ge or C contacting the insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/918—Special or nonstandard dopant

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ドーピングされた多結晶珪素より成る部分を
有する回路素子を具える半導体本体をを有する半導体装
置に関するものである。
牛導体装置という言葉には例えばダイオードや、トラン
ジスタや、集積回路を含む。
多結晶珪素は、クリスタリットをＸ線分析により表示し
つる珪素である。クリスタリットの寸法は少くとも約１
５人である。
多結晶珪素中に粒界が存在するということは１この多結
晶珪素材料は電気的に不均質であるということを意味し
、無定形および単結晶の珪素（粒界が存在しない）は電
気的に均質である０牛導体装置においては、多結晶珪素
が多くの目的の為に、例えば牛導体本体上の拡散源とし
て、また例えばＭＯＳ　）ランジスタにおけるゲート電
極に対する導電材料として、また抵抗性材料として用い
られている。
これらの場合のすべてにおいては、導電性に影響を及ぼ
す不純物を多結晶珪素に与えることができ、この不純物
自体により一一晶珪素の導電性を決定するか、或いはこ
の不純物を牛導体本体に移送せしめつるようにするか、
或いはこれらの双方を行ないつるようにする。
多結晶珪素に関する間−は、例えば焼戻しや拡散の際に
通常そうであるような高温度での処理により牛導体装置
の安定性を少なくするとともに牛導体装置の再現性を悪
くするおそれがあるということである。
例えば、温度が上昇すると、結晶成長が多結晶珪素中に
容易に生じる。結晶寸法が多結晶層の厚さ程度になると
、多結晶珪素層の下に存在する基板が多結晶珪素層の腐
食時に不所望に腐食されるおそれがある。
本発明の目的の１つは、上述した問題を少くとも可成り
の程度無くすようにすることにある。
本発明は特に、ある物質を導入することにより゛多結晶
珪素の特性を改善しつるという事実を確かめ、かかる認
識を基に成したものである。
本発明は、ドーピングされた多結晶珪素より成る部分を
有する回ｉ素子を具える牛導体本体を有する牛導体装置
において、多結晶珪素に１００万分の１部（ｉ　ｐｐｍ
　＞よりも高い濃度で炭素をドーピングしたことを特徴
とする。
炭素をこの濃度範囲にすることにより多結晶珪素の特性
が安定となり且つ再現性に豊み、また多結晶珪素の粒子
寸法が、半導体装置の製造において通常用いられている
温度での処理にかかわらずほぼ一定に維持される。
単結晶珪素の成長に当っては１炭素含有量をできるだけ
少なく、好ましくは１　ｐｐｍ　（１０重置鳴）よりも
少なくする必要がある。その理由は、炭素含有量が多い
と単結晶材料を成長させるのが困難である為である。
無定形の珪素に炭素を加えて、高温度での処理によりこ
の材料中にクリスタリットが生じるのを防止することは
知られている。この場合、比較的多量の、すなわち約８
０重量囁までの炭素が用いられている◇ 更ニ、炭素でドーピングされた多結晶珪素の導電率は、
導電型を決定する不純物を多結晶珪素にドーピングする
ことにより特に好ましく調整することができる。
例えば燐の濃度が低い場合で、炭素の濃度範囲が比較的
低い場合には、炭素濃度が増大する（つれて多結晶珪素
の電気抵抗値およびその活性化エネルギーが減少すると
いうことを確かめた０これらの濃度が小さい場合、炭素
原子呼珪素のクリスタリットの境界に存在し、これらの
炭素原子により電荷キャリアの移動度を粒界を越える程
度に高めるものと思われる。隣の濃度が高くなると、わ
ずかな炭素濃度によって抵抗値に及ぼす影響がわずかと
なる。
多結晶珪素中の炭素の濃度が更に増大すると、多結晶珪
素の抵抗値およびその活性化エネルギーの双方があらゆ
る燐の濃度で増大する。このことは、炭化珪素および炭
素の双方またはいずれか一方が多結晶珪素のそばの第３
相として存在するということに関連するものと思われる
。上述した炭素含有量および上述した特性を有する多結
晶珪素を形成すると、粒子は一般に炭素含有量が低い場
合よりも小さくなる。
炭素濃度を更に増大させると、多結晶珪素の抵抗値およ
びその活性化エネルギーが再び減少する。
このように抵抗値が比較的低くなるということは、おそ
らく炭素のブリッジを経る導電性があることに関連する
ものと思われる。この場合、珪素は、特に形成温度を低
くした場合に、殆んど無定形となった。
本発明による半導体装置における多結晶珪素を以ってＭ
０８トランジスタのゲート電極を構成することができ、
或いはこの多結晶珪素により局部的に半導体本体上の抵
抗を形成することができる。
また、多結晶珪素を以って、例えば高電圧トランジスタ
におけるｐ−ｎ接合上の電荷を取出す抵抗層を構成する
ことができる。
本発明は更に、本発明による半導体装置を製造する方法
にも関するものである〇 この目的の為には、例えば形成された多結晶珪素層中に
炭素を注入することができる。炭素を珪素中に均一に分
布させる為には１注□入１時の電圧を処理の進行中連続
的に変化させて珪素中のいかなる個所においても所望の
炭素濃度が得られるようにする必要がある。実際には、
温度処理により縦索分布の均一性を敗勢することができ
ない。その理由は、炭素は高温度においてさえも珪素中
に極めてゆっくり拡散する為である。
本発明による半導体装置を製ａｙるに当っては、ドーピ
ングされた多結晶珪素を、７００°Ｃよりも高い温度で
気体状の珪素化合物および気体状の不飽和炭素化合物か
ら形成するのが好ましい。
多結晶珪素中に炭素を導入するにはアセチレンが極めて
適している。
また半導体装置を製造するに当っては、多結晶珪素を、
ドーピングされた領域を半導体本体中に得る為の拡散源
として用いることができる。
図面につき本発明を説明する。
第１および８図は本発明による方法により製造する半導
体装置の一部を順次の工程で示す断面図である。
例えばＭＯＢ　）ランジスタ゛普製造する場合（第１図
参照）、珪素より成る半導体本体ｌに、１ｗ造工程で通
常のようにして０．２μ調の厚さの二酸化珪素層８を設
け、この層２上に０．５μ■の厚さの多結晶珪素層８を
設ける。
本発明によれば、層８に１　ｐｐｍよりも高い濃度で炭
素をドーピングし、この層δは７００°Ｃよりも高い温
度で気体状の珪素化合物および気体状の不飽和炭素化合
物から形成する０ 炭素化合物としては、例えばアセチレン（０，Ｈ，）を
用いる。温度を８５０°Ｃとし、キャリアガスとしての
水素中にアセチレンを１０”’容量鳴の濃度で入れると
、層８の珪素の粒子寸法が０．１μ電で１層δ中の炭素
濃度は１０００　ｐｐｍ　（５Ｘ　１ｏ　　［子／ｅ−
”）となる。
この粒子寸法は、ＭＯＢ　）ランジスタのソース領域４
およびドレイン領域６を得る際の後の処理工程で殆んど
変化しない。
多結晶珪素層δには更に、導電型を決定する不純物をド
ーピングすることができる＠この不純物は層８の形成中
気体状のｐＨ８として存在させることができる。この不
純物は、既に形成されている多結晶珪素中に、Ｐｏｏｔ
、　ＩＩによる拡散によって或いはイオン注入によって
導入させることもできる０第２図を参照するに、層２お
よびδを部分的に除去することにより、ゲージ絶縁層６
およびゲート電極７を残存させ、ソース領域番およびド
レイン領域６を設け、ＭＯＢ　）ランジスタを得る為の
他の通常の処理を行なう。
多結晶層中に炭素が存在しない場合に、導電型を決定す
る不純物を多結晶珪素にドーピングするに際して熱処理
を用いると、この多結晶層中の結晶が可成り大きくなる
おそれがあり、これらの結晶が層の厚さに等しく或いは
この厚さよりも大きくなってしまうおそれがある。
多結晶層の上述した熱処理は通常酸素雰囲気中で行なわ
れ、多結晶層上に酸化珪素層が形成される。
グー）電極フは１珪素本体ｌ中に不純物を導入してソー
ス領域４およびドレイン領域すを得る際のマスクとして
も用いる。
上述した処理中に形成される酸化物層は腐食によりグー
）［Ｍから除去することができる。ゲート電極が粗粒子
状の結晶になると、ゲート電極の下のゲージ絶縁層も容
易に腐食され、ゲージ電極の後の金属化処理中に珪素本
体との短絡が生じるおそれがある。
この問題は本発明による牛導体装蓋および製造方法にお
いては生じない。本発明によれば、結晶寸法を充分小さ
く選択しつる多結晶珪素層が形成される。この粒子寸法
は後の熱処理中一定に維持され、大きくならない。
炭素をドーピングした多結晶珪素層は抵抗としても用い
ることができる。このようにすることは、単結晶半導体
本体中に抵抗を設ける場合よりも有利である。その理由
は、単結晶半導体本体中に抵抗を形成する為に必要とす
る領域を他の回路素子に対して用いることができる為で
ある。
従って、多結晶の抵抗を絶縁層上に設け、この抵抗を例
えば絶縁層にあけた孔を経てその下側の単結晶半導体本
体に接触させ氷か或いは抵抗上に存在させた絶縁層にあ
けた孔を経て抵抗上に存在する配線パターンに接触させ
るか、またはこれらの双方の接触を行なう。
多結晶珪素に炭素を１０１９原子／　Ｃａｌ”の濃度で
、また導電型を決定する不純物、例えば燐をドーピング
することにより、多結晶珪素の固有抵抗を１〜１０６Ω
備の範囲で調整することができる。
多結晶珪素中に炭素がない場合には、この領域の抵抗値
を適当な値にするのが困難である。このことは、炭素が
存在しない場合の抵抗値は結晶寸法に可成り依存すると
いう事実に関連する。
炭素が存在する場合には、抵抗値は高温度での後の処理
に殆んど依存しなくなった。従って、抵抗値および湿度
係数値の双方が一定であり、再現性に豊んだものとなる
。
せた、抵抗の寸法を適当に選択することにより、所望の
抵抗値を広い範囲で選択することができる◎炭素をドー
ピングした多結晶珪素層はｐ−ｎ接合上の表面安定化層
としても用いることができる◎この目的の為にはＪ高電
圧ダイオードおよびトランジスタにおいては、制御され
る漏洩通路をも形成する高オーム抵抗材料の層がしばし
ば望ましい〇抵抗値が１０１０Ω／口であり、結晶寸法
が０．１μ園であり、厚さが０．雪μ園であり、二酸化
珪素層を有する層は、高逆電圧で作動するｐ−ｎ接合に
対し適した表面安定化を達成するＯ 炭素をドーピングした多結晶珪素層は、半導体本体中に
ドーピング領域を形成する為の拡散源として用いること
ができるＯ この目的の為には、ゲージ電極および抵抗の製造に関連
して前述した多結晶珪素層が１マスク層上の導体細条と
して且つマスク層の孔内の拡散源としてしばしば設けら
れる。拡散処理後は、拡散源が半導体本体上の孔内の接
点として維持されるＯ拡散源の結晶寸法は小さく選択す
るとともに拡散処理中一定に維持される為、酸化物層を
多結晶珪素から除去する際、場合によって多結晶珪素の
下に存在する酸化物層が腐食されないＯ本発明は上述し
た例のみに限定されるものではない。
多結晶層を設けるのに適した温度は通常７００〜１００
０°Ｃの範囲であり、使用する圧力は一般に６５〜ｉ　
ｏ’　ｐａ　（パスカル）の範囲である０多結晶珪素が
設けられる半導体本体は例えばＡ１Ｂｖ材料を以って構
成することもできる。
【図面の簡単な説明】
第１および２図は本発明による方法により製造する半導
体装置の一部を順次の製造工程で示す断面図であるＯ １・・・半導体本体 ２・・・二酸化珪素層 ８・・・多結晶珪素層 ４・・・ソース領域 ６・・・ドレイン領域 ６・・・ゲート絶縁層 フ・・・ゲート電極

Claims (1)

  1. 【特許請求の範囲】 Ｌ　ドーピングされた多結晶珪素より成る部分を有する
    回路素子を具える半導体本体を有する半導体装置におい
    て、多結晶珪素に１００万部の１部（１ｐＩ）ｍ　）よ
    りも高い濃度で炭素をドーピングしたことを特徴とする
    半導体装１ｌＩＯ １特許請求の範囲ｌ記載の半導体装置において、多結晶
    珪素に更に、導電型を決定する不純物をドーピングした
    ことな特徴とする半導体装置。 龜　特許請求の範囲ｌまたは２に記載の半導体装置にお
    いて、多結晶珪素を以ってＭＯＳ　）ランジスタのゲー
    ジ電極を構成したことを特徴とする牛導体装置。 ｔ　特許請求の範囲１〜８のいずれか１つに記載の半導
    体装置において、多結晶珪素により局部的に半導体本体
    上の抵抗を形成したことを特徴とする牛導体装置。 ４　特許請求の範囲１−４のいずれか１つに記載の半導
    体装置において、多結晶珪素を以って抵抗層を構成した
    ことを特徴とする牛導体装置。 ａ　ドーピングされた多結晶珪素を、７００°Ｃよりも
    高い温度で気体状の珪素化合物および気体状の不飽和炭
    素化合物から形成することを特徴とする牛導体装置の製
    造方決。 Ｉ　特許請求の範囲６紀載の半導体装置の製造方法にお
    いて、炭素化合物をアセチレンとす□　ることを特徴と
    する半導体装置の製造方法〇＆　特許請求の範囲６また
    は７記載の半導体装置の製造方法において、半導体本体
    内にドーピングされた領域を形成する為に多結晶珪素を
    拡散源として用いることを特徴とする牛導体装置の製造
    方法。
JP57135063A 1981-08-03 1982-08-02 半導体装置の製造方法 Granted JPS5832471A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8103649 1981-08-03
NL8103649A NL8103649A (nl) 1981-08-03 1981-08-03 Halfgeleiderinrichting en werkwijze voor het vervaardigen van de halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
JPS5832471A true JPS5832471A (ja) 1983-02-25
JPH0139227B2 JPH0139227B2 (ja) 1989-08-18

Family

ID=19837888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57135063A Granted JPS5832471A (ja) 1981-08-03 1982-08-02 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US4891332A (ja)
EP (1) EP0073075B1 (ja)
JP (1) JPS5832471A (ja)
AU (1) AU552505B2 (ja)
CA (1) CA1217116A (ja)
DE (1) DE3277483D1 (ja)
NL (1) NL8103649A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3682021D1 (de) * 1985-10-23 1991-11-21 Hitachi Ltd Polysilizium-mos-transistor und verfahren zu seiner herstellung.
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
GB8908509D0 (en) * 1989-04-14 1989-06-01 Secr Defence Substitutional carbon in silicon
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
DE19652417A1 (de) * 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor
US5885861A (en) * 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
US6258067B1 (en) * 1998-12-08 2001-07-10 Smith & Nephew, Inc. Middle ear fluid aspirator
US6576535B2 (en) 2001-04-11 2003-06-10 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS
US6774019B2 (en) 2002-05-17 2004-08-10 International Business Machines Corporation Incorporation of an impurity into a thin film
CA2419216C (en) 2003-02-19 2005-03-01 Jan Nyquist Method and apparatus for joining plastic pipe
US7736968B2 (en) * 2008-10-27 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing poly-depletion through co-implanting carbon and nitrogen
US20120043600A1 (en) * 2010-08-18 2012-02-23 Van Der Vegt Henderikus Albert Floating-Gate Device and Method Therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691458A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Manufacturing of high-resistance element

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE666629A (ja) * 1964-08-04
US3497773A (en) * 1967-02-20 1970-02-24 Westinghouse Electric Corp Passive circuit elements
CH474863A (de) * 1968-06-20 1969-06-30 Centre Electron Horloger Verfahren zur Herstellung eines Zwischenproduktes für integrierte Schaltungen
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets
FR2257998B1 (ja) * 1974-01-10 1976-11-26 Commissariat Energie Atomique
DE2508802A1 (de) * 1975-02-28 1976-09-09 Siemens Ag Verfahren zum abscheiden von elementarem silicium
US4189826A (en) * 1977-03-07 1980-02-26 Eastman Kodak Company Silicon charge-handling device employing SiC electrodes
DE2836911C2 (de) * 1978-08-23 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Passivierungsschicht für Halbleiterbauelemente
US4329699A (en) * 1979-03-26 1982-05-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JPS5693375A (en) * 1979-12-26 1981-07-28 Shunpei Yamazaki Photoelectric conversion device
FR2485810A1 (fr) * 1980-06-24 1981-12-31 Thomson Csf Procede de realisation d'une couche contenant du silicium et dispositif de conversion photo-electrique mettant en oeuvre ce procede
US4439463A (en) * 1982-02-18 1984-03-27 Atlantic Richfield Company Plasma assisted deposition system
JPS58171832A (ja) * 1982-03-31 1983-10-08 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691458A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Manufacturing of high-resistance element

Also Published As

Publication number Publication date
US4891332A (en) 1990-01-02
CA1217116A (en) 1987-01-27
EP0073075A3 (en) 1984-08-22
EP0073075B1 (en) 1987-10-14
NL8103649A (nl) 1983-03-01
JPH0139227B2 (ja) 1989-08-18
DE3277483D1 (en) 1987-11-19
AU8660182A (en) 1983-02-10
EP0073075A2 (en) 1983-03-02
AU552505B2 (en) 1986-06-05

Similar Documents

Publication Publication Date Title
EP0090963B1 (en) Method for making polycrystalline silicon film resistors
US5275872A (en) Polycrystalline silicon thin film transistor
KR910000019B1 (ko) 다결정 실리콘 저항기 제조방법
KR920008033B1 (ko) 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층
JPS61500753A (ja) 導電性シリコンサブストレ−トを製造する方法
JPS5832471A (ja) 半導体装置の製造方法
US3528168A (en) Method of making a semiconductor device
US3434021A (en) Insulated gate field effect transistor
KR930010982B1 (ko) 반도체장치의 제조방법
US4435898A (en) Method for making a base etched transistor integrated circuit
US5682052A (en) Method for forming isolated intra-polycrystalline silicon structure
US3943555A (en) SOS Bipolar transistor
JP2612040B2 (ja) β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法
US3755026A (en) Method of making a semiconductor device having tunnel oxide contacts
KR940008571B1 (ko) 반도체장치의 제조방법
US3579391A (en) Method of producing dielectric isolation for monolithic circuit
EP0178004B1 (en) A bipolar hetero-junction transistor and method of producing the same
US4872040A (en) Self-aligned heterojunction transistor
US4851359A (en) Method of producing an electrical resistor by implanting a semiconductor material with rare gas
JPS5867031A (ja) 半導体集積回路とその製造方法
US4329703A (en) Lateral PNP transistor
JPH0685247A (ja) 絶縁ゲイト型半導体装置およびその作製方法
JPH0195552A (ja) モノリシック集積半導体装置の製造方法
JP2003197550A (ja) 半導体装置及びその製造方法
KR20040050588A (ko) 단전자 소자, 그 제조 방법 및 단전자 소자와 ｍｏｓ트랜지스터를 동시에 형성하는 제조방법