JPH0139227B2 - - Google Patents

Info

Publication number
JPH0139227B2
JPH0139227B2 JP57135063A JP13506382A JPH0139227B2 JP H0139227 B2 JPH0139227 B2 JP H0139227B2 JP 57135063 A JP57135063 A JP 57135063A JP 13506382 A JP13506382 A JP 13506382A JP H0139227 B2 JPH0139227 B2 JP H0139227B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
carbon
layer
silicon
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57135063A
Other languages
English (en)
Other versions
JPS5832471A (ja
Inventor
Buroemu Yan
Antoniusu Petorasu Kuratsusen Uiruherumusu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5832471A publication Critical patent/JPS5832471A/ja
Publication of JPH0139227B2 publication Critical patent/JPH0139227B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01314—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of Ge, C or of compounds of Si, Ge or C contacting the insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/918—Special or nonstandard dopant

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、炭素がドーピングされた多結晶珪素
を以つて一部を構成した回路素子を具える半導体
本体を有する半導体装置に関するものである。
半導体装置という言葉には例えばダイオード
や、トランジスタや、集積回路を含む。
多結晶珪素は、クリスタリツトをＸ線分析によ
り表示しうる珪素である。クリスタリツトの寸法
は少くとも約15Åである。
多結晶珪素中に粒界が存在するということは、
この多結晶珪素材料は電気的に不均質であるとい
うことを意味し、無定形および単結晶の珪素（粒
界が存在しない）は電気的に均質である。
半導体装置においては、多結晶珪素が多くの目
的の為に、例えば半導体本体上の拡散源として、
また例えばMOSトランジスタにおけるゲート電
極に対する導電材料として、また抵抗性材料とし
て用いられている。
これらの場合のすべてにおいては、導電性に影
響を及ぼす不純物を多結晶珪素に与えることがで
き、この不純物自体により多結晶珪素の導電性を
決定するか、或いはこの不純物を半導体本体に移
送せしめうるようにするか、或いはこれらの双方
を行ないうるようにする。
多結晶珪素に関する問題は、例えば焼戻しや拡
散の際に通常そうであるような高温度での処理に
より半導体装置の安定性を少なくするとともに半
導体装置の再現性を悪くするおそれがあるという
ことである。
例えば、温度が上昇すると、結晶成長が多結晶
珪素中に容易に生じる。結晶寸法が多結晶層の厚
さ程度になると、多結晶珪素層の下に存在する基
板が多結晶珪素層の腐食時に不所望に腐食される
おそれがある。
また不純物がドーピングされた多結晶珪素を形
成するには、例えば形成された多結晶珪素層中に
炭素を注入することができる。炭素を珪素中に均
一に分布させる為には、注入時の電圧を処理の進
行中連続的に変化させて珪素中のいかなる個所に
おいても所望の炭素濃度が得られるようにする必
要がある。実際には、温度処理により炭素分布の
均一性を改善することができない。その理由は、
炭素は高温度においてさえも珪素中に極めてゆつ
くり拡散する為である。従つてこの方法は面倒で
あり費用も嵩む。
本発明の目的の１つは、上述した問題を少くと
も可成りの程度無くすようにすることにある。
本発明は特に、ある物質を導入することにより
多結晶珪素の特性を改善しうるという事実を確か
め、かかる認識を基に成したものである。
本発明は、炭素がドーピングされた多結晶珪素
を以つて一部を構成した回路素子を具える半導体
本体を有する半導体装置を製造するに当り、700
〜1000℃の範囲内の温度で、珪素化合物および炭
素化合物を含有する気体から、炭素がドーピング
された多結晶珪素を形成することを特徴とする。
炭素を100万分の１部（1ppm）よりも高い濃度
範囲にすることにより多結晶珪素の特性が安定と
なり且つ再現性に豊み、また多結晶珪素の粒子寸
法が、半導体装置の製造において通常用いられて
いる温度での処理にかかわらず、ほぼ一定に維持
される。
単結晶珪素の成長に当つては、炭素含有量をで
きるだけ少なく、好ましくは1ppm（10-4重量％）
よりも少なくする必要がある。その理由は、炭素
含有量が多いと単結晶材料を成長させるのが困難
である為である。
無定形の珪素に炭素を加えて、高温度での処理
によりこの材料中にクリスタリツトが生じるのを
防止することは知られている。この場合、比較的
多量の、すなわち約20重量％までの炭素が用いら
れている。
更に、炭素でドーピングされた多結晶珪素の導
電率は、導電型を決定する不純物を多結晶珪素に
ドーピングすることにより特に好ましく調整する
ことができる。
例えば燐の濃度が低い場合で、炭素の濃度範囲
が比較的低い場合には、炭素濃度が増大するにつ
れて多結晶珪素の電気抵抗値およびその活性化エ
ネルギーが減少するということを確かめた。これ
らの濃度が小さい場合、炭素原子は珪素のクリス
タリツトの境界に存在し、これらの炭素原子によ
り電荷キヤリアの移動度を粒度を越える程度に高
めるものと思われる。隣の濃度が高くなると、わ
ずかな炭素濃度によつて抵抗値に及ぼす影響がわ
ずかとなる。
多結晶珪素中の炭素の濃度が更に増大すると、
多結晶珪素の抵抗値およびその活性化エネルギー
の双方があらゆる燐の濃度で増大する。このこと
は、炭化珪素および炭素の双方またはいずれか一
方が多結晶珪素のそばの第２相として存在すると
いうことに関連するものと思われる。上述した炭
素含有量および上述した特性を有する多結晶珪素
を形成すると、粒子は一般に炭素含有量が低い場
合よりも小さくなる。
炭素濃度を更に増大させると、多結晶珪素の抵
抗値およびその活性化エネルギーが再び減少す
る。このように抵抗値が比較的低くなるというこ
とは、おそらく炭素のブリツジを経る導電性があ
ることに関連するものと思われる。この場合、珪
素は、特に形成温度を低くした場合に、殆んど無
定形となつた。
本発明による半導体装置における多結晶珪素を
以つてMOSトランジスタのゲート電極を構成す
ることができ、或いはこの多結晶珪素により局部
的に半導体本体上の抵抗を形成することができ
る。
また、多結晶珪素を以つて、例えば高電圧トラ
ンジスタにおけるｐ−ｎ接合上の電荷を取出す抵
抗層を構成することができる。
多結晶珪素中に炭素を導入するにはアセチレン
が極めて適している。
また半導体装置を製造するに当つては、多結晶
珪素を、ドーピングされた領域を半導体本体中に
得る為の拡散源として用いることができる。
図面につき本発明を説明する。
第１および２図は本発明による方法により製造
する半導体装置の一部を順次の工程で示す断面図
である。
例えばMOSトランジスタを製造する場合（第
１図参照）、珪素より成る半導体本体１に１製造
工程で通常のようにして0.2μｍの厚さの二酸化珪
素層２を設け、この層２上に0.5μｍの厚さの多結
晶珪素３を設ける。
本発明によれば、層３に1ppmよりも高い濃度
で炭素をドーピングし、この層３は700℃よりも
高い温度で気体状の珪素化合物および気体状の不
飽和炭素化合物から形成する。
炭素化合物としては、例えばアセチレン
（C2H2）を用いる。温度を850℃とし、キヤリア
ガスとしての水素中にアセチレンを10-3容量％の
濃度で入れると、層３の珪素の粒子寸法が0.1μｍ
で、層３中の炭素度は1000ppm（５×1019原子／
cm3）となる。
この粒子寸法は、MOSトランジスタのソース
領域４およびドレイン領域５を得る際の後の処理
工程で殆んど変化しない。
多結晶珪素層３には更に、導電型を決定する不
純物をドーピングすることができる。この不純物
は層３の形成中気体状のPH3として存在させるこ
とができる。この不純物は、既に形成されている
多結晶珪素中に、POCl3源による拡散によつて或
いはイオン注入によつて導入させることもでき
る。
第２図を参照するに、層２および３を部分的に
除去することにより、ゲート絶縁層６およびゲー
ト電極７を残存させ、ソース領域４およびドレイ
ン領域５を設けMOSトランジスタを得る為の他
の通常の処理を行なう。
多結晶層中に炭素が存在しない場合に、導電型
を決定する不純物を多結晶珪素にドーピングする
に際して熱処理を用いると、この多結晶層中の結
晶が可成り大きくなるおそれがあり、これらの結
晶が層の厚さに等しく或いはこの厚さよりも大き
くなつてしまうおそれがある。
多結晶層の上述した熱処理は通常酸素雰囲気中
で行なわれ、多結晶層上に酸化珪素層が形成され
る。
ゲート電極７は、珪素本体１中に不純物を導入
してソース領域４およびドレイン領域５を得る際
のマスクとしても用いる。
上述した処理中に形成される酸化物層は腐食に
よりゲート電極から除去することができる。ゲー
ト電極が粗粒子状の結晶になると、ゲート電極の
下のゲート絶縁層も容易に腐食され、ゲート電極
の後の金属化処理中に珪素本体との短絡が生じる
おそれがある。
この問題は本発明による半導体装置および製造
方法においては生じない。本発明によれば、結晶
寸法を充分小さく選択しうる多結晶珪素層が形成
される。この粒子寸法は後の熱処理中一定に維持
され、大きくならない。
炭素をドーピングした多結晶珪素層は抵抗とし
ても用いることができる。このようにすること
は、単結晶半導体本体中に抵抗を設ける場合より
も有利である。その理由は、単結晶半導体本体中
に抵抗を形成する為に必要とする領域を他の回路
素子に対して用いることができる為である。
従つて、多結晶の抵抗を絶縁層上に設け、この
抵抗を例えば絶縁層にあけた孔を経てその下側の
単結晶半導体本体に接触させるか或いは抵抗上に
存在させた絶縁層にあけた孔を経て抵抗上に存在
する配線パターンに接触させるか、またはこれら
の双方の接触を行なう。
多結晶珪素に炭素を1019原子／cm3の濃度で、ま
た導電型を決定する不純物、例えば燐をドーピン
グすることにより、多結晶珪素の固有抵抗を１〜
105Ωcmの範囲で調整することができる。
多結晶珪素中に炭素がない場合には、この領域
の抵抗値を適当な値にするのが困難である。この
ことは、炭素が存在しない場合の抵抗値は結晶寸
法に可成り依存するという事実に関連する。
炭素が存在する場合には、抵抗値は高温度での
後の処理に殆んど依存しなくなつた。従つて、抵
抗値および温度係数値の双方が一定であり、再現
性に豊んだものとなる。
また、抵抗の寸法を適当に選択することによ
り、所望の抵抗値を広い範囲で選択することがで
きる。
炭素をドーピングした多結晶珪素層はｐ−ｎ接
合上の表面安定化層としても用いることができ
る。この目的の為には、高電圧ダイオードおよび
トランジスタにおいては、制御される漏洩通路を
も形成する高オーム抵抗材料の層がしばしば望ま
しい。抵抗値が1010Ω／□であり、結晶寸法が
0.1μｍであり、厚さが0.2μｍであり、二酸化珪素
層を有する層は、高逆電圧で作動するｐ−ｎ接合
に対し適した表面安定化を達成する。
炭素をドーピングした多結晶珪素層は、半導体
本体中にドーピング領域を形成する為の拡散源と
して用いることができる。
この目的の為には、ゲート電極および抵抗の製
造に関連して前述した多結晶珪素層が、マスク層
上の導体細条として且つマスク層の孔内の拡散源
としてしばしば設けられる。拡散処理後は、拡散
源が半導体本体上の孔内の接点として維持され
る。
拡散源の結晶寸法は小さく選択するとともに拡
散処理中一定に維持される為、酸化物層を多結晶
珪素から除去する際、場合によつて多結晶珪素の
下に存在する酸化物層が腐食されない。
本発明は上述した例のみに限定されるものでは
ない。
多結晶層を設けるのに適した温度は通常700〜
1000℃の範囲であり、使用する圧力は一般に65〜
105Pa（パスカル）の範囲である。
多結晶珪素が設けられる半導体本体は例えば
A〓B〓材料を以つて構成することもできる。
【図面の簡単な説明】
第１および２図は本発明による方法により製造
する半導体装置の一部を順次の製造工程で示す断
面図である。 １……半導体本体、２……二酸化珪素層、３…
…多結晶珪素層、４……ソース領域、５……ドレ
イン領域、６……ゲート絶縁層、７……ゲート電
極。

Claims (1)

  1. 【特許請求の範囲】 １ 炭素がドーピングされた多結晶珪素を以つて
    一部を構成した回路素子を具える半導体本体を有
    する半導体装置を製造するに当り、700〜1000℃
    の範囲内の温度で、珪素化合物および炭素化合物
    を含有する気体から、炭素がドーピングされた多
    結晶珪素を形成することを特徴とする半導体装置
    の製造方法。 ２ 特許請求の範囲第１項に記載の半導体装置の
    製造方法において、前記の炭素化合物としてアセ
    チレンを用いることを特徴とする半導体装置の製
    造方法。
JP57135063A 1981-08-03 1982-08-02 半導体装置の製造方法 Granted JPS5832471A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8103649 1981-08-03
NL8103649A NL8103649A (nl) 1981-08-03 1981-08-03 Halfgeleiderinrichting en werkwijze voor het vervaardigen van de halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
JPS5832471A JPS5832471A (ja) 1983-02-25
JPH0139227B2 true JPH0139227B2 (ja) 1989-08-18

Family

ID=19837888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57135063A Granted JPS5832471A (ja) 1981-08-03 1982-08-02 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US4891332A (ja)
EP (1) EP0073075B1 (ja)
JP (1) JPS5832471A (ja)
AU (1) AU552505B2 (ja)
CA (1) CA1217116A (ja)
DE (1) DE3277483D1 (ja)
NL (1) NL8103649A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3682021D1 (de) * 1985-10-23 1991-11-21 Hitachi Ltd Polysilizium-mos-transistor und verfahren zu seiner herstellung.
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
GB8908509D0 (en) * 1989-04-14 1989-06-01 Secr Defence Substitutional carbon in silicon
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
DE19652417A1 (de) * 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor
US5885861A (en) * 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
US6258067B1 (en) * 1998-12-08 2001-07-10 Smith & Nephew, Inc. Middle ear fluid aspirator
US6576535B2 (en) 2001-04-11 2003-06-10 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS
US6774019B2 (en) * 2002-05-17 2004-08-10 International Business Machines Corporation Incorporation of an impurity into a thin film
CA2419216C (en) 2003-02-19 2005-03-01 Jan Nyquist Method and apparatus for joining plastic pipe
US7736968B2 (en) * 2008-10-27 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing poly-depletion through co-implanting carbon and nitrogen
US20120043600A1 (en) * 2010-08-18 2012-02-23 Van Der Vegt Henderikus Albert Floating-Gate Device and Method Therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE666629A (ja) * 1964-08-04
US3497773A (en) * 1967-02-20 1970-02-24 Westinghouse Electric Corp Passive circuit elements
CH474863A (de) * 1968-06-20 1969-06-30 Centre Electron Horloger Verfahren zur Herstellung eines Zwischenproduktes für integrierte Schaltungen
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets
FR2257998B1 (ja) * 1974-01-10 1976-11-26 Commissariat Energie Atomique
DE2508802A1 (de) * 1975-02-28 1976-09-09 Siemens Ag Verfahren zum abscheiden von elementarem silicium
US4189826A (en) * 1977-03-07 1980-02-26 Eastman Kodak Company Silicon charge-handling device employing SiC electrodes
DE2836911C2 (de) * 1978-08-23 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Passivierungsschicht für Halbleiterbauelemente
US4329699A (en) * 1979-03-26 1982-05-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JPS5693375A (en) * 1979-12-26 1981-07-28 Shunpei Yamazaki Photoelectric conversion device
JPS5691458A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Manufacturing of high-resistance element
FR2485810A1 (fr) * 1980-06-24 1981-12-31 Thomson Csf Procede de realisation d'une couche contenant du silicium et dispositif de conversion photo-electrique mettant en oeuvre ce procede
US4439463A (en) * 1982-02-18 1984-03-27 Atlantic Richfield Company Plasma assisted deposition system
JPS58171832A (ja) * 1982-03-31 1983-10-08 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS5832471A (ja) 1983-02-25
AU8660182A (en) 1983-02-10
DE3277483D1 (en) 1987-11-19
US4891332A (en) 1990-01-02
EP0073075B1 (en) 1987-10-14
NL8103649A (nl) 1983-03-01
EP0073075A3 (en) 1984-08-22
EP0073075A2 (en) 1983-03-02
AU552505B2 (en) 1986-06-05
CA1217116A (en) 1987-01-27

Similar Documents

Publication Publication Date Title
US5275872A (en) Polycrystalline silicon thin film transistor
EP0090963B1 (en) Method for making polycrystalline silicon film resistors
KR910000019B1 (ko) 다결정 실리콘 저항기 제조방법
US4001869A (en) Mos-capacitor for integrated circuits
US3320485A (en) Dielectric isolation for monolithic circuit
US4236294A (en) High performance bipolar device and method for making same
JPH0754825B2 (ja) 部分的誘電体分離半導体装置
GB1565990A (en) Semiconductor device having a passivated surface
US3434021A (en) Insulated gate field effect transistor
EP0167249B1 (en) Method of making a polysilicon resistor with low thermal activation energy
US5015593A (en) Method of manufacturing semiconductor device
JPH0139227B2 (ja)
US5682052A (en) Method for forming isolated intra-polycrystalline silicon structure
JPH0614532B2 (ja) 多結晶半導体材料中に抵抗体を形成する方法
EP0145926B1 (en) Polysilicon resistors compensated with double ion-implantation
US3943555A (en) SOS Bipolar transistor
US3579391A (en) Method of producing dielectric isolation for monolithic circuit
JP2799304B2 (ja) 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法
KR890016686A (ko) 용해도 한계를 초과하는 레벨로 도핑된 영역을 갖는 반도체장치
EP0077737A2 (en) Low capacitance field effect transistor
US4109272A (en) Lateral bipolar transistor
US4851359A (en) Method of producing an electrical resistor by implanting a semiconductor material with rare gas
US12191300B2 (en) Integrated circuit structure with resistive semiconductor material for back well
US11749747B2 (en) Bipolar transistor structure with collector on polycrystalline isolation layer and methods to form same
JP3727482B2 (ja) 半導体装置の製造方法