JPS5832499B2 - ハンドウタイソウチノ セイホウ - Google Patents
ハンドウタイソウチノ セイホウInfo
- Publication number
- JPS5832499B2 JPS5832499B2 JP9636474A JP9636474A JPS5832499B2 JP S5832499 B2 JPS5832499 B2 JP S5832499B2 JP 9636474 A JP9636474 A JP 9636474A JP 9636474 A JP9636474 A JP 9636474A JP S5832499 B2 JPS5832499 B2 JP S5832499B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gas
- mis
- insulating layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置、特にシリコン酸化物層を有する
半導体装置の製法に係わる。
半導体装置の製法に係わる。
単体半導体素子或いは半導体集積回路のような半導体装
置に於て、シリコン半導体基体の表面に表面の安定化及
び絶縁としてのいわゆるパッシベーション用として、或
いは、いわゆるＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏ
ｒ−８ｅｍｉｃｏｎｄｕｃｔｏｒ ）構造を有する例え
ばＭ■Ｓトランジスタのゲート部の絶縁層としてシリコ
ン酸化物層が用いられるが、この場合、その閾値電圧は
一般に低く、例えば表面安定化或いは絶縁のためにシリ
コン酸化物を形成する場合、この酸化物層下の半導体基
体表面に反転層による寄生チャンネルが発生してしまっ
たり或いは例えば集積回路に於て、このシリコン酸化物
層上に内部配線の如き金属層が存在すると、この金属層
に比較的低い電圧が与えられる場合でも之の下に寄生チ
ャンネルが発生して回路素子間が短絡されてしまうなど
の欠点がある。
置に於て、シリコン半導体基体の表面に表面の安定化及
び絶縁としてのいわゆるパッシベーション用として、或
いは、いわゆるＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏ
ｒ−８ｅｍｉｃｏｎｄｕｃｔｏｒ ）構造を有する例え
ばＭ■Ｓトランジスタのゲート部の絶縁層としてシリコ
ン酸化物層が用いられるが、この場合、その閾値電圧は
一般に低く、例えば表面安定化或いは絶縁のためにシリ
コン酸化物を形成する場合、この酸化物層下の半導体基
体表面に反転層による寄生チャンネルが発生してしまっ
たり或いは例えば集積回路に於て、このシリコン酸化物
層上に内部配線の如き金属層が存在すると、この金属層
に比較的低い電圧が与えられる場合でも之の下に寄生チ
ャンネルが発生して回路素子間が短絡されてしまうなど
の欠点がある。
ところが、このシリコン酸化物層中にゲルマニウムを含
有させるときは、その閾値電圧を大きくすることができ
る。
有させるときは、その閾値電圧を大きくすることができ
る。
又、例えば同一の半導体基体に閾値電圧を異にする複数
のＭＩＳトランジスタを形成する場合に於ても、各ＭＩ
Ｓトランジスタのゲート絶縁層に対するゲルマニウムの
含有量を変えることによって各トランジスタのデー１一
部の閾値電圧を変えることができる。
のＭＩＳトランジスタを形成する場合に於ても、各ＭＩ
Ｓトランジスタのゲート絶縁層に対するゲルマニウムの
含有量を変えることによって各トランジスタのデー１一
部の閾値電圧を変えることができる。
本発明は、このように半導体基体上にゲルマニウムを含
むシリコン酸化物層を形成するに当って特殊の方法を採
ることによって、大巾に閾値電圧が異るシリコン酸化物
層を得ることのできる半導体装置の製法を提供せんとす
るものである。
むシリコン酸化物層を形成するに当って特殊の方法を採
ることによって、大巾に閾値電圧が異るシリコン酸化物
層を得ることのできる半導体装置の製法を提供せんとす
るものである。
即ち、本発明に於ては、シラン（ＳｉｎＨ２ｎ＋２）例
えばＳ Ｉ Ｈ４、又はハロゲン化シラン例えば、Ｓ
Ｉ Ｈ２Ｃｌ ２と、ゲルマニウム化合物気体例えばＧ
ｅ（、？４と、酸化のための気体、例えば炭酸ガスＣＯ
２と、キャリアガスとしての水素ガスＨ２又は窒素ガス
Ｎ３との混合気体を、例えば９００℃に加熱された半導
体基体、例えばシリコン基体表面に送り、この基体表面
にゲルマニウムＧｅが含まれたシリコン酸化物層を生成
する。
えばＳ Ｉ Ｈ４、又はハロゲン化シラン例えば、Ｓ
Ｉ Ｈ２Ｃｌ ２と、ゲルマニウム化合物気体例えばＧ
ｅ（、？４と、酸化のための気体、例えば炭酸ガスＣＯ
２と、キャリアガスとしての水素ガスＨ２又は窒素ガス
Ｎ３との混合気体を、例えば９００℃に加熱された半導
体基体、例えばシリコン基体表面に送り、この基体表面
にゲルマニウムＧｅが含まれたシリコン酸化物層を生成
する。
このように形成したＧｅを含むＳｉＯ２層は、そのＧｅ
の含有量によってその閾値電圧ｖｔｈが変化する。
の含有量によってその閾値電圧ｖｔｈが変化する。
第１図は上述した方法で９００℃に於て半導体基体上に
Ｇｅを含むＳｉＯ２層を生成した場合の、この基体に送
る気体のうちＣＯ２の量を一定にして、ゲルマニウム化
合物気体としてのＧｅＣｌ ４のＳｉＨ４又はＳｉ■■
２Ｃ１２に対する割合と、得られたＳｉＯ□層の閾値電
圧との関係を測定した曲線で、同図中曲線１０はＮ２キ
ャリアガスを用いた場合であり、曲線１１はＮ２キャリ
アガスを用いた場合である。
Ｇｅを含むＳｉＯ２層を生成した場合の、この基体に送
る気体のうちＣＯ２の量を一定にして、ゲルマニウム化
合物気体としてのＧｅＣｌ ４のＳｉＨ４又はＳｉ■■
２Ｃ１２に対する割合と、得られたＳｉＯ□層の閾値電
圧との関係を測定した曲線で、同図中曲線１０はＮ２キ
ャリアガスを用いた場合であり、曲線１１はＮ２キャリ
アガスを用いた場合である。
これより明らかなように、特にＨ２キャリアガスを用い
るときは、ＧｅＣ？４の量、即ちＧｅの含有量によって
ｖｔｈが大きく変化する。
るときは、ＧｅＣ？４の量、即ちＧｅの含有量によって
ｖｔｈが大きく変化する。
第２図を参照して本発明によってＮチャンネル形のＭＩ
Ｓトランジスタを得る場合の一実施例を説明する。
Ｓトランジスタを得る場合の一実施例を説明する。
第２図Ａに示す如く、Ｐ形の例えばシリコン基体１を用
意し、之を反応炉中に配置し、この基体１を９００℃に
加熱した状態で反応炉中に上述したように、例えばＳｉ
Ｈ２と、Ｇｅ Ｃ１４と、ＣＯ２との各気体をＮ２キャ
リアガスによって送り込む。
意し、之を反応炉中に配置し、この基体１を９００℃に
加熱した状態で反応炉中に上述したように、例えばＳｉ
Ｈ２と、Ｇｅ Ｃ１４と、ＣＯ２との各気体をＮ２キャ
リアガスによって送り込む。
かくすると、基体１の表面にＧｅを含むＳｉＯ２より成
るパッシベーション用の絶縁層２が堆積生成される。
るパッシベーション用の絶縁層２が堆積生成される。
次いで、第２図Ｂに示す如く、この基体１の一主面１ａ
上のＧｅを含む８６０２層２に、フォトエツチングによ
ってソース及びドレイン領域の拡散窓３ｓ及び３ｄを穿
設し、２等窓３ｓ及び３ｄを通じてＮ形の不純物を拡散
してソース及びドレイン各領域４ｓ及び４ｄを形成する
。
上のＧｅを含む８６０２層２に、フォトエツチングによ
ってソース及びドレイン領域の拡散窓３ｓ及び３ｄを穿
設し、２等窓３ｓ及び３ｄを通じてＮ形の不純物を拡散
してソース及びドレイン各領域４ｓ及び４ｄを形成する
。
２１は２等領域４ｓ及び４ｄの拡散処理時に生成された
酸化物皮膜である。
酸化物皮膜である。
その後、第２図Ｃに示す如く、基体１の主面１ａ上のソ
ース及びドレイン各領域４ｓ及び４ｄ間上のゲート絶縁
層を形成すべき部分のＧｅを含む８６０２層２をフォト
エツチングによって除去して窓３ｇを穿設する。
ース及びドレイン各領域４ｓ及び４ｄ間上のゲート絶縁
層を形成すべき部分のＧｅを含む８６０２層２をフォト
エツチングによって除去して窓３ｇを穿設する。
第２図りに示す如く、基体１の窓３ｇを通じて外部に露
出した面１ａを例えば熱酸化して所要の厚みを有するＳ
１０２層より成るゲート絶縁層５を形成する。
出した面１ａを例えば熱酸化して所要の厚みを有するＳ
１０２層より成るゲート絶縁層５を形成する。
その後、第２図Ｅに示す如く、ソース及びドレイン各領
域４ｓ及び４ｄ上の酸化物層、例えば酸化物層２１をフ
ォトエツチングによって除去して夫々電極窓を形成し、
２等電極窓を通じて各領域４ｓ及び４ｄ上に夫々ソース
及びドレイン各電極６ｓ及び６ｄをオーミックに被着す
ると共に、ゲート絶縁層５上にゲート電極６ｇを被着す
る。
域４ｓ及び４ｄ上の酸化物層、例えば酸化物層２１をフ
ォトエツチングによって除去して夫々電極窓を形成し、
２等電極窓を通じて各領域４ｓ及び４ｄ上に夫々ソース
及びドレイン各電極６ｓ及び６ｄをオーミックに被着す
ると共に、ゲート絶縁層５上にゲート電極６ｇを被着す
る。
かくすると、Ｎチャンネル形のＭＩＳトランジスタ７が
得られる。
得られる。
このように構成されたＭＩＳトランジスタγは、そのＧ
ｅを含む８６０２層２が、ＳｉＯ２層より成るゲート絶
縁層５に比し、その閾値電圧が犬となる。
ｅを含む８６０２層２が、ＳｉＯ２層より成るゲート絶
縁層５に比し、その閾値電圧が犬となる。
したがって、このようにして得たＭＩＳ ｌ−ランジス
タフは、そのゲートの閾値電圧を所望の比較的小さい電
圧とするも、ゲート部以外のいわゆるフィールド部に於
ける表面保護のためのＳｉＯ２絶縁層２に於ては、Ｇｅ
の含有量を犬とすることによってその閾値電圧を犬とす
ることができるのでこの層２下に寄生チャンネルが発生
するを阻止でき、之による漏洩電流の増加を回避できる
ものである。
タフは、そのゲートの閾値電圧を所望の比較的小さい電
圧とするも、ゲート部以外のいわゆるフィールド部に於
ける表面保護のためのＳｉＯ２絶縁層２に於ては、Ｇｅ
の含有量を犬とすることによってその閾値電圧を犬とす
ることができるのでこの層２下に寄生チャンネルが発生
するを阻止でき、之による漏洩電流の増加を回避できる
ものである。
上述の例は半導体基体に１つのＭＩＳトランジスタを形
成した場合であるが、集積回路に於けるハツシヘーショ
ン用即ちフィールド部のＳ ｔ ０２ 層を得る場合に
本発明を適用すれば、寄生チャンネルによる回路素子間
の短絡を回避することができる。
成した場合であるが、集積回路に於けるハツシヘーショ
ン用即ちフィールド部のＳ ｔ ０２ 層を得る場合に
本発明を適用すれば、寄生チャンネルによる回路素子間
の短絡を回避することができる。
又、本発明は共通の半導体基体に閾値電圧の異る複数の
ＭＩＳトランジスタを形成する場合に適用することがで
き、この場合は、各ＭＩＳトランジスタのゲート絶縁層
として夫々Ｇｅの含有量を異にするＳｉＯ２層より構成
する。
ＭＩＳトランジスタを形成する場合に適用することがで
き、この場合は、各ＭＩＳトランジスタのゲート絶縁層
として夫々Ｇｅの含有量を異にするＳｉＯ２層より構成
する。
或いは、第３図に示すようにＰチャンネル形のＭＩＳト
ランジスタＰ−ＭＩＳと、Ｎチャンネル形のＭＩＳトラ
ンジスタＮ−ＭＩＳとを共通の半導体基体に形成するい
わゆるコンプリメンタリ形のＭＩＳ）ランジスタの集積
回路を得る場合に適用することもできる。
ランジスタＰ−ＭＩＳと、Ｎチャンネル形のＭＩＳトラ
ンジスタＮ−ＭＩＳとを共通の半導体基体に形成するい
わゆるコンプリメンタリ形のＭＩＳ）ランジスタの集積
回路を得る場合に適用することもできる。
図示の例では、Ｎ形の半導体基体２１の一主面２１ａに
臨んでその一部にＰ形の島領域２２を形成し、この領域
２２上にＮ形のソース領域２３ｄを形成し、周領域２３
ｓ及び２３ｄ間上にゲート絶縁層２４が被着され、之の
上にゲート電極２５ｇが形成される。
臨んでその一部にＰ形の島領域２２を形成し、この領域
２２上にＮ形のソース領域２３ｄを形成し、周領域２３
ｓ及び２３ｄ間上にゲート絶縁層２４が被着され、之の
上にゲート電極２５ｇが形成される。
領域２３ｓ及び２３ｄ上には、夫々ソース電極２５ｓ及
びドレイン電極２５ｄが夫々オーミックに被着されて、
Ｎチャンネル形のＭＩＳトランジスタＮ−ＭＩＳが形成
される。
びドレイン電極２５ｄが夫々オーミックに被着されて、
Ｎチャンネル形のＭＩＳトランジスタＮ−ＭＩＳが形成
される。
又、基体２１の島領域２２が形成されていない部分に、
Ｐ形のソース領域２６ｓとドレイン領域２６ｄとが夫々
形成され、周領域２６ｓ及び２６ｄ間上には、ゲート絶
縁層２７が形成され之の上にゲート電極２８ｇが形成さ
れ、領域２６ｓ及び２６ｄ上には夫々ソース電極２８ｓ
及び２８ｄが形成されて、Ｐチャンネル形のＭＩＳトラ
ンジスタＰ−ＭＩＳが形成される。
Ｐ形のソース領域２６ｓとドレイン領域２６ｄとが夫々
形成され、周領域２６ｓ及び２６ｄ間上には、ゲート絶
縁層２７が形成され之の上にゲート電極２８ｇが形成さ
れ、領域２６ｓ及び２６ｄ上には夫々ソース電極２８ｓ
及び２８ｄが形成されて、Ｐチャンネル形のＭＩＳトラ
ンジスタＰ−ＭＩＳが形成される。
基体２１の面２１ａ上の他部にはパッシベーション用の
絶絶縁２９が形成される。
絶絶縁２９が形成される。
このような半導体装置を得る場合に、本発明製法を適用
して、各絶縁層２４．２７及び２９のＧｅの添加量を設
定することによってパッシベーション用の絶縁層２９に
於てその閾値電圧を最も犬とし、他の絶縁層２４，２γ
のＧｅの添加量を本発明製法によって変化させるとか或
いは倒れか一方にはＧｅを添加しないようにすることに
よって両ＭＩＳ ｌ−ランジスタの閾値電圧を異ならし
めることができる。
して、各絶縁層２４．２７及び２９のＧｅの添加量を設
定することによってパッシベーション用の絶縁層２９に
於てその閾値電圧を最も犬とし、他の絶縁層２４，２γ
のＧｅの添加量を本発明製法によって変化させるとか或
いは倒れか一方にはＧｅを添加しないようにすることに
よって両ＭＩＳ ｌ−ランジスタの閾値電圧を異ならし
めることができる。
上述の如く本発明製法によれば、閾値電圧の制御を行う
ことができるので、各種の半導体装置を得る場合に適用
することによって、従来のように、例えば寄生チャンネ
ルの発生を阻止するためにチャンネルストッパーを設け
たり、或いは絶縁層の厚みを大きくする要を回避でき、
チャンネルストッパ・−を設ける場合に於ける集積度の
低下”を回避でき、又、絶縁層の厚みを大きくすること
による熱歪の発生等を有効に回避できる。
ことができるので、各種の半導体装置を得る場合に適用
することによって、従来のように、例えば寄生チャンネ
ルの発生を阻止するためにチャンネルストッパーを設け
たり、或いは絶縁層の厚みを大きくする要を回避でき、
チャンネルストッパ・−を設ける場合に於ける集積度の
低下”を回避でき、又、絶縁層の厚みを大きくすること
による熱歪の発生等を有効に回避できる。
第１図は本発明製法の説明に供するＧｅ化合物気体の送
り量と閾値電圧の関係を示す測定曲線、第２図は本発明
製法の一例の工程図、第３図は本発明製法を適用すら半
導体装置の一例の拡大断面図である。 １及び２１は半導体基体、２及び２９はパッシベーショ
ン用の絶縁層、４ｓ 、２３ｓ及び２６ｓは夫々ソース
領域、４ｄ 、２３ｄ及び２６ｄは夫々ドレイン領域、
５，２４及び２１は夫々ゲート絶縁層、６ｓ 、２５ｓ
及び２８ｓは夫々ソース電極、６ｄ 、２５ａ及び２８
ｄは夫々ドレイン電極、６ｇ、２５ｇ及び２８ｇは夫々
ゲート電極である。
り量と閾値電圧の関係を示す測定曲線、第２図は本発明
製法の一例の工程図、第３図は本発明製法を適用すら半
導体装置の一例の拡大断面図である。 １及び２１は半導体基体、２及び２９はパッシベーショ
ン用の絶縁層、４ｓ 、２３ｓ及び２６ｓは夫々ソース
領域、４ｄ 、２３ｄ及び２６ｄは夫々ドレイン領域、
５，２４及び２１は夫々ゲート絶縁層、６ｓ 、２５ｓ
及び２８ｓは夫々ソース電極、６ｄ 、２５ａ及び２８
ｄは夫々ドレイン電極、６ｇ、２５ｇ及び２８ｇは夫々
ゲート電極である。
Claims (1)
- １ 半導体表面にシラン又はハロゲン化シランと、ゲル
マニウム化合物気体と、酸化のための気体と、キャリア
ガスとの混合気体を送り、該混合気体により上記半導体
表面にゲルマニウムを含むシリコン酸化物層を形成する
半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9636474A JPS5832499B2 (ja) | 1974-08-22 | 1974-08-22 | ハンドウタイソウチノ セイホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9636474A JPS5832499B2 (ja) | 1974-08-22 | 1974-08-22 | ハンドウタイソウチノ セイホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5124179A JPS5124179A (en) | 1976-02-26 |
| JPS5832499B2 true JPS5832499B2 (ja) | 1983-07-13 |
Family
ID=14162917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9636474A Expired JPS5832499B2 (ja) | 1974-08-22 | 1974-08-22 | ハンドウタイソウチノ セイホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832499B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63253290A (ja) * | 1987-03-24 | 1988-10-20 | ゼネラル・エレクトリック・カンパニイ | 薄壁チャンネル |
-
1974
- 1974-08-22 JP JP9636474A patent/JPS5832499B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63253290A (ja) * | 1987-03-24 | 1988-10-20 | ゼネラル・エレクトリック・カンパニイ | 薄壁チャンネル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5124179A (en) | 1976-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162892A (en) | Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer | |
| JPS5910073B2 (ja) | シリコン・ゲ−トｍｏｓ型半導体装置の製造方法 | |
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| JPS5832499B2 (ja) | ハンドウタイソウチノ セイホウ | |
| TR21961A (tr) | Bir yari iletken cihaz yapmaya mahsus usuel | |
| CA1218470A (en) | Semiconductor device with polycrystalline silicon active region and ic including semiconductor device | |
| JPH04276662A (ja) | 半導体装置の製造方法 | |
| JPS61190981A (ja) | 半導体装置 | |
| JPH0350771A (ja) | 半導体装置 | |
| JPS61172339A (ja) | 半導体装置の製造方法 | |
| JPS61100967A (ja) | 薄膜トランジスタの製造方法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JPS5940307B2 (ja) | 絶縁ゲ−ト形電界効果トランジスタの製法 | |
| JP2000223711A5 (ja) | ||
| JPS59220972A (ja) | Ｍｏｓ形半導体装置およびその製造方法 | |
| JPS60143658A (ja) | 相補形絶縁ゲート電界効果トランジスタ集積回路 | |
| JPS6132462A (ja) | 半導体装置の製造方法 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPS5837946A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JP2002033485A (ja) | Ｔｆｔ型液晶表示装置およびその製造方法 | |
| JPH0645434A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH01164062A (ja) | 半導体装置の製造方法 | |
| JPS5858772A (ja) | Ｍｎｏｓ記憶素子を有する集積回路の製造方法 | |
| JPS61278163A (ja) | 薄膜トランジスタの製造方法 | |
| JPS628553A (ja) | 半導体装置 |