JPS583301Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS583301Y2 JPS583301Y2 JP1977146543U JP14654377U JPS583301Y2 JP S583301 Y2 JPS583301 Y2 JP S583301Y2 JP 1977146543 U JP1977146543 U JP 1977146543U JP 14654377 U JP14654377 U JP 14654377U JP S583301 Y2 JPS583301 Y2 JP S583301Y2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- junction
- layer
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置、さらに詳しく言えばシリコン表面
に寄生チャンネルが生じないように表面チャンネルスト
ッパーを施こした高耐圧プレーナ形半導体装置に関する
。
に寄生チャンネルが生じないように表面チャンネルスト
ッパーを施こした高耐圧プレーナ形半導体装置に関する
。
高耐圧プレーナ形半導体装置では、ＰＮ接合表面を被覆
する純縁膜が高耐圧分布を良好に得るために、一般に表
面電荷密度が低くなるような方法、および条件に選んで
形成されること、半導体装置の動作バイアスが高くなる
ことのために、Ｓｉ表面に寄生チャネルが生じ易い。
する純縁膜が高耐圧分布を良好に得るために、一般に表
面電荷密度が低くなるような方法、および条件に選んで
形成されること、半導体装置の動作バイアスが高くなる
ことのために、Ｓｉ表面に寄生チャネルが生じ易い。
特に、等価的にＭＯＳＦＥＴが構成され、チャネルリー
ク電流が生じるときに、問題となる。
ク電流が生じるときに、問題となる。
対策としては寄生ＭＯ８ＦＥＴがターンオンしないよう
に寄生チャネルのどこか一部に、高ターンオン電圧化を
有する領域を設ければよいわけで、従来、寄生チャネル
の生じる領域の１部にバルクと同電導形不純物による高
濃度領域を設ける方法がよく使用されている。
に寄生チャネルのどこか一部に、高ターンオン電圧化を
有する領域を設ければよいわけで、従来、寄生チャネル
の生じる領域の１部にバルクと同電導形不純物による高
濃度領域を設ける方法がよく使用されている。
この方法は高不純物濃度にすることによる寄生ＭＯ８Ｆ
ＥＴの高ターンオン電圧化を期待しているわけであるが
、熱拡散工程を経過すると濃度が低下する高濃度領域は
普通、比較的拡散工程の終わりに近いところで形成され
るため、高不純物濃度領域表面を被覆する５１０２膜は
一般に薄くなる。
ＥＴの高ターンオン電圧化を期待しているわけであるが
、熱拡散工程を経過すると濃度が低下する高濃度領域は
普通、比較的拡散工程の終わりに近いところで形成され
るため、高不純物濃度領域表面を被覆する５１０２膜は
一般に薄くなる。
ＭＯＳＦＥＴのターンオン電圧ｖＴは（１）式からも分
かるように、基板の不純物濃度の他に、絶縁膜の容量に
も関係するため、上記の方法では十分高い、ターンオン
電圧■Ｔが常に得られるとは限らない。
かるように、基板の不純物濃度の他に、絶縁膜の容量に
も関係するため、上記の方法では十分高い、ターンオン
電圧■Ｔが常に得られるとは限らない。
ＶＦＢ’フラットバンド電圧 φＦ：フエルミ電位ＱＢ
：バルタ電荷量 ＣｏＸ：絶縁膜容量また、膜厚が薄い
だけに高濃度領域表面は外部イオン汚染に対して保護効
果も少ない。
：バルタ電荷量 ＣｏＸ：絶縁膜容量また、膜厚が薄い
だけに高濃度領域表面は外部イオン汚染に対して保護効
果も少ない。
寄生ＭＯ８ＦＥＴ動作が生じるのは表面構造において等
価的にＭＯ８構造が成立するためであるとも云える。
価的にＭＯ８構造が成立するためであるとも云える。
表面チャネルを切断したい部分の表面に等価的ＭＯ８構
造が成立し得ない表面構造にすれば、上記高濃度法と同
様な効果が得られる。
造が成立し得ない表面構造にすれば、上記高濃度法と同
様な効果が得られる。
そのような方法として種々前らなれるが、外部イオン汚
染に対する表面保護効果を持たせることも配慮するとメ
タル（Ｍｅｔａｌ）−シリコン（Ｓｉｌｉ−ｃｏｎ ）
構造（以下ＭＳ構造と呼ぶ）にするのが実用性が高いと
考えられる。
染に対する表面保護効果を持たせることも配慮するとメ
タル（Ｍｅｔａｌ）−シリコン（Ｓｉｌｉ−ｃｏｎ ）
構造（以下ＭＳ構造と呼ぶ）にするのが実用性が高いと
考えられる。
本考案の目的は、上記考察に基づき、ＭＳ構造により動
作を安定化できる半導体装置を提供することにある。
作を安定化できる半導体装置を提供することにある。
前記目的を達成するために本考案による半導体装置は、
素子内に複数個のＰＮ接合を有し、接合表面を絶縁膜に
て被覆するプレーナ形サイリスクにおいて、阻止ＰＮ接
合の低不純物濃度側表面近傍に、前記素子Ｐ Ｎ接合を
全周にわたって平面的に完全に取り囲むように基板にオ
ーム性接続した金属層を設けて構成されている。
素子内に複数個のＰＮ接合を有し、接合表面を絶縁膜に
て被覆するプレーナ形サイリスクにおいて、阻止ＰＮ接
合の低不純物濃度側表面近傍に、前記素子Ｐ Ｎ接合を
全周にわたって平面的に完全に取り囲むように基板にオ
ーム性接続した金属層を設けて構成されている。
Ｆ記構成によれば外部イオン汚染に対する充分な保護効
果を持たセた状態で等測的ＭＯ８構造が成立するのを阻
止することができ本考案の目的を完全に達成することが
できる。
果を持たセた状態で等測的ＭＯ８構造が成立するのを阻
止することができ本考案の目的を完全に達成することが
できる。
以−ト図面を参照して本考案をさらに詳しく説明する。
第１図は横型ン□シ・−ナサイリスタに本髭案による〜
ＩＳ構造を実施した例を示すもので、製造」：程は以下
の通りになる。
ＩＳ構造を実施した例を示すもので、製造」：程は以下
の通りになる。
先ず、Ｎ形単結晶シリコン基板１の両面に５ｉ０２膜２
ａ、２ｂ（２ｂは記載なし）を形成し、裏面５ｉｎ２膜
’ｌ ｂをフォトレジストで保護し、表面５ｉＯＪ２ａ
の所定の部分にフォトエツチング技術で孔を開け、ボロ
ン等Ｐ形不純物を数ミクロンメートルないし、十数ミク
ロン熱拡散し、拡散層３ａおよび３ｂを形成する。
ａ、２ｂ（２ｂは記載なし）を形成し、裏面５ｉｎ２膜
’ｌ ｂをフォトレジストで保護し、表面５ｉＯＪ２ａ
の所定の部分にフォトエツチング技術で孔を開け、ボロ
ン等Ｐ形不純物を数ミクロンメートルないし、十数ミク
ロン熱拡散し、拡散層３ａおよび３ｂを形成する。
熱拡散中Ｓ ｉ ０２膜２ａの孔には新しい５ｉ０２膜
（記載なし）が形成される。
（記載なし）が形成される。
再びフォトエツチング技術により、拡散層３ｂの中の所
定部分とスクライブライン相当部分の８１０２膜２ａに
孔を開ける。
定部分とスクライブライン相当部分の８１０２膜２ａに
孔を開ける。
そのとき裏面のＳ ｒ ０２膜２ｂは除去する。
リン等Ｎ形不純物を熱波ＲＩＩＬ、拡散層４ａ、４ｂを
第１図のように形成する。
第１図のように形成する。
熱拡散中孔には新しいＳｉｎ、、膜が形成される。
さらに５１０２膜２ａの所定の部分にフォトエツチング
技術により、孔を開け、リン等Ｎ形不純物を熱拡散し、
拡散層５を形成する。
技術により、孔を開け、リン等Ｎ形不純物を熱拡散し、
拡散層５を形成する。
スクライブ線、および拡散層３ａ、３ｂ、４゜５の所定
の部分のＳｉｎ、、膜２ａにフォトエツチング技術によ
り孔を開け、メタライズ技術によりＡ−１等単層もしく
は、Ｐ ｔ −Ｔ ｉ −Ａ ｕ等多層のアノード電極
６ａ、カソード電極６ｂ、ケート電極６Ｃおよびメタル
リング７を形成する。
の部分のＳｉｎ、、膜２ａにフォトエツチング技術によ
り孔を開け、メタライズ技術によりＡ−１等単層もしく
は、Ｐ ｔ −Ｔ ｉ −Ａ ｕ等多層のアノード電極
６ａ、カソード電極６ｂ、ケート電極６Ｃおよびメタル
リング７を形成する。
ここで形成されたメタルリング７は本考案の構造による
ものであり、拡散層５を介して、基板１とオーム性接続
されている。
ものであり、拡散層５を介して、基板１とオーム性接続
されている。
このＭＳ構造は基板１とメタルリング７が、拡散層５を
介してオーム性接続し、その表面構造がメタル−シリコ
ン構造になっていることか重要であり、また第１図の場
合では拡散層３ａと基板１とからなるＰＮ接合を完全に
取り囲んでいることが必要である。
介してオーム性接続し、その表面構造がメタル−シリコ
ン構造になっていることか重要であり、また第１図の場
合では拡散層３ａと基板１とからなるＰＮ接合を完全に
取り囲んでいることが必要である。
この部分に形成された基板より高濃度な拡散層５の主た
る働きは、寄主チャネルを切断することではなく、メタ
ルリング７がオーム性接続するように高表面濃度をうえ
るために設けるものである。
る働きは、寄主チャネルを切断することではなく、メタ
ルリング７がオーム性接続するように高表面濃度をうえ
るために設けるものである。
したがってＮ形不純物濃度が比較的高く、メタルリング
γが直接オーム性接続する場合は拡散層５を形成する必
要はない。
γが直接オーム性接続する場合は拡散層５を形成する必
要はない。
本実施例ではＮ形波散層４ａ、４ｂと層５に態別に形成
したが、この方法に限られるものではなく、Ｌ記の説明
の主旨に従うものであれば他の方法でもよく、例えば、
両者を同時に形成してもよいことは勿論である。
したが、この方法に限られるものではなく、Ｌ記の説明
の主旨に従うものであれば他の方法でもよく、例えば、
両者を同時に形成してもよいことは勿論である。
同時に形成した場合、拡散層５は１三表面に対して平行
な方向へ向っても熱拡散するので、所定の耐圧を得るた
めには、Ｆｌｊ ３ ａと層３ｂをより離して形成する
必要がある。
な方向へ向っても熱拡散するので、所定の耐圧を得るた
めには、Ｆｌｊ ３ ａと層３ｂをより離して形成する
必要がある。
またそれに起因する素子設計上の不都合が生じる場合も
ある。
ある。
第２図は縦形プし・−ナサイリスクに本考案によるＭＳ
構造を実施したもので、製造工程は以ドの通りである。
構造を実施したもので、製造工程は以ドの通りである。
Ｎ形単緋晶シリコン基板１の両面に５Ｉ０２膜２ａ１お
よび２ｂ（２ｂは記載なし）を形成し、フォトエツチン
グ技術により５ｔ０２膜２ａ 、２ｂに局部的に孔を開
け、ボロン等Ｐ形不純物を選択的に両相］より熱拡散し
、拡散層３ａ。
よび２ｂ（２ｂは記載なし）を形成し、フォトエツチン
グ技術により５ｔ０２膜２ａ 、２ｂに局部的に孔を開
け、ボロン等Ｐ形不純物を選択的に両相］より熱拡散し
、拡散層３ａ。
および３ａ２を第２図に示したように拡散層３ａ。
と層３ａ２は基板中央でぶつかるように形成する。
拡散中、ＳＩＯ□膜２ａ、２ｂの孔には新しいＳｉＯ２
膜が形成する。
膜が形成する。
フォトエツチング技術により、５ｉ０２膜２ａに孔を開
ける。
ける。
そのとき裏面のＳｉＯ□膜２ｂを全面除去する。
ボロン等Ｐ形不純物を熱拡散し、層３ｂおよび層３ａ３
を形成する。
を形成する。
拡散中裏面およびＳｉｎ、、膜２ａの孔には新しいＳｉ
Ｏ□膜が形成される。
Ｏ□膜が形成される。
裏面をフォトシ・シストで保護し、表面のＳ Ｉ０２膜
２ａの所定の位置に孔を開け、リン等Ｎ形不純物を拡散
し層４ａ、４ｂおよび５を形成する。
２ａの所定の位置に孔を開け、リン等Ｎ形不純物を拡散
し層４ａ、４ｂおよび５を形成する。
ここで形成される層４ａはカソード、層５は本考案によ
る後述のメタルリンクをＳｉ表面とオーム性接続させる
ために必要な表面濃度を与えるために設けるものである
。
る後述のメタルリンクをＳｉ表面とオーム性接続させる
ために必要な表面濃度を与えるために設けるものである
。
この拡散層５は本実施例のように、層４ａ、４ｂと同時
に形成することに限る必要はなく、それらより浅い拡散
層として別に形成してもよい。
に形成することに限る必要はなく、それらより浅い拡散
層として別に形成してもよい。
さらにフォトエツチング技術によりＳ ＋ ０２膜２ａ
に層３１）。
に層３１）。
４ａおよび５に接続する孔およびスクライブ線の８１露
出部分を設け、Ａ Ｉ ％、単層、もしくはＰｔＴｉ−
Ａｕ等多層の電極５ｃ 、６ｂおよびメタルリング７を
メタライズ技術により形成する。
出部分を設け、Ａ Ｉ ％、単層、もしくはＰｔＴｉ−
Ａｕ等多層の電極５ｃ 、６ｂおよびメタルリング７を
メタライズ技術により形成する。
ここで形成された電極６ｃはゲート、電極６ｂはカソー
ドであり、メタルリング７は、本考案の構造によるもの
である。
ドであり、メタルリング７は、本考案の構造によるもの
である。
この第２図に示すサイリスクは縦形であるからアノード
電極は第２図の３ａ３の部分に形成される。
電極は第２図の３ａ３の部分に形成される。
メタルリング７の主要な働きは第１図の実施例で述べた
のと同じく表面層に層３ａ、をソース、層３ｂをドレイ
ンとして、もしくはその逆の形で生ずる寄生ＭＯ８ＦＥ
Ｔの表面チャネルを切断し、半導体装置の特性を安定化
させることにある。
のと同じく表面層に層３ａ、をソース、層３ｂをドレイ
ンとして、もしくはその逆の形で生ずる寄生ＭＯ８ＦＥ
Ｔの表面チャネルを切断し、半導体装置の特性を安定化
させることにある。
本実施例の場合もＭＳ表面構造を与えるメタルリング７
は層３ａ、と基板１、もしくは層３ｂと基板１とよりな
る阻止ＰＮ接合を取り囲むように設けることが必要であ
る。
は層３ａ、と基板１、もしくは層３ｂと基板１とよりな
る阻止ＰＮ接合を取り囲むように設けることが必要であ
る。
第２図の実施例について得られた測定結果を発明の詳細
な説明の末尾に掲載した表１に示す。
な説明の末尾に掲載した表１に示す。
この表からいずれの作製条件の半導体装置においても、
本考案による構造が顕著な効果を得ていることがわかる
。
本考案による構造が顕著な効果を得ていることがわかる
。
なお、メタルリング７は第２図の実施例のように、電極
６ｃ、６ｄと同一材料、同時形成に限る必要はなく、別
途、異質の材料にて形成してもよい。
６ｃ、６ｄと同一材料、同時形成に限る必要はなく、別
途、異質の材料にて形成してもよい。
以上詳しく説明したように本考案による判導体装置はＭ
Ｓ構造を形成するメタルリングが阻止ＰＮ接合低不純物
濃度側表面でシリコン基板とオーム性接続されかつＰＮ
接合を取り囲むように設けであるので、Ｓｉ表面層に生
ずる寄生チャンネルを切断することが可能となり等側内
ＭＯ８構造が成立するのを阻止することができる。
Ｓ構造を形成するメタルリングが阻止ＰＮ接合低不純物
濃度側表面でシリコン基板とオーム性接続されかつＰＮ
接合を取り囲むように設けであるので、Ｓｉ表面層に生
ずる寄生チャンネルを切断することが可能となり等側内
ＭＯ８構造が成立するのを阻止することができる。
また半導体製造過程において高不純物濃度領域表面を被
覆するＳｉＯ２膜を薄くしないように配慮して製作でき
るので、外部イオン汚染に対する充分な表面保護効果を
維持することもできる。
覆するＳｉＯ２膜を薄くしないように配慮して製作でき
るので、外部イオン汚染に対する充分な表面保護効果を
維持することもできる。
なお本実施例ではプレーナサイリスクにＭＳ構造を施こ
したが、本実施例に限らず横形ＰＮＰトランジスタおよ
び高耐圧半導体集積回路の表面に生じる種々の寄生ＭＯ
８ＦＥＴのターンオンを阻止するためにも応用できる。
したが、本実施例に限らず横形ＰＮＰトランジスタおよ
び高耐圧半導体集積回路の表面に生じる種々の寄生ＭＯ
８ＦＥＴのターンオンを阻止するためにも応用できる。
第１図は本考案によるＭＳ構造を横形プレーナサイリス
クに実施した例を示す構造図、第２図は本考案によるＭ
Ｓ構造を縦形プレーナサイリスクに実施した例を示す構
造図である。 １・・・・・・Ｎ形シリコン単結晶基板、膜、３ａ、３
ｂ・・・・・・Ｐ漸拡散層、３３ａ３・・・・・−Ｐ漸
拡散層、４ ａ ＋ ４ ｂ ＋散層、６ａ、６ｂ、６
ｃ・・・・・・電極、リング。 ２ａ・・・・・・絶縁 ａｌ、３ａ２＋ ５・・・・・・Ｎ形波 ７・・・・・・メタル
クに実施した例を示す構造図、第２図は本考案によるＭ
Ｓ構造を縦形プレーナサイリスクに実施した例を示す構
造図である。 １・・・・・・Ｎ形シリコン単結晶基板、膜、３ａ、３
ｂ・・・・・・Ｐ漸拡散層、３３ａ３・・・・・−Ｐ漸
拡散層、４ ａ ＋ ４ ｂ ＋散層、６ａ、６ｂ、６
ｃ・・・・・・電極、リング。 ２ａ・・・・・・絶縁 ａｌ、３ａ２＋ ５・・・・・・Ｎ形波 ７・・・・・・メタル
Claims (1)
- 素子内に複数個のＰＮ接合を有し、接合表面を絶縁膜に
て被覆するプレーナ形サイリスクにおいて、阻止ＰＮ接
合の低不純物濃度側表面近傍に、前記阻止ＰＮ接合を全
周にわたって平面的に完全に取り囲むように基板にオー
ム性接続した金属層が設けられていることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977146543U JPS583301Y2 (ja) | 1977-11-01 | 1977-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977146543U JPS583301Y2 (ja) | 1977-11-01 | 1977-11-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5472479U JPS5472479U (ja) | 1979-05-23 |
| JPS583301Y2 true JPS583301Y2 (ja) | 1983-01-20 |
Family
ID=29127149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977146543U Expired JPS583301Y2 (ja) | 1977-11-01 | 1977-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583301Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158873A (en) * | 1974-11-19 | 1976-05-22 | Matsushita Electronics Corp | Handotaisochino seizohoho |
-
1977
- 1977-11-01 JP JP1977146543U patent/JPS583301Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5472479U (ja) | 1979-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0427712B2 (ja) | ||
| US3560278A (en) | Alignment process for fabricating semiconductor devices | |
| KR100297703B1 (ko) | 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법 | |
| JP3357804B2 (ja) | 半導体装置とその製造方法 | |
| US3398335A (en) | Transistor structure with an emitter region epitaxially grown over the base region | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS583301Y2 (ja) | 半導体装置 | |
| US4060827A (en) | Semiconductor device and a method of making the same | |
| US4942446A (en) | Semiconductor device for switching, and the manufacturing method therefor | |
| US20220262913A1 (en) | Vertical-conduction silicon carbide mosfet device having improved gate biasing structure and manufacturing process thereof | |
| US3579814A (en) | Method for fabricating a semiconductor device having an epitaxially grown region | |
| US3585465A (en) | Microwave power transistor with a base region having low-and-high-conductivity portions | |
| JPH0366815B2 (ja) | ||
| JPS6394667A (ja) | 半導体集積回路 | |
| JPS6031268Y2 (ja) | プレ−ナ形サイリスタ | |
| JP3435171B2 (ja) | 高耐圧半導体素子 | |
| JPS61289667A (ja) | 半導体装置およびその製造方法 | |
| US3506890A (en) | Field effect semiconductor device having channel stopping means | |
| JPS5835363B2 (ja) | 半導体装置の製法 | |
| JPS601871A (ja) | 高耐圧半導体装置 | |
| JPH11145151A (ja) | 半絶縁ポリシリコン膜を用いた電力半導体装置 | |
| JPS61166040A (ja) | 半導体素子 | |
| KR940010314A (ko) | 반도체장치 및 그의 제조방법 | |
| JPS5891641A (ja) | 高耐圧半導体装置 | |
| JPS6025272A (ja) | 絶縁ゲ−ト電界効果型トランジスタ |