JPS601871A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPS601871A JPS601871A JP58110418A JP11041883A JPS601871A JP S601871 A JPS601871 A JP S601871A JP 58110418 A JP58110418 A JP 58110418A JP 11041883 A JP11041883 A JP 11041883A JP S601871 A JPS601871 A JP S601871A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- field plate
- field
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/112—Field plates comprising multiple field plate segments
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はフィールドプレートを有するダイオード、トラ
ンジスタ等の高耐圧半導体装置に関する。
ンジスタ等の高耐圧半導体装置に関する。
従来技術
ブレーナ構造の半導体装置を高耐圧化するために、5i
02等の絶縁層の上にフィールドプレートを設けること
がある。しかし、フィールドグレート構造を採用すると
、フィールドプレートの先端部の下の絶縁物が破壊する
という新たな問題が生じ、あまり大きな耐圧向上の効果
を得ることが出来ない。またフィールドプレート効果が
得られるように絶縁層を薄く形成するために、外部から
の汚染の影響(例えばパッケージ内の残留電荷の影響)
を受け易く、耐圧特性が不安定になるという欠点があっ
た。
02等の絶縁層の上にフィールドプレートを設けること
がある。しかし、フィールドグレート構造を採用すると
、フィールドプレートの先端部の下の絶縁物が破壊する
という新たな問題が生じ、あまり大きな耐圧向上の効果
を得ることが出来ない。またフィールドプレート効果が
得られるように絶縁層を薄く形成するために、外部から
の汚染の影響(例えばパッケージ内の残留電荷の影響)
を受け易く、耐圧特性が不安定になるという欠点があっ
た。
この点を解決するために、第1図に示すようなフィール
ドプレート構造が提案されている。この第1図に示すフ
ィールドプレート構造のプレーナ十 + 型PNNダイオードを構成するシリコン半導体基板fi
+は、高い不純物濃度(低抵抗)を有するP型(第1導
電型)の第1の半導体領域(2)と低い不純物濃度(高
抵抗)を有するN型(第2導電型)の第2の半導体領域
(3)とN型半導体領域(4)とから成る。第1の半導
体領域(2)は不純物拡散によって第2の半導体領域(
3)の中に島状に設ゆられ、基板(1)の表面となる部
分を除いて第2の半導体領域(3)に囲まれている。第
2の半導体領域(3)は基板(1)の表面となる環状表
面部分を有して第1の半導体領域(2)を囲んでいる。
ドプレート構造が提案されている。この第1図に示すフ
ィールドプレート構造のプレーナ十 + 型PNNダイオードを構成するシリコン半導体基板fi
+は、高い不純物濃度(低抵抗)を有するP型(第1導
電型)の第1の半導体領域(2)と低い不純物濃度(高
抵抗)を有するN型(第2導電型)の第2の半導体領域
(3)とN型半導体領域(4)とから成る。第1の半導
体領域(2)は不純物拡散によって第2の半導体領域(
3)の中に島状に設ゆられ、基板(1)の表面となる部
分を除いて第2の半導体領域(3)に囲まれている。第
2の半導体領域(3)は基板(1)の表面となる環状表
面部分を有して第1の半導体領域(2)を囲んでいる。
N型半導体領域(4)は第2の半導体領域(3)よりも
低い抵抗率の部分である。(5)は第1の半導体領域(
2)の表面にAI蒸着で設けられた第1の電極、(6)
はN型半導体領域(4)に設けられた第2の電極、(7
)は薄い部分(7a)と厚い部分(7b)とを有する5
iOz膜から成る絶縁層、(8)は絶縁層(力の上に設
けられたフィールドプレートである。
低い抵抗率の部分である。(5)は第1の半導体領域(
2)の表面にAI蒸着で設けられた第1の電極、(6)
はN型半導体領域(4)に設けられた第2の電極、(7
)は薄い部分(7a)と厚い部分(7b)とを有する5
iOz膜から成る絶縁層、(8)は絶縁層(力の上に設
けられたフィールドプレートである。
この第1図の装置では、PN接合(9)が表面に露出す
る部分の近傍は絶縁層(7)の薄い部分(7a)で覆わ
れ、PN接合(9)によって広がる空乏層部の先端部の
上は絶縁層(7)の厚い部分(7b)で覆われている。
る部分の近傍は絶縁層(7)の薄い部分(7a)で覆わ
れ、PN接合(9)によって広がる空乏層部の先端部の
上は絶縁層(7)の厚い部分(7b)で覆われている。
このため、空乏層(lO)の先端部の上の絶縁層(7)
が破壊しに(くなる。即ち、空乏層(101の先端部の
上には絶縁層(7)の厚い部分(7b)が設けられてい
るので、絶縁層(7)の単位厚さ当りの電圧分担が小さ
くなり、破壊しにくくなる。なお、PN接合(9)が表
面に露出する部分には絶縁層(力の薄い部分(7a)が
あるので、フィールドプレート効果は今迄通りに得られ
る。
が破壊しに(くなる。即ち、空乏層(101の先端部の
上には絶縁層(7)の厚い部分(7b)が設けられてい
るので、絶縁層(7)の単位厚さ当りの電圧分担が小さ
くなり、破壊しにくくなる。なお、PN接合(9)が表
面に露出する部分には絶縁層(力の薄い部分(7a)が
あるので、フィールドプレート効果は今迄通りに得られ
る。
しかし、絶縁層(7)にエツチングで薄い部分(7a)
と厚い部分(7b)とを設けることは困難である。また
、絶縁層(7)の厚い部分(7b)は外部からの汚染の
影響を受けに(いが、薄い部分(7a)は依然として汚
染の影響を受け易い。
と厚い部分(7b)とを設けることは困難である。また
、絶縁層(7)の厚い部分(7b)は外部からの汚染の
影響を受けに(いが、薄い部分(7a)は依然として汚
染の影響を受け易い。
発明の目的
そこで、本発明の目的は、製造が容易であり且つ外部か
らの汚染の影響を受けにくいフィールドプレート構造の
半導体装置を提供することにある。
らの汚染の影響を受けにくいフィールドプレート構造の
半導体装置を提供することにある。
発明の構成
上記目的を達成するための本発明は、半導体基板の表面
となる部分を有する第1導電型の第1の半導体領域と、
前記第1導電型と反対の第2導電型を有し且つ前記第1
の半導体領域よりも低い不純物濃度を有し且つ前記半導
体基板の表面となる部分を有し且つ前記第1の半導体領
域の表面を除いて前記第1の半導体領域を囲むように設
けられている第2の半導体領域と、前記第1の半導体領
域と前記第2の半導体領域との間のPN接合によって生
じる空乏層の前記半導体基板の表面に露出する部分を少
なくとも覆うように設けられ且つ積層構造に設けられた
複数の絶縁層と、前記第1の半導体領域上に設けられた
電極と、前記電極に接続され且つ前記PN接合の前記半
導体基板の表面に於ける露出部の上を越えて延びるよう
に前記複数の絶縁層の上に夫々設けられた複数のフィー
ルドプレートとを具備し、且つ上のフィールドプレート
の先端が下のフィールドプレートの先端よりも前記第1
の半導体領域から離れた位置にあるように前記複数のフ
ィールドプレートが夫々設けられ且つ前記複数のフィー
ルドプレートの夫々の先端の下部に別のフィールドグレ
ートが存在しないように前記複数のフィールドプレート
が夫々設けられ且つ前記複数の絶縁層と前記複数のフィ
ールドプレートとが交互に積層されていることを%徴と
する高耐圧半導体装置に係わるものである。
となる部分を有する第1導電型の第1の半導体領域と、
前記第1導電型と反対の第2導電型を有し且つ前記第1
の半導体領域よりも低い不純物濃度を有し且つ前記半導
体基板の表面となる部分を有し且つ前記第1の半導体領
域の表面を除いて前記第1の半導体領域を囲むように設
けられている第2の半導体領域と、前記第1の半導体領
域と前記第2の半導体領域との間のPN接合によって生
じる空乏層の前記半導体基板の表面に露出する部分を少
なくとも覆うように設けられ且つ積層構造に設けられた
複数の絶縁層と、前記第1の半導体領域上に設けられた
電極と、前記電極に接続され且つ前記PN接合の前記半
導体基板の表面に於ける露出部の上を越えて延びるよう
に前記複数の絶縁層の上に夫々設けられた複数のフィー
ルドプレートとを具備し、且つ上のフィールドプレート
の先端が下のフィールドプレートの先端よりも前記第1
の半導体領域から離れた位置にあるように前記複数のフ
ィールドプレートが夫々設けられ且つ前記複数のフィー
ルドプレートの夫々の先端の下部に別のフィールドグレ
ートが存在しないように前記複数のフィールドプレート
が夫々設けられ且つ前記複数の絶縁層と前記複数のフィ
ールドプレートとが交互に積層されていることを%徴と
する高耐圧半導体装置に係わるものである。
発明の作用効果
上記発明によれば次の作用効果が得られる。
(イ)複数の絶縁層による積層構造とされ、複数の絶縁
層の上にフィールドプレートが夫々設けられ、且つ複数
のフィールドプレートの先端位置が変えられているので
、絶縁層の厚さを変えたと等価な効果を得ることが出来
る。
層の上にフィールドプレートが夫々設けられ、且つ複数
のフィールドプレートの先端位置が変えられているので
、絶縁層の厚さを変えたと等価な効果を得ることが出来
る。
(ロ)複数の絶縁層と複数のフィールドプレートとを所
定パターンに順次に設けるのみでよいため、高耐圧のフ
ィールドプレート構造を容易に得ることが出来る。
定パターンに順次に設けるのみでよいため、高耐圧のフ
ィールドプレート構造を容易に得ることが出来る。
(ハ)複数の絶縁層の合計の厚さを、空乏層が広がる総
ての領域で大にすることが可能になり、且つPN接合の
露出部近傍の上には複数のフィールドプレートが存在す
るので、外部からの汚染を阻止することが出来る。従っ
て、耐圧特性の安定な半導体装置を提供することが出来
る。
ての領域で大にすることが可能になり、且つPN接合の
露出部近傍の上には複数のフィールドプレートが存在す
るので、外部からの汚染を阻止することが出来る。従っ
て、耐圧特性の安定な半導体装置を提供することが出来
る。
実施例
次に第2図〜第7図を参照して本発明の実施例に係わる
フィールドプレート構造のプレーナ型ダイオードについ
て述べる。
フィールドプレート構造のプレーナ型ダイオードについ
て述べる。
第2図〜第7図はフィールド構造のダイオードを製造工
程順に示すものである。このダイオードを製作する際に
は、まず、第2図に示す、第1及び第2の半導体領域(
21(31及びN型半導体領域(4)から成るシリコン
半導体基板(1)を用意し、この表面に開口(11)を
有する5iOzから成る第1の絶縁層(121を設ける
。なお、基板(1)の中の各領域+21 (31(41
は、第1図と全く同様に形成された領域であり、絶縁層
α2は最終的に空乏層が広がる全領域を覆うように形成
されている。
程順に示すものである。このダイオードを製作する際に
は、まず、第2図に示す、第1及び第2の半導体領域(
21(31及びN型半導体領域(4)から成るシリコン
半導体基板(1)を用意し、この表面に開口(11)を
有する5iOzから成る第1の絶縁層(121を設ける
。なお、基板(1)の中の各領域+21 (31(41
は、第1図と全く同様に形成された領域であり、絶縁層
α2は最終的に空乏層が広がる全領域を覆うように形成
されている。
次に第3図に示すように、A1の蒸着とフォトエツチン
グにより第1層目の電極(13a)と第1のフィールド
プレー) (13b)とを形成する。この際、開口旧〕
を介して第1の半導体領域(2)に接続されるように電
極(13a)を設け、この電極(13a)に接続され且
つこれを環状に囲むように第1のフィールドプレート(
13b)を設ける。また、第1のフィールドグレー)
(13b)はPN接合(9)の表面露出部近傍を覆うよ
うに形成されている。
グにより第1層目の電極(13a)と第1のフィールド
プレー) (13b)とを形成する。この際、開口旧〕
を介して第1の半導体領域(2)に接続されるように電
極(13a)を設け、この電極(13a)に接続され且
つこれを環状に囲むように第1のフィールドプレート(
13b)を設ける。また、第1のフィールドグレー)
(13b)はPN接合(9)の表面露出部近傍を覆うよ
うに形成されている。
次に、第4図に示すように、耐熱性のある熱硬化性絶縁
樹脂であるポリイミド系樹脂を塗布し、フォトエツチン
グ及び熱処理することにより、第1のフィールドプレー
) (13b)及び第1の絶縁層Ozを覆うように第2
の絶縁層Q41を形成する。
樹脂であるポリイミド系樹脂を塗布し、フォトエツチン
グ及び熱処理することにより、第1のフィールドプレー
) (13b)及び第1の絶縁層Ozを覆うように第2
の絶縁層Q41を形成する。
次に第5図に示す如く、AI蒸着とフォトエツチングに
より、第1層目N極(13a)と第2の絶縁層α4の一
部とを覆うように第2層目電極(15a)と第2のフィ
ールドプレー) (15b)とを形成する。なお第2の
フィールドプレート(15b)は電極(15a)を環状
に囲むように形成され且つその先端が第1のフィールド
プレー) (13b)の先端を越えて延びるように形成
されている。即ち、第2のフィールドプレート(15b
)の先端は第1のフィールドプレー) (13b)の先
端よりも第1半導体領域(2)及びPN接合(9)から
離れた位置にある。この結果、第2のフィールドプレー
ト(15b)の先端近傍の下部には第1のフィールドプ
レ〜) (13b)を介さない状態で第1及び第2の絶
縁# (121a4Jがある。従って、第2のフィール
ドプレー) (15b)の先端近傍は厚い絶縁層上のフ
ィールドプレートと等価な作用をなす。
より、第1層目N極(13a)と第2の絶縁層α4の一
部とを覆うように第2層目電極(15a)と第2のフィ
ールドプレー) (15b)とを形成する。なお第2の
フィールドプレート(15b)は電極(15a)を環状
に囲むように形成され且つその先端が第1のフィールド
プレー) (13b)の先端を越えて延びるように形成
されている。即ち、第2のフィールドプレート(15b
)の先端は第1のフィールドプレー) (13b)の先
端よりも第1半導体領域(2)及びPN接合(9)から
離れた位置にある。この結果、第2のフィールドプレー
ト(15b)の先端近傍の下部には第1のフィールドプ
レ〜) (13b)を介さない状態で第1及び第2の絶
縁# (121a4Jがある。従って、第2のフィール
ドプレー) (15b)の先端近傍は厚い絶縁層上のフ
ィールドプレートと等価な作用をなす。
次に第6図に示す如く、ポリイミド系樹脂の塗布、フォ
トエツチング及び熱処理により、第2のフィールドプレ
ート(15b)及び第2の絶縁層Q4)を覆うように第
3の絶縁層Q61を形成する。
トエツチング及び熱処理により、第2のフィールドプレ
ート(15b)及び第2の絶縁層Q4)を覆うように第
3の絶縁層Q61を形成する。
次に第7図に示す如く、AIの蒸着とフォトエンチング
とKより、第2層目電極(15a)を覆うように第3層
目電極(17a)を形成し同時に第3の絶縁層(16)
の一部を覆うように第3のフィールドプレー) (17
b)を形成する。なお、AIから成る保護用金属層(1
7c)を、第3の絶縁層αGの端部な覆うと共に第2の
半導体領域(3)に接続されるように同時に形成する。
とKより、第2層目電極(15a)を覆うように第3層
目電極(17a)を形成し同時に第3の絶縁層(16)
の一部を覆うように第3のフィールドプレー) (17
b)を形成する。なお、AIから成る保護用金属層(1
7c)を、第3の絶縁層αGの端部な覆うと共に第2の
半導体領域(3)に接続されるように同時に形成する。
この保護用金属層(17c)は等電位リングとして耐圧
特性の向上に寄与する外に、外部からの汚染に対するシ
ールド効果を発揮する。第3のフィールドプレー) (
17b)の先端は第2のフィールドプレー) (15b
)の先端よりも外に延びている。このため、第3のフィ
ールドプレート(17b)の先端近傍の下には第1及び
第2のフィールドプレー) (13b)(15b)が存
在せず、第1.第2及び第3の絶縁層(Lz (141
(I61が存在するのみであり、厚い絶縁層の上にフィ
ールドプレー) (17b)を形成したと等価になる。
特性の向上に寄与する外に、外部からの汚染に対するシ
ールド効果を発揮する。第3のフィールドプレー) (
17b)の先端は第2のフィールドプレー) (15b
)の先端よりも外に延びている。このため、第3のフィ
ールドプレート(17b)の先端近傍の下には第1及び
第2のフィールドプレー) (13b)(15b)が存
在せず、第1.第2及び第3の絶縁層(Lz (141
(I61が存在するのみであり、厚い絶縁層の上にフィ
ールドプレー) (17b)を形成したと等価になる。
第7図に示す基板11+の裏面の電極(6)は、表面の
電極(13a)(15a)(17a)を形成する前又は
後又は同時に形成する。
電極(13a)(15a)(17a)を形成する前又は
後又は同時に形成する。
第7図に示す如く構成されたダイオードに逆電圧を印加
すれば、点線で示すように空乏層(101が広がるPN
接合の表面露出部近傍の上部には薄い第1の絶縁層(1
21を介して第1のフィールドプレート(13b)が設
けられているので、第2の半導体領域(3)の表面部分
にフィールドプレート効果で反転領域が生じ、これが第
1の半導体領域(2)のコーナ一部及び周縁部に於ける
耐圧向上に寄与する。3つのフィールドプレー) (1
3b)(15b)(17b)の先端位置は階段状に変化
しているので、フィールドプレート効果も階段状に変化
し、空乏層α0)もフィールドプレート効果に対応して
広がる。そして、空乏層0〔の先端即ち周縁部の上部に
は第1、第2及び第3の絶縁層ag <141 (16
1から成る厚い絶縁層を介して第3のフィールドプレー
ト(17b)のみが存在するため、高い逆電圧が印加さ
れても、第3のフィールドプレート(17b)の先端と
第2の半導体領域(3)との間の3つの絶縁層u (1
4) ueに於ける単位厚さ当りの電圧が小になり、絶
縁層aa a4116!の破壊が防止される。即ち、第
7図の構造によって、第1図の絶縁層(7)と同等の効
果を得ることが出来る。
すれば、点線で示すように空乏層(101が広がるPN
接合の表面露出部近傍の上部には薄い第1の絶縁層(1
21を介して第1のフィールドプレート(13b)が設
けられているので、第2の半導体領域(3)の表面部分
にフィールドプレート効果で反転領域が生じ、これが第
1の半導体領域(2)のコーナ一部及び周縁部に於ける
耐圧向上に寄与する。3つのフィールドプレー) (1
3b)(15b)(17b)の先端位置は階段状に変化
しているので、フィールドプレート効果も階段状に変化
し、空乏層α0)もフィールドプレート効果に対応して
広がる。そして、空乏層0〔の先端即ち周縁部の上部に
は第1、第2及び第3の絶縁層ag <141 (16
1から成る厚い絶縁層を介して第3のフィールドプレー
ト(17b)のみが存在するため、高い逆電圧が印加さ
れても、第3のフィールドプレート(17b)の先端と
第2の半導体領域(3)との間の3つの絶縁層u (1
4) ueに於ける単位厚さ当りの電圧が小になり、絶
縁層aa a4116!の破壊が防止される。即ち、第
7図の構造によって、第1図の絶縁層(7)と同等の効
果を得ることが出来る。
上述から明らかなように本実施例によれば次の作用効果
が得られる。
が得られる。
(al 第1、第2及び第3の絶縁層(12)α4J
(161及び第1、第2及び第3のフィールドプレー)
(13bX15b)(17b)を蒸着、塗布、フォト
エツチング、熱処理等の一般的な工程によって順次に形
成するのみで、目標とするフィールドプレート構造を得
ることが出来るので、第1図に比較して構造的には複雑
であっても、製造上の難しさは少なく目標とするフィー
ルドプレート構造を容易に得ることが出来る。
(161及び第1、第2及び第3のフィールドプレー)
(13bX15b)(17b)を蒸着、塗布、フォト
エツチング、熱処理等の一般的な工程によって順次に形
成するのみで、目標とするフィールドプレート構造を得
ることが出来るので、第1図に比較して構造的には複雑
であっても、製造上の難しさは少なく目標とするフィー
ルドプレート構造を容易に得ることが出来る。
(b) 空乏層a〔の先端部分のみならず、PN接合(
9)の露出部近傍の上にも第1、第2及び第3の絶縁層
αりαをαeがあり、更にフィールドプレート(13b
)(15b)(17b)もあるので、これ等が外部から
の汚染に対してシールド効果を発揮し、耐圧特性の安定
化に寄与し、高信頼性の素子を提供することが出来る。
9)の露出部近傍の上にも第1、第2及び第3の絶縁層
αりαをαeがあり、更にフィールドプレート(13b
)(15b)(17b)もあるので、これ等が外部から
の汚染に対してシールド効果を発揮し、耐圧特性の安定
化に寄与し、高信頼性の素子を提供することが出来る。
(C) 保護金属層(17c)を設けて絶縁層(161
の周縁を覆っているので、等電位リング効果のみならず
、外部からの汚染に対するシールド効果も得られる。
の周縁を覆っているので、等電位リング効果のみならず
、外部からの汚染に対するシールド効果も得られる。
変形例
本発明は上述の実施例に限定されるものではなく、例え
ば次のような変形が可能なものである。
ば次のような変形が可能なものである。
(4)絶縁層aa (141αQ、及びフィールドプレ
ート(13b)(15b)(17b)を増減しても差支
えない。
ート(13b)(15b)(17b)を増減しても差支
えない。
(B) 保護金属層(t’yc)を第2の半導体領域(
3)に接続しない構成とし、この金属層(17c)で汚
染に対するシールド効果のみを得るようにしてもよい。
3)に接続しない構成とし、この金属層(17c)で汚
染に対するシールド効果のみを得るようにしてもよい。
(Q 第2及び第3の絶縁層(14J (161を気相
成長による5i02膜としてもよい。
成長による5i02膜としてもよい。
■ 第1及び第2の絶縁層02α滲の周縁にも、金属層
(17c)に相当するものを設けてもよい。
(17c)に相当するものを設けてもよい。
■ ダイオード以外のトランジスタ等の種々の半導体装
置にも適用可能である。
置にも適用可能である。
第1図は従来のフィールドプレート構造のダイオードを
示す断面図、第2図第3図、第4図、第5図、第6図及
び第7図は本発明の実施例に係わるフィールドプレート
構造のダイオードを工程順に夫々示す断面図である。 (1)・・・シリコン半導体基板、(2)・・・第1の
半導体領域、(3)・・・第2の半導体領域、(9)・
・・PN接合、α0)・・・空乏層、α2・・・第1の
絶縁層、(13a)・・・第1層目の電極、(13b)
・・・第1のフィールドプレート、α滲・・・第2の絶
縁)fJ、(15g)・・・第2層目の電極、(15b
)・・・第2のフィールドプレート、(161−・・第
3の絶縁層、(17a)・・・第3層目の電極、(17
b)・・・第3のフィールドプレート、(17c)・・
・金属層。 代理人 高野副次 第1図 第2図 第4図 @5図
示す断面図、第2図第3図、第4図、第5図、第6図及
び第7図は本発明の実施例に係わるフィールドプレート
構造のダイオードを工程順に夫々示す断面図である。 (1)・・・シリコン半導体基板、(2)・・・第1の
半導体領域、(3)・・・第2の半導体領域、(9)・
・・PN接合、α0)・・・空乏層、α2・・・第1の
絶縁層、(13a)・・・第1層目の電極、(13b)
・・・第1のフィールドプレート、α滲・・・第2の絶
縁)fJ、(15g)・・・第2層目の電極、(15b
)・・・第2のフィールドプレート、(161−・・第
3の絶縁層、(17a)・・・第3層目の電極、(17
b)・・・第3のフィールドプレート、(17c)・・
・金属層。 代理人 高野副次 第1図 第2図 第4図 @5図
Claims (1)
- 【特許請求の範囲】 11)半導体基板の表面となる部分を有する第1導電型
の第1の半導体領域と、 前記第1導電型と反対の第2導電型を有し且つ前記第1
の半導体領域よりも低い不純物濃度を有し且つ前記半導
体基板の表面となる部分を有し且つ前記第1の半導体領
域の表面を除いて前記第1の半導体領域を囲むよ5に設
けられている第2の半導体領域と、 前記第1の半導体領域と前記第2の半導体領域との間の
PN接合によって生じる空乏層の前記半導体基板の表面
に露出する部分を少なくとも覆うように設ゆられ且つ積
層構造に設けられた複数の絶縁層と、 前記第1の半導体領域上に設けられた電極と、前記電極
に接続され且つ前記PN接合の前記半導体基板の表面に
於ける露出部の上を越えて延びるように前記複数の絶縁
層の上に夫々設ゆられた複数のフィールドプレートと、 を具備し、且つ上のフィールドプレートの先端が下のフ
ィールドプレートの先端よりも前記第1の半導体領域か
ら離れた位置にあるように前記複数のフィールドプレー
トが夫々設けられ且つ前記複数のフィールドプレートの
夫々の先端の下部に別のフィールドプレートが存在しな
いように前記複数のフィールドプレートが夫々設けられ
且つ前記複数の絶縁層と前記複数のフィールドプレート
とが交互に積層されていることを特徴とする高耐圧半導
体装置。 (2)前記複数の絶縁層は、5i02 膜から成る最下
部の絶縁層と、ポリイミド系樹脂から成る上部の絶縁層
とから成るものである特許請求の範囲第1項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110418A JPS601871A (ja) | 1983-06-20 | 1983-06-20 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110418A JPS601871A (ja) | 1983-06-20 | 1983-06-20 | 高耐圧半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS601871A true JPS601871A (ja) | 1985-01-08 |
Family
ID=14535258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110418A Pending JPS601871A (ja) | 1983-06-20 | 1983-06-20 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1082477C (zh) * | 1997-09-11 | 2002-04-10 | 四国化工株式会社 | 包装袋 |
| JP2009519600A (ja) * | 2005-12-14 | 2009-05-14 | エヌエックスピー ビー ヴィ | Mosトランジスタおよびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831382A (ja) * | 1971-08-31 | 1973-04-24 | ||
| JPS5771149A (en) * | 1980-10-22 | 1982-05-01 | Hitachi Ltd | Electrode structure of semiconductor device |
-
1983
- 1983-06-20 JP JP58110418A patent/JPS601871A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831382A (ja) * | 1971-08-31 | 1973-04-24 | ||
| JPS5771149A (en) * | 1980-10-22 | 1982-05-01 | Hitachi Ltd | Electrode structure of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1082477C (zh) * | 1997-09-11 | 2002-04-10 | 四国化工株式会社 | 包装袋 |
| JP2009519600A (ja) * | 2005-12-14 | 2009-05-14 | エヌエックスピー ビー ヴィ | Mosトランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888206B2 (en) | Power semiconductor device and method of manufacturing the same | |
| US3189973A (en) | Method of fabricating a semiconductor device | |
| US3287612A (en) | Semiconductor contacts and protective coatings for planar devices | |
| US4141135A (en) | Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier | |
| JP3296936B2 (ja) | 電力半導体素子 | |
| JPS601871A (ja) | 高耐圧半導体装置 | |
| JPH0216740A (ja) | パイポーラパワー半導体デバイス及びその製造方法 | |
| US8836150B2 (en) | Semiconductor device | |
| JPS6364905B2 (ja) | ||
| JP2022125984A (ja) | 改良したゲートバイアス構造を有する垂直導通シリコンカーバイドmosfet装置及びその製造方法 | |
| JPH0580157B2 (ja) | ||
| US3450957A (en) | Distributed barrier metal-semiconductor junction device | |
| JPH01262654A (ja) | 半導体装置 | |
| US20250391785A1 (en) | Sic-based electronic device with enhanced robustness and method for manufacturing the electronic device | |
| JPS583301Y2 (ja) | 半導体装置 | |
| JPH0129057B2 (ja) | ||
| JPS6021567A (ja) | 半導体装置 | |
| JPH0277128A (ja) | 半導体装置 | |
| JP2026004248A (ja) | 堅牢性が強化されたsicベースの電子デバイス、及び電子デバイスを製造するための方法 | |
| JP4277526B2 (ja) | 半導体素子 | |
| JPS644665B2 (ja) | ||
| JPS5984468A (ja) | 半導体装置 | |
| JPS6080273A (ja) | 高耐圧半導体装置 | |
| JP2802940B2 (ja) | 半導体装置 | |
| JPH0697422A (ja) | プレーナ型半導体装置 |