JPS583308A

JPS583308A - オフセツト消去回路

Info

Publication number: JPS583308A
Application number: JP10080781A
Authority: JP
Inventors: Tsutomu Ishihara; 力石原; Tadayoshi Enomoto; 榎本　忠儀; Masaaki Yasumoto; 安本　雅昭
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1981-06-29
Filing date: 1981-06-29
Publication date: 1983-01-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は入力信号から不安な唾６＋ｊオフセット峨圧を
除去ぐるオフセット消去回路、特にアナログ自動等什器
等のオフセット消去に通した集積化可能なオフセット消
去回路に関する。

第１図は周知のトランスバーサルフィルタを用いた自動
等什器の構成図である。このトランスバーサルフィルタ
では　４４号入力端子１よりタップ付遅延線２に入力信
号を入れ、この遅延−２の谷タップ出力に乗算回路３，
４．５を設けて重み付けを行ない、各乗井器出力を加減
回路６で加褌した後、判定器７を介して出力８に信号を
塊り出す。

この回路はアナログ素子で構成されているので、各アナ
ログ素子の理想値からのずれによって、トランスバーサ
ルフィルタの出力信号に不要なオフセットを生じる欠漬
がある。このオフセットは、自動等化器のデータ識別余
伯を劣化させる。しり）も、これは従来の等什器の適応
アルゴリズムでは除去し得ない性質のものである。

上記問題点全解決するために、上ｍｌオフセットを除去
するオフセ・ト消去回路ケ俯えた自動等化器（特願昭５
５−６２９３６　）が考えられた。

第２図に該オフセット消去回路の！Ｉｌ成をブロック図
で示す、１図において、′＋１　　は減算回路、１２　
　は判定器、】３は減賞回路、１４　　は減シイｆ、１
５　は積分回路である。この回路では、判定器１２　の
出力信号と該判定器１２　への入力信号とを減算回路１
３　　に入力してその差＠差信号という）を抽出し、こ
れを減衰器１４　　を介して積分回路１５　で積分する
ことにより、オフセット量の推定を行なう。そして、減
算回路１１によりトランスバーサルフィルタの出力信号
（該オフセット消去回路にとりでは入力信号ン力）ら上
記オフセｙ）量の推定値を引去る。このループにより積
分回路１５　　の出力は最終的には上記誤差信号の平均
値が零となるような値にセットされ、判定器１２の出力
にはオフセットのない信号が得られる。

第３図は、第２図に示したオフセｙ）消去回路の減算回
路１１及び積分回路１５　に従来用いられていた回路構
成例である。

同図において、減算回路１１　　は演算増幅器加　と抵
抗１１１．１１２．１１３．１１４　　から成る周知の
回路構成であり、按分回路１５　は演算増幅器２１と抵
抗１５１゜５ンデンサ１５２を備えたミラー積分回路で
ある。

なお、３１．３２は減算回路１１　０入力端子で、３１
にはオフセットをもったトランスバーサルフィルタの出
力４Ｎ号（該オフセット消去回路にとりでは入力信号）
が、３２　には積分回路１５　の出力信号かそれぞれ加
えられる。３３　は減算回路１１の出力端子で、判定器
１２　　及び減算回路１３　　に導びかれる。また調　
は積分回路１５　　の入力端□子で誤差信号が減衰器１
４　　’に介して加えられる。３５　　は按分回路１５
　の出力端子で、減算（ロ）路１５　　の入力端子３２
　に導びかれる。

以上、オフセット消去回路の従来例を述べたが、この回
路は減算回路１１及び按分回路１５　ｐｃ＠抗１１１〜
１１４　　及び１５１　ｔ−用いるため、集積化には不
利であった。すなわち、半導体チップ上に抵抗を形成す
るので、１）非常に大きなチップ面積を必要する　２）
抵抗値の設定が娠しく、シかも抵抗が非線形垂をもつ　
３）定常的な電流を必賛とするため消費電力が大きい等
の欠点があった。

本発明の目的は上記従来のオフセット消去回路の欠点゛
を除き、集積化に有利なオフセット消去回路を提供する
ことにある。

本発明によれば判定器と、この４１Ｊ足器の人力と出力
の差を抽出ｒる第１の減算回路と、この第１の積算回路
の出力信号を積分するために設けられた抵抗を含まない
積分回路と、この積分回路の出力信号をオフセット電圧
の１゛費された入力信号から差し引き、前記判定器の入
力へ寺びくために設けられた抵抗を金談ない第２の減算
回路とを具備していることヲ特徴とするオフセット消去
ｌｏｌ略が得られる。

以Ｆ、−実施例を示すＤ！！Ｊ血？！：参照しつつ本発
明の詳細な説明す。０第４図は本発明のオフセード泊去回路ｔｌ−構成する減
算回路と積分回路の一実施例を示す図である。

同図に８いて１１０は減３ＩＩＩｌ！ｌ路、１５０は積
分回路をそ４Ｌぞれ示し、これらは、４２図の減算回路
１１　。

積分回路１５　　にそれぞれ対応している。まず減算回
路］］ＯＫ２：ｉいて、４０　は演算増幅器、４１．４
２はそれぞれＣＬＣ２なる容量埴會もつコンデンサ、４
３、４４．４５．４６．４７　　は周期的に開閉（ＯＦ
ｋ’−（ＪＮ）を繰り返すスイッチで、４３．４４．４
５及び４６．４７はそれぞれ連動している。一方、按分
回路１５０において、−は演ｙ４瑠暢器、５１．５２は
それぞれＣ３Ｃ４なる容量値をもつコンデンサ、５３．
５４．５５゜聞　は周期的に開閉を４宋り返すスイッチ
で、５３と５４及び５５と５６はそれぞれ連動している
。さら５に第４図においＣ１６１は直流オフセットｖＬ
出を含む入力信号か加わる減算回路１１０の入力端子、
６２　は第２図の判定６．〒１２　　に導びかｒしる減
算回路１１０の出力端子、６３　　は誤差信号か第２図
の減衰器】４　を介して専びかれる積分回路１５０の入
力端ｌ（子、θは按分回路１５０の出力を減）１．Ｌｏ
ｌ路１１０の入力端子に導びく配巻である。

次に減算−＠１１０と按分回路１５０の動作について説
明する。まず按分（ロ）路１５０は、連動したスイ、チ
５３と８を閉じることにより、コンデンサ５１】ｔ一端
子６３　　にＪＪｂわる誤差侶号篭圧に充゛シする・次
にスイッチｂ３．５４を開き、その後、連動したスイッ
チ５５．５６を閉じることＫよりコンデンサ５１　　の
蓄積電荷をコンデンサ５２　　に移す。さらにスイッチ
５５．５６を開いた伏、古びスイッチ５３．５４を閉じ
、以上の動作を周期的に繰り返す。

したがって、この積分回路では一劉期毎の誤差信号がコ
ンデンサ５１と５２の容量比（Ｃ，ｖ／Ｃ４）に比例し
た社だけ順次出力′延圧に積算されてゆき、最終的に出
力電圧は誤差信号電圧の平均値が零となるような値にセ
ットされる。この積分回路１５０や出力信号は配−一　
によって減算器１１０に導びかｔｌ、る。減算器１１０
は連動したスイッチ４３．４４．４５を閉じることによ
りコンデンサ４１　　を入力信号と積分器％］５０の出
力信号の差の゛電圧に充電し、同時にコンデンサ４２　
　を放電（１）セ雫ト）する。

次にスイッチ４３．４４．４５１ニー開き、その後、ス
イ。

チ４６と４７　を閉じることにより、コンデンサ４１の
電荷をコンデンサ４２　に移す。さらにスイッチ荀と４
７全開いた佼、再びスイッチ４３．４４．４５を閉じ、
以上の動作を周期的に繰り返す。したがって、ず密状態
では、出力端子６２　にコンデンサ４１と４２　　の容
量比（ＣＩ／ｃｊ）倍されたオフセットのない信号が得
られる。

以上のように本実施例では、集積化に不利な抵抗の使用
を一切排、除して＃：Ｊ！回路１１０と積分１ｇ回路１
５０を構成し、抵抗を使用した従来のオフセット消去回
路と同様な効果を達成している。本実施例に使用される
スイッチはた゛とえばＷ８トランジスタスイッチ、コン
デンサはたとえばゲート電極−反転層間′４電あるいは
二（−゛−−間谷曹を用いることにより現在の業績回路
技術で容易に実机口」能である。したがって本実施例に
よれば集積化に非常＾利なオフセット消去回路が提供さ
れゐ。さらに抵抗を便用した従来のオフセット消去回路
かだ冨的な電流を必要としたのに比べ、本実ｍ　ｖｓ＋
ではコンデンサを充放電「る過渡的な電流しか必要とし
ないので消費電力の点でも有第１」である。また従来回
路の特性か抵抗１１１．１１２．１１３．１１４　　の
均−性及び抵抗１５１とコンデンサ１５２の絶対値〜と
ＣＴに依存したのに対して本実施例では特性がすべて容
量比（Ｃ１／Ｃ，とＣ３／Ｃ４１で決まるため集積化の
場合の製造プロセス変動の影響も小さい。

なお、上＋ｅ爽施例で用いた積分回路１５と減算回路］
１の構成は単なる一％であって、多くの変形が可能であ
る。要するに抵抗を含まない積分回路及び減算回路が構
成できればよく、本発明はこれらの回路の構成要素及び
構成方法を限定しない。

次に本発明の詳細な説明する。

算５図は本発明のオフ上−４消去回路を用いて＼構成した自動等什器のプロ・り図である。信号入力端子
ｌ、タップ付き遅延ａ２２乗算回路３，４．５及び加算
回路６で構成される部分は第１図に示した従来回路と同
様である。減算回路１１０１判定器】２．減算回路１３
．減衰器１４．積分（ロ）路１５０で構成される部分が
上ｉピー実施例で説明した本発明のオフセット消去回路
である。また、２２．２３．２４は乗算回路、２５．２
６．２７は減衰器、列、　２９．３０は積分回路である
。第５図において、減算回路１３の出力は乗算回路２３
．２も２５の各一方の入力に加えられ、各乗算回路の出
力はそれぞれ減衰器６゜き、２７を介して積分回路２８
．２９．３０に加えられる。

各積分回路２８．２９．３０の出力は前述の乗算回路３
．４．５の各一方の入力に導ひかれる。また乗算回路η
、　２３．２４の各信奉の入力には乗算回路３゜４．５
と同様タップ付遅延線２の各タップ出力が加わる。

このように栴成さＩＩまた回路では、減算回路１３の出
力に得られゐ利足＆１２　　の入出力信号の差すなわち
哄走信号にＬｒ・じて、乗に回路３，４．５に与えられ
る束み係畝信旬が作られ、タ！グ付ｉ＠延組２ｖ谷タ、
ブ出力ｑ２Ｍみ係数は’ＭＪ記哄ル伯ぢが最小となるよ
うに自動的に制餉１される。さらにこのとき積分器１５
０の出力には誤−差１ａ号の半均イ１１を零とするよう
なオフセット胤圧の推建値か得られるので、これか加昇
回路６から差引かれて尋什器出力８にはオフセットの１
．Ｆい１ｇ号が得られる。このように第５図の応用例で
は、トランスバーサルフィルタ出力に生じるオフセット
が取り除かれるので、アナログ回路により構成された自
動吟什器の性能を著しく向上させることができ心。

なお、上記応用１＋ｉｌでは減算回路１１０°紫用いて
トランスバーサルフィルタの出力信号から積分回路１５
（）の出力をルし引くことによりオフセ・トを取り除い
たか、積分１０１Ｍ１５ｇの出力で判定器１２　　のし
きい値電圧を制御することによっても全く同様な効果が
得られる。

以上のように本発明によれば、アナログ自動等化量等の
オフセ雫ト消去に適し、かつ集積化の容易な優れたオフ
セット消去回路が得られる・

【図面の簡単な説明】

第１図は周知の自動等化量の構成図、第２図はオフセッ
ト消去回路のブロック図、第３図は従来のオフセ・ト消
去回路の回路構成図１第４図は本発明の一実施例の回路
構成図、第５図は本発明の一応用例を示す自ｙｈ寺什器
のブロック図。２・・・タップ付き遅延線、３〜５・・・乗算回路、６
１．加算回路、７・ＩＩ定器、１１・・・　減算回路、
１２・・・判定画、１３・・・減算回路、１４−減杖器
、】５・・ｎＪ分回路、２０．　ｋｌ　・−演ｘ４幅器
、１１１〜１１４．１５１　・・・抵Ｌ　　１５２・・
・コンデンサ、４υ、６０・・・演′ＪＩＩＪ−増幅器
、４３〜４ｒ’、　５３〜５６・・・　スイッチ、４１
．４２．５Ｌ　５２・・・コンデンサ、お〜冴・・・乗
算回路、２５〜２７・０．減其器、四〜関・・・積分回
路。晋Ｃ代理人弁理士内　原　　　　１第１図第２図

Claims

【特許請求の範囲】判定器と、この判定器の・人力と出力の差を抽出する第
１の減算回路と、この累１の減算回路の出力１６号を槙
分子るために設けられた抵抗を含まない積分回路と、こ
の積分回路の出力信号をオフセ・ト電圧の重畳された入
力１６号から永し引き、前６己刊ン〔器の入力へ辱びく
ために設けられた抵抗を会談ない第２の減算回路とをＪ
４備しＣいることを特徴とｒるオフセット消去回路。