JPS5833677Y2 - 複数負荷のランダム制御装置 - Google Patents

複数負荷のランダム制御装置

Info

Publication number
JPS5833677Y2
JPS5833677Y2 JP14448376U JP14448376U JPS5833677Y2 JP S5833677 Y2 JPS5833677 Y2 JP S5833677Y2 JP 14448376 U JP14448376 U JP 14448376U JP 14448376 U JP14448376 U JP 14448376U JP S5833677 Y2 JPS5833677 Y2 JP S5833677Y2
Authority
JP
Japan
Prior art keywords
lamp
output
pulse
counter
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14448376U
Other languages
English (en)
Other versions
JPS5360687U (ja
Inventor
達郎 小沼
孝夫 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14448376U priority Critical patent/JPS5833677Y2/ja
Publication of JPS5360687U publication Critical patent/JPS5360687U/ja
Application granted granted Critical
Publication of JPS5833677Y2 publication Critical patent/JPS5833677Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【考案の詳細な説明】 本考案は、複数負荷のランダム制御装置特に多数個のラ
ンプをランダムに点灯および消灯する回路に関する。
多数n個のランプがあり、これをランダムに制御例えば
1番のランプを点灯し、次に5番、更に8番のランプを
点灯し、その後1番のランプを消灯するといった制御を
行なうには、従来は第1図に示す如き装置を用いていた
この図において1はテ゛コーダであり、ランプ指定デー
タAを入力されて、多数の端子L1〜Ln中のそのデー
タ(アドレス)に対応する端子に出力を生じる。
2はゲート回路であり、デコーダ1の出力とランプ点灯
または消灯の指示データBを受け、指定ランプが消灯か
点灯かに応じて端子LiSまたはLiR(i=1・・・
・・・n)に出力を生じる。
3はラッチ回路であってn個のRSフリップフロップを
備え、ゲート回路2の出力をラッチしてドライバ4を介
してランプL1〜L。
を制御する。
ドライバ4はn個のスイッチング素子を備え、保護抵抗
R、ランプL1〜L、、および該スイッチング素子が電
源Vccとアース間に直列に接続される。
この回路の動作を説明するに先ずランプ指定データAが
1番のランプの指定コードであると、テ゛コーダ1では
そのコードに対応する出力端子L1を1とし、他の出力
L2〜L、をOとする。
ゲート回路2で゛はこのデコーダ1の出力を受け、さら
にランプ点灯または消灯の指定テ゛−タBが入力し、こ
れが点灯1の場合には1番ランプ点灯を指示するセット
信号L1Sを1とし、他の信号をOとする。
ラッチ回路3はこれをラッチし、ドライバ4を介してラ
ンプL1を点灯する。
消灯の場合は該指示データBを消灯Oとし、これにより
ゲート回路2は1番ランプ消灯を指示するリセット信号
り、Rを1とし他の信号をOとし、これによりラッチ回
路3はLlを0とし、ドライバ4はランプL1を消灯す
る。
この回路では同時点灯ランプは一個である。またこの装
置ではデコーダ、ゲート回路、ラッチ回路、ドライバ等
に多数の素子を必要とし全体としてかなり大規模な回路
になってしまう。
本考案はかかる点を改善し、従来回路と比較して使用素
子数がかなり少なく、また複数負荷の逐次オンオフ制御
も可能な回路を提案しようとするものである。
本考案の複数負荷のランダム制御装置は複数の負荷のオ
ンオフ制御を行なうドライバ、該ドライバへ制御信号を
出力するnビットシフトレジスタ、ランプ指定データお
よびランプ点灯消灯指令を入力されるレジスタ、n進の
カウンタ、これらのシフトレジスタおよび゛カウンタヘ
クロツクパルスを供給し該カウンタのオーバフローパル
スにより該パルス供給を停止する回路、前記レジスタか
らのランプ指定データとカウンタの計数値とを比較する
コンパレータ、及びゲート回路を有して前記シフトレジ
スタがオーバフローパルスを生じるとき該パルスに対応
する出力を生じまた前記コンパレータが一致出力を生じ
るとき前記レジスタからのランプ点灯消灯指令に対応す
る出力を生じてこれらを該シフトレジスタへの入力信号
とするコントローラを備えることを特徴とするが、次に
実施例を参照しながらこれを詳細に説明する。
第2図は本考案の実施例を示す。
この図でL1〜Loはn個のランプ、Rは保護抵抗、V
ccは電源、4はランプ駆動用のドライバであり、各ラ
ンプと直列に挿入されたトランジスタQ、その制御用の
アンドゲートG5などからなる。
12はドライバ4の制御用のnビットシフトレジスタ、
11はそのコントローラである。
5はランプ指定データAおよびランプ点灯消灯指令Bを
一時記憶するレジスタ、6はコンパレータ、7はカウン
タ、10はこれらのカウンタおよび゛シフトレジスタに
クロックパルスを供給する発振器、G4はクロックパル
ス制御用のアンドゲート、9は該ゲートを開閉するラッ
チ回路、8は走査中のランプ点灯を阻止するモノステー
ブル回路で゛ある。
コントローラ11はインバータI、ナントゲートG1、
オアゲートG2、アンドゲートG3からなる。
なおSTBはストローブ信号であり、Cは全ランプ消灯
指令である。
次にこの回路の動作を説明する。
ランプの数をnとすると、ドライバ4の駆動トランジス
タQの個数、シフトレジスタ12のビット数、およびカ
ウンタ7の容量はすべてnにしておく。
この他に、例えばランプ数n=100に対してカウンタ
7にはn=100より大きい2進素子7段従って128
進のものを用いてもよく、この場合はシフトレジスタ1
2は128ビツトにしておく。
後者の場合について説明するに、今例えば10番目のラ
ンプ孔工。
を点灯しようとする場合はカウンタ7の補数128−1
0=118の2進符号をランプ指定データAとし、また
点灯であるからB=1とし、これらの信号A、Bをレジ
スタ5に与えかつストローブ信号STBを入力する。
レジスタ5はストローブ信号STBが入るとこれらの信
号A、Bを記憶し、テ゛−タAはコンパレータ6に、指
令Bはコントローラ11のインパレータ■に人力する。
ストローブ信号STBはラッチ回路9に入ってこれをセ
ットシ、その出力を1、つまりアンドゲートG4を開放
させる。
またストローブ信号STBはモノステーブル回路8に加
わり、ランプ選択に要する時間例えば1msの巾を持つ
負パルスを発振させる。
この負パルスはドライバ4の全アントゲ−)Gsを閉じ
、全ランプ駆動トランジスタQをオフにしてランプL1
〜L、が点灯されないようにする。
アンドゲートG4が開くと発振器10からのクロックパ
ルスはカウンタ7および゛シフトレジスタ12に入り、
計数およびシフトを開始させる。
シフトレジスタ12は最初はクリアされていて全端子の
出力が0で゛あり、そしてテ゛−タAおよび゛カウンタ
出力りを入力されるコンパレータ6は最初は一致がとれ
ないので゛その出力は0で゛あり、オアゲートG2はコ
ンパレータ6からの0人力および゛シフトレジスタ12
からのO入力を受けて出力0を生じ、従ってアンドゲー
トG3の出力はOになる。
シフトレジスタ12はこのO入力をクロックが入る毎に
読取り、出力端子QA、QB、・・・・・・の出力を依
然Oに保つ。
カウンタ7が118パルスを計数するとコンパレータ6
は一致出力1を生じ、一方B=1で゛あるからインバー
タ■の出力は0、従ってナントゲートG1の出力は1と
なり、アンドゲートG3はこのナントゲートG1からの
1出力および゛オアゲートG2からの1出力を受けてl
を出力する。
シフトレジスタ12は次のクロックでこれを読取り、端
子QAの出力を1にする。
次のクロックは当然カウンタ7にも人力するので、再び
コンパレータ6は不一致出力0を生じ、以後のクロック
ではシフトレジスタ12はOを読取って行く。
従って1が端子QA、QB・・・・・・を移動して行き
、他の端子の出力はOとなる。
128クロツクで゛カウンタ7はオーバフローし、ラッ
チ回路9をリセットしてその出力を0とすると共にカウ
ンタ自身をクリヤする。
ラッチ回路9の出力がOになるとアンドゲートG4は閉
じ、以後クロックはカウンタ7およびシフトレジスタ1
2に与えられない。
128クロツクパルスのときシフトレジスタ12の1出
力は10番目の端子Q、に来ており、クロックが停止す
るのでこの端子Q1の1出力は持続することになる。
モノステーブル8の出力は所定時間後に消滅するからド
ライバ4のアンドゲートG5は開き、これによりランプ
Ltoの駆動トランジスタQがオンになり、該ランプが
点灯する。
このランプLIOを消灯するには同じデータAとB=O
の消灯指令を発する。
このとき前記と同様にしてストローブパルスSTBが入
力すると計数およびシフトが始まり、118パルスでコ
ンパレータ6は一致出力1を生じ、かつこのときシフト
レジスタ12のオーバフローパルスもlになる。
従ってオアゲートG2は1を出力するが、B=Oで゛あ
るからインバータ■の出力は1、ナントゲートG1の出
力はO、アンドゲートG3の出力はOとなり、シフトレ
ジスタ12には0が書き込まれることになる。
128パルス供給されるときカウンタ7はオーバフロー
し、クロックの発生を止めるが、このときシフトレジス
タの出力端子Q、には上記の書込まれたO出力が致来し
ており、ランプLIOは消灯される。
なおこの場合はシフトレジスタ12の他の端子の出力も
Oであり、こうして全ランプが消灯する。
同時に2つのランプを点灯、または1つのランプの点灯
中に他のランプを点灯したい場合は次のようにする。
今このランプをLIO,Llとすると、前述のようにし
てランプLIOを点灯し、次にランプ1の補数128−
1 = 127の2進数をランプ指定データAとし、ま
たランプ点灯消灯指令BはB=1とし、これらをレジス
タ5に加える。
ストローブ信号STBを加えると前述のようにしてラン
プ走査が始まり、点灯中のランプL1oもモノステーブ
ル8が出力を生じるので消灯する。
シフトレジスタ12のQ、端子の1はクロックが入る毎
にシフトされ、118パルスでオーバーフローする。
これはオアゲートG2を通ってアンドゲートG3に加わ
り、一方B=1、従ってインバータ■の出力はO、ナン
ドゲ−)G、の出力は1となるので゛アンドゲートG3
は1出力を生じる。
この1出力は次のクロック即ち11919番目ロックで
シフトレジスタ12に入り、端子QAを1にする。
以下クロックが入る毎に端子QB・・・・・・シフトし
てゆく。
一方、コンパレータ6では127パルス目で一致がとれ
、1出力をオアゲートG2、アンドゲートG3を介して
シフトレジスタ12に加える。
この1出力は次のクロック即ち12828番目ロックで
シフトレジスタ12に読込まれ、端子QAを1にする。
先に読込まれた1はこのとき端子Q、にあり、そしてこ
のときカウンタ7ではオーバフローしてキャリーパルス
がラッチ回路9のリセットを行なってクロックを止める
ので、このQA=1、QJ二1、他の端子は0の状態が
維持される。
こうしてランプLl、LIOが点灯する。以下同様にし
て任意の1つまたは複数のランプを点灯し、またその任
意のものを消灯することができる。
全ランプを消灯する場合は、全ランプ消灯指令Cを加え
ればよく、この指令Cはシフトレジスタの各ビットをク
リヤして端子QA−QoをすべてOにする。
以上詳細に説明したように、本考案によれば多数のラン
プの任意の1つ又は複数を点灯し、そのうちの任意の1
つ又は複数を消灯することができる。
しかもテ゛コーダなどを必要としないので使用素子数は
少なくて済み、低廉な制御回路を提供し得る。
なお実施例ではランプの点滅制御を挙げたが、本考案は
ランプに限らず、他の任意の負荷のオンオフ制御に適用
できる。
【図面の簡単な説明】
第1図は従来のランダム制御装置の例を示すブロック図
、第2図は本考案の実施例を示すブロック図で゛ある。 図面でL0〜L、は複数の負荷、4はドライバ、12は
nビットシフトレジスタ、5はレジスタ、7はカウンタ
、10.G4はクロックパルス供給回路、6はコンパレ
ータ、11はコントローラ、9はラッチ回路で゛ある。

Claims (3)

    【実用新案登録請求の範囲】
  1. (1)複数の負荷のオンオフ制御を行なうドライバ、該
    ドライバへ制御信号を出力するnビットシフトレジスタ
    、ランプ指定データおよびランプ点灯消灯指令を入力さ
    れるレジスタ、n進カウンタ、これらのシフトレジスタ
    および゛カウンタヘクロツクパルスを供給し該カウンタ
    のオーバフローパルスにより該パルス供給を停止する回
    路、前記レジスタからのランプ指定データとカウンタの
    計数値とを比較するコンパレータ、及びゲート回路を有
    して前記シフトレジスタがオーバフローパルスを生じる
    とき該パルスに対応する出力を生じまた前記コンパレー
    タが一致出力を生じるとき前記レジスタからのランプ点
    灯消灯指令に対応する出力を生じてこれらを該シフトレ
    ジスタへの入力信号とするコントローラを備えることを
    特徴とする複数負荷のランダム制御装置。
  2. (2)レジスタはストローブパルスが入力するときラン
    プ指定テ゛−夕およびランプ点灯消灯指令を読みとり、
    またこのストローブパルスがラッチ回路をセットして該
    ラッチ回路の出力によりクロックパルス供給回路のパル
    ス供給を開始させ、カウンタのオーバフローパルスが該
    ラッチ回路をリセットすることを特徴とした実用新案登
    録請求の範囲第1項記載の複数負荷のランダム制御装置
  3. (3)ランプ指定データは、被制御負荷がシフトレジス
    タの第m番目の出力により制御されるとして、補数n−
    mの2進数で与えられることを特徴とする実用新案登録
    請求の範囲第1項または第2項記載の複数負荷のランダ
    ム制御装置。
JP14448376U 1976-10-27 1976-10-27 複数負荷のランダム制御装置 Expired JPS5833677Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14448376U JPS5833677Y2 (ja) 1976-10-27 1976-10-27 複数負荷のランダム制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14448376U JPS5833677Y2 (ja) 1976-10-27 1976-10-27 複数負荷のランダム制御装置

Publications (2)

Publication Number Publication Date
JPS5360687U JPS5360687U (ja) 1978-05-23
JPS5833677Y2 true JPS5833677Y2 (ja) 1983-07-27

Family

ID=28753105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14448376U Expired JPS5833677Y2 (ja) 1976-10-27 1976-10-27 複数負荷のランダム制御装置

Country Status (1)

Country Link
JP (1) JPS5833677Y2 (ja)

Also Published As

Publication number Publication date
JPS5360687U (ja) 1978-05-23

Similar Documents

Publication Publication Date Title
JPS5833677Y2 (ja) 複数負荷のランダム制御装置
US4825407A (en) Method and circuit for controlling single chip microcomputer
JPS6010318A (ja) マイクロコンピユ−タ
JPH0119295B2 (ja)
US5386576A (en) Method and apparatus for associating the reception of reset pulses by a microprocessor with access to different subprograms
US5383230A (en) Reload-timer/counter circuit
US5357219A (en) Pulse width modulator including incrementer/decrementer
JPS5920196B2 (ja) 双方向性シフトレジスタ
JP2672496B2 (ja) 交通信号制御機
JPS6329299Y2 (ja)
JPS6311767Y2 (ja)
JPS5831215Y2 (ja) 電源供給制御回路
JPS63296519A (ja) 電子スイッチ
JP2738159B2 (ja) クロック信号制御回路
JPS62256102A (ja) プログラマブル・コントロ−ラ
KR970003137Y1 (ko) 피엘씨(plc)의 메모리 제어회로
KR910003040Y1 (ko) 모니터 화면상의 특정색상 제거회로
GB1306825A (en) Touch key circuit
JPH0229535Y2 (ja)
JP2687381B2 (ja) カメラ用データ写し込み装置
JP3076188B2 (ja) リモートコントローラ
JPS5913026B2 (ja) 複写枚数設定装置
JPH0962403A (ja) リモートコントローラ
JPS63122832U (ja)
JPS5842B2 (ja) 順序式シ−ケンス制御装置