JPS5833703B2 - ハンドウタイソウチノ セイゾウホウホウ - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に微小なる分
離領域を備えた半導体装置を容易に形成する製造方法を
提供することを目的とするものである。

一例の半導体集積回路において、その構成素子および素
子分離領域の微細化が進むにしたがって、従来からの光
学的手段による写真蝕刻技術での最小加工寸法（約５μ
）の限界にほとんど近づきつつある。

さらに高集積化をはかるために、光学的な方法に代って
光よりもさらに波長の短い電子ビームやＸ−線を利用し
て微細パターンを加工する技術が開発されつ＼あるが、
実用化にはまだ時間を要するのが現状である。

また、微細化に際し、単なる縮小だけでは、一般に構成
素子の電気的特性の変化が現われるので、分離領域の微
小化をはかる方法の方が高集積化Ｏこ対して容易かつ有
効であることは明らかである。

本発明は、従来からの光学的写真蝕刻技術を用いて、光
学的加工可能最小寸法よりも狭い素子分離領域を形成す
る方法を提供するもので、次の現象に着目した点が要点
である。

即ち塑性流動を起す物質（例えば高濃度リンガラス等）
を起伏のある半導体装置表面に形成し、熱処理を施して
溶融（メルト熱処理）せしめると、溶融した流動物質は
段差のある部分で薄くなる。

（例えば他の部分の厚みの約１／２の厚みとなも）この
物質を表面から蝕刻していくと、段差の部分から消失し
、下地物質が露出し始める。

この下地物質が露出した時点で流動層の蝕刻を中断し、
下地物質の蝕刻を流動層をおかさないエツチング液で蝕
刻すると、下地物質領域のみが開口される。

以下、実施例により図面を参照して本発明を説明する。

第１図はｎチャンネル・モス・ＩＣ（ｎ−ｃｈａｎｎｅ
１ＭＯ８ＩＣ）の素子分離に適用したもので従来の技術
では６〜８μ巾の分離領域が形成されたのに対し、本発
明の方法では２〜３μ巾の素子分離領域を形成すること
が可能である。

第１図ａは半導体基板（例えばＰ Ｔｙｐｅ、（１０
０）方位５〜１０Ω−ｃｍ）１の上に各種被膜を積層形
成した状態を示し、まず、基板上１に熱酸化法（こより
約５００人のＳ ｉＯ２膜２を形成する。

次にＳｉＨ４とＮＨ，の気相反応を利用して、８００℃
で５ｉ３Ｎ、膜３約１０００人を形成する。

さらにＳｉＨ４の気相分解を用いて、Ｓｉ３［’Ｊ、膜
上に約５０００人の多結晶シリコン膜４を形成する。

この状態で、再度熱酸化を行なうと、多結晶シリコン膜
の表面にＳ ｉ ０２膜５が形成される。

このＳ １０２膜は次の多結晶シリコン膜の加工用マス
クと拡散用マスクに用いられるもので約１５００人の厚
みが適当である。

次に、隣接する素子形成予定領域を交互に開口するよう
に写真蝕刻技術を用いて表面の上記複数被膜が積層され
た露出されたＳ ｉ０２膜５をパターンニングする。

この残されたＳ ｉＯｘ膜５′をマスクにして、これに
隣接する多結晶シリコン膜４をたとえばＨＦ−ＨＮＯ３
系エツチング液で蝕刻することによって図すに示す如く
なる。

この状態でポロンＢ拡散を行なうと図Ｃに示すように拡
散条件を調整して横方向から約１μ程度Ｂｏｒｏｎの拡
散された多結晶シリコン４ａが形成される。

次に前記多結晶シリコン膜上の残された５ｉｎ２膜５′
をＮＨ４Ｆ液で除去し、次いで残された多結晶シリコン
膜４′中Ｂｏｒｏｎが拡散されていない領域４“のみを
蝕刻する選択エッチ液で多結晶シリコン膜４“を蝕刻し
て図ｄに示すように約１μ巾の微小巾、多結晶シリコン
パターン４ａ□、４ａ２・・・が各素子形成予定領域の
境界に形成される。

多結晶シリコン膜の選択エッチ液は次の組成のものを用
いる。

次に図ｅに示すように熱処理により塑性流動を起すボロ
ン−リンー珪素ガラス（ＢＰ８Ｇ）膜６（以降本明細書
にてはＢＰＳＧ膜と略称する）を約４０００人の厚さに
形成する。

このＢＰＳＧ膜はＳ ｉＢ４の酸化法を利用したＳ ｔ
０２膜の気相成長において、Ｂ２Ｈ６およびＰＨ３を
同時にドープすることによって得られるものでＰＨ３の
みをドープしたときにできるリンー珪素ガラス（ＰＳＧ
）膜に比し蝕刻速度を小さくすることができ、後の工程
における蝕刻量制御の点で有利である。

次に、例えば１０００℃、Ｎ２雰囲気中で熱処理を施す
とＢＰＳＧ膜は溶融して図ｆに示すような形状になり、
ＢＰＳＧ膜厚６′は多結晶シリコン層の段差の部分（図
中矢印を付して示した部分）６ａｌ、６ｂ′、６ｃ′・
・・で薄くなる。

ＢＰＳＧ膜を例えばＮＨ４Ｆ液を用いて途中まで蝕刻す
ると図ｇに示すように段差の部分から一部の多結晶シリ
コン膜４ａ□、４ａ２が露出しはじめるのでこの状態で
ＢＰＳＧ膜の蝕刻を中断する。

上記一部の多結晶シリコン膜４ａ□、４ａ２上には微細
な薄いＢＰＳＧ膜の残留が認められる。

次に多結晶シリコン膜を蝕刻すると、多結晶シリコン膜
上のＢＰＳＧ膜の残留も除去されて、図りに示す如く多
結晶シリコン膜パターンに対応した微小巾の溝７ａ、７
ｂ・・・が開口される。

この微小中溝を有するＢＰＳＧ膜をマスクにして隣接の
Ｓ ｔ ３ Ｎ４膜を蝕刻したものを図１に示す。

上記Ｓｉ３Ｎ４膜の蝕刻は熱リン酸液あるいはフレオン
ガスプラズマによって行われる。

次にＳ ｉ Ｂ Ｎ、膜パターンから露出した下地のＳ
ｉＯ２膜２をＮＨ４Ｆ液で蝕刻すると、ＢＰＳＧ膜も同
時に蝕刻されて図ｊに示す構造となる。

次に図ｋに示すように上記図ｉのシリコン基板１の露出
部１ａ、１ｂを約５０００人蝕刻し、次にイオン４打込
（Ｉｏｎ ｈｒｐｌａｎｔａｔｉｏｎ）手段によりポロ
ンをシリコン基板中に打込んで、図１にも示すようなチ
ャネル反転防止用Ｐ一層８ａ、８ｂを形成する。

次に熱酸化法により、Ｓ ｉＢ Ｎ４膜をマスクとした
選択酸化を施すと図ｍに示すような、微小申開口部にの
み素子分離用酸化膜９ａ、９ｂが形成される。

図ｎは酸化後、酸化マスク領域を除去した状態を示し、
素子分離領域Ａ、Ｂは、きわめて狭い巾（２〜３μ）で
半導体基板中に埋め込まれた形となる。

上述の如くして分離形成されたＡおよびＢ領域に、従来
技術を用いて一例のｎチャネルＭＯ８ＩＣを形成して第
２図の如くなる。

これは従来の素子分離法に比し、素子形成領域をきわめ
て近接させることができ、面積で４０％有効率が向上し
高集積化をはかることを可能とする顕著な利点がある。

【図面の簡単な説明】

第１図ａ−ｎは本発明の一実施例の半導体装置の製造方
法を説明するために工程順に示すいづれも断面図、第２
図は一例の本発明の半導体装置の製造方法を適用して形
成されたＭＯＳ ＩＣの断面図である。 なお図中同一符号は同一または相当部分を夫々示すもの
とする。 １・・・・・・半導体基板、３・・・・・・耐酸化層（
Ｓ ｉ３ Ｎ４膜）、４・・・・・・第１の部材（多結
晶シリコン膜）、４ａ□、４ａ２・・・・・・第１の部
材の組成変化層、６・・・・・・第２の部材（ＢＰＳＧ
膜）、７ａ 、 ７ｂ・・・・・・微小幅の溝、Ａ、Ｂ
・・・・・・素子分離領域。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板の主面に耐酸化層を被着し、この耐酸化
   層に積層した第１の部材をパターニングしてこのパター
   ン側部に組成変化層を形成後、少くともこの組成変化層
   を残して他の前記第１の部材を除去し、前記耐酸化層お
   よび前記組成変化層に加熱により塑性流動を生ずる第２
   の部材を被覆してから、加熱を施して前記第２の部材を
   流動させ次いで前記第２の部材全面に蝕刻して、前記組
   成変化層の一部露出部を設け、この露出部より前記組成
   変化層を蝕刻して溝を形威し、更にこの溝内に露出した
   耐酸化層を蝕刻して前記半導体基板を露出する開口を形
   成し、次に露出した前記半導体基板を酸化して素子間分
   離領域を形成することを特徴とする半導体装置の製造方
   法。