JPS5834076B2 - パイロツトシケンホウシキ - Google Patents
パイロツトシケンホウシキInfo
- Publication number
- JPS5834076B2 JPS5834076B2 JP50131641A JP13164175A JPS5834076B2 JP S5834076 B2 JPS5834076 B2 JP S5834076B2 JP 50131641 A JP50131641 A JP 50131641A JP 13164175 A JP13164175 A JP 13164175A JP S5834076 B2 JPS5834076 B2 JP S5834076B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- pilot
- memory
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明はメモリスイッチ形時分割交換機を有する交換方
式の通信路のパイロット試験方式に関するものである。
式の通信路のパイロット試験方式に関するものである。
従来の空間分割交換機における接続試験としては加入者
が発呼する度に接続路の確認を行なう機能いわゆるコー
ルパイコールによる導通試験が一般的であった。
が発呼する度に接続路の確認を行なう機能いわゆるコー
ルパイコールによる導通試験が一般的であった。
時分割交換機においては障害に対して時分割多重使用す
る装置等への影響する範囲が大きいから、通信チャネル
以外にパイロットチャネルを設定し該パイロットチャネ
ルに関し循環路を構成し、パイロット信号な送出、受信
する装置により通信路にパイロット信号を通過させ、通
常の呼とは並列に障害を常時監視することが考えられて
いる。
る装置等への影響する範囲が大きいから、通信チャネル
以外にパイロットチャネルを設定し該パイロットチャネ
ルに関し循環路を構成し、パイロット信号な送出、受信
する装置により通信路にパイロット信号を通過させ、通
常の呼とは並列に障害を常時監視することが考えられて
いる。
（特願昭４７−４７９６２号（特開昭４９−１２７１２
号参照）） 本発明の目的はメモリスイッチ形時分割交換機において
パイロットチャネルに関し循環路を構成しパイロット信
号を送受する常時監視形のパイロット試験方式を提供す
ることである。
号参照）） 本発明の目的はメモリスイッチ形時分割交換機において
パイロットチャネルに関し循環路を構成しパイロット信
号を送受する常時監視形のパイロット試験方式を提供す
ることである。
前記目的を達成するため、本発明のパイロット試験方式
は時分割集線装置または多重化装置を含むメモリスイッ
チ形時分割交換機において、チャネル番号とアドレス番
号が独立であるようなデータバスメモリを具えるととも
に通話チャネル以外に前記集線装置または多重化装置と
の間におりかえしパイロットチャネルを設け、チャネル
変換用保持メモリの前記複数のパイロットチャネルに当
るアドレスに共通のデータバスメモリアドレス番号を与
えることにより複数のパイロットチャネル間の循環路が
構成され該循環路を通してパイロット信号を送受するこ
とを特徴とするものである。
は時分割集線装置または多重化装置を含むメモリスイッ
チ形時分割交換機において、チャネル番号とアドレス番
号が独立であるようなデータバスメモリを具えるととも
に通話チャネル以外に前記集線装置または多重化装置と
の間におりかえしパイロットチャネルを設け、チャネル
変換用保持メモリの前記複数のパイロットチャネルに当
るアドレスに共通のデータバスメモリアドレス番号を与
えることにより複数のパイロットチャネル間の循環路が
構成され該循環路を通してパイロット信号を送受するこ
とを特徴とするものである。
以下本発明を実施例につき詳述する。
第１図は本発明による通話路試験方式の実施例である。
同図において１−１〜１−ｎは集線装置、２−１〜２−
ｎ は他の時分割交換機であり、これらがそれぞれビッ
ト同期装置３を介してフレーム同期装置４と直列に接続
され高速多重装置５より多重化された信号が分岐挿入回
路６□、６□間に設けたメモリスイッチ形時分割交換機
を通して交換が行なわれた後再び高速多重装置１２を通
してたとえば図示のように出力■〜■が集線装置１−１
〜１−ｎ１他の時分割交換機２−１〜２−ｎ等の入力■
〜■となり循環路が構成される。
ｎ は他の時分割交換機であり、これらがそれぞれビッ
ト同期装置３を介してフレーム同期装置４と直列に接続
され高速多重装置５より多重化された信号が分岐挿入回
路６□、６□間に設けたメモリスイッチ形時分割交換機
を通して交換が行なわれた後再び高速多重装置１２を通
してたとえば図示のように出力■〜■が集線装置１−１
〜１−ｎ１他の時分割交換機２−１〜２−ｎ等の入力■
〜■となり循環路が構成される。
メモリスイッチ形時分割交換機は分岐挿入回路６□、６
□間に各チャネルの１フレ一ム分の加入者データを記憶
するデータバスメモリ９を設け、一方チャネル変換用保
持メモリ（以下保持メモリと称する）１０をフレーム同
期装置４で駆動されるアドレスカウンタ１１により高速
多重装置５，１２とともにタイミング制御される。
□間に各チャネルの１フレ一ム分の加入者データを記憶
するデータバスメモリ９を設け、一方チャネル変換用保
持メモリ（以下保持メモリと称する）１０をフレーム同
期装置４で駆動されるアドレスカウンタ１１により高速
多重装置５，１２とともにタイミング制御される。
本発明では上述のメモリスイッチ形時分割交換機の分岐
挿入回路６□、６□間にデータバスメモリ９と並列にパ
イロット信号送信器７とパイロット信号受信器８が設け
られパイロット信号の送受による常時監視が行なわれる
。
挿入回路６□、６□間にデータバスメモリ９と並列にパ
イロット信号送信器７とパイロット信号受信器８が設け
られパイロット信号の送受による常時監視が行なわれる
。
前述のメモリスイッチ形時分割交換機においては、チャ
ネルｔ１とチャネルｔ２との間の接続の場合、保持メモ
リー０のアドレス１１．１２にそれぞれ同一の例えばｍ
ｊが書き込まれる。
ネルｔ１とチャネルｔ２との間の接続の場合、保持メモ
リー０のアドレス１１．１２にそれぞれ同一の例えばｍ
ｊが書き込まれる。
そしてアドレスカウンター１からのアドレスが１１の時
に、保持メモリー０のアドレスｔ１からｍｊが読み出さ
れ、そのｍｊがデータバスメモリ９のアドレスとなるの
で、データバスメモリ９のアドレスｍｊから前のフレー
ムのデータが読み出され、次のタイミングでチャネルｔ
１のデータが書き込まれる。
に、保持メモリー０のアドレスｔ１からｍｊが読み出さ
れ、そのｍｊがデータバスメモリ９のアドレスとなるの
で、データバスメモリ９のアドレスｍｊから前のフレー
ムのデータが読み出され、次のタイミングでチャネルｔ
１のデータが書き込まれる。
次に、アドレスカウンター１からのアドレスがｔ２の時
に、保持メモリー０のアドレスｔ２からｍｊが読み出さ
れ、そのｍｊによりデータバスメモリ９のアドレスｍｊ
からデータが読み出される。
に、保持メモリー０のアドレスｔ２からｍｊが読み出さ
れ、そのｍｊによりデータバスメモリ９のアドレスｍｊ
からデータが読み出される。
このデータはチャネルｔ１のデータであるから、チャネ
ルｔのデータがチャネルｔ２に読み出されす ることになる。
ルｔのデータがチャネルｔ２に読み出されす ることになる。
そして次のタイミングでチャネルｔ２のデータがデータ
バスメモリ９のアドレスｍｊに書き込まれ、次のフレー
ムでアドレスカウンタ１１からのアドレスがｔｌの時、
保持メモリ１０からｍｊが読み出されて、データバスメ
モリ９のアドレスｍｊに先に書き込まれていたチャネル
ｔ２のデータが読み出されるので、チャネルｔ２のデー
タがチャネルｔ１に読み出されることになる。
バスメモリ９のアドレスｍｊに書き込まれ、次のフレー
ムでアドレスカウンタ１１からのアドレスがｔｌの時、
保持メモリ１０からｍｊが読み出されて、データバスメ
モリ９のアドレスｍｊに先に書き込まれていたチャネル
ｔ２のデータが読み出されるので、チャネルｔ２のデー
タがチャネルｔ１に読み出されることになる。
即ちチャネルｔ□のデータがチャネルｔ２に、又チャネ
ルｔ２のデータがチャネルｔ１にそれぞれ交換されるこ
とになる。
ルｔ２のデータがチャネルｔ１にそれぞれ交換されるこ
とになる。
同図におけるパイロットチャネルの循環路としてパイロ
ット信号送信器７の送出をｔｉチャネルでおこないデー
タバスメモリ９でｔｊ１チャネルに変換し集線装置１−
１を通しｔｊｌでおりかえされデータバスメモリ９に戻
り、ｔｊ２チャネルに変換され、集線装置１−２を通し
ｔｊ２でおりかえされる。
ット信号送信器７の送出をｔｉチャネルでおこないデー
タバスメモリ９でｔｊ１チャネルに変換し集線装置１−
１を通しｔｊｌでおりかえされデータバスメモリ９に戻
り、ｔｊ２チャネルに変換され、集線装置１−２を通し
ｔｊ２でおりかえされる。
同様にして循環的にチャネルｔｊ２からｔｊｎ。
ｔｋｌ、・・・・・・、 ｔｋｎを通って最後にｔｋｎ
からｔｉに変換され、パイロット信号受信器８で受信し
て送信データとの照合を行なう。
からｔｉに変換され、パイロット信号受信器８で受信し
て送信データとの照合を行なう。
このような循環路を作るためのメモリスイッチ方式の動
作を第２図に示す。
作を第２図に示す。
第２図は第１図の破線内２０を取出したもので、同図の
データバスメモリ９は入力データのチャネル番号または
出力データのチャネル番号とデータバスメモリの格納ア
ドレスが独立であるように設けられる。
データバスメモリ９は入力データのチャネル番号または
出力データのチャネル番号とデータバスメモリの格納ア
ドレスが独立であるように設けられる。
同図の横取において循環路を作るためには、チャネル変
換用保持メモリ１０のｊｌ ＋ ｔＪｌｌ・・・・・・
、ｔｊｎ。
換用保持メモリ１０のｊｌ ＋ ｔＪｌｌ・・・・・・
、ｔｊｎ。
ｔｋ ・・・・・・、ｔｋｎのそれぞれのアドレスに
ｍｉｌ ツ というデータを設定しておく。
ｍｉｌ ツ というデータを設定しておく。
この場合ｔ１＜ｔｊ□く・・・・・・＜ｔｊｎ＜ｔｋｌ
＜・・・・・・ｔｋｎとする。
＜・・・・・・ｔｋｎとする。
動作としてはパイロット信号送信器７より出たｔｉチャ
ネルのデータは保持メモリ１０のｔｉアドレスから読み
出したｍｉによりデータバスメモリ９のｍｉアドレスに
書き込まれる。
ネルのデータは保持メモリ１０のｔｉアドレスから読み
出したｍｉによりデータバスメモリ９のｍｉアドレスに
書き込まれる。
時刻ｔｉの次にくるｔｊｌにおいてはデータバスメモリ
９のｍｉアドレスからｔｉチャネルのデータを読み出し
ｔｊ１チャネルのデータとする。
９のｍｉアドレスからｔｉチャネルのデータを読み出し
ｔｊ１チャネルのデータとする。
ｔｊ１チャネルのデータは集線装置１−１でおりかえし
ｔｊ１チャネルに戻り、戻ってきたｔｊ１チャネルのデ
ータはまたデータバスメモリ９のｍｉアドレスに書き込
まれる。
ｔｊ１チャネルに戻り、戻ってきたｔｊ１チャネルのデ
ータはまたデータバスメモリ９のｍｉアドレスに書き込
まれる。
同様にしてデータバスメモリ９のｍｉアドレスを通して
ｔｋｎまで行きｔｋｎでおりかえされたデータはｔｉチ
ャネルに戻りパイロット受信器８で受信される。
ｔｋｎまで行きｔｋｎでおりかえされたデータはｔｉチ
ャネルに戻りパイロット受信器８で受信される。
第３図はこの信号の流れを示したものである。
なお、集線装置や他の交換機で信号がおりかえされると
１フレ一ム以上の遅延があり実際にパイロット信号を送
出してから受信するまでに多くの集線装置を通る場合に
は多フレームの遅延があるが交換システムの試験周期か
ら見れば問題ではない。
１フレ一ム以上の遅延があり実際にパイロット信号を送
出してから受信するまでに多くの集線装置を通る場合に
は多フレームの遅延があるが交換システムの試験周期か
ら見れば問題ではない。
また接続されている集線装置、交換機が障害を起した場
合にはそれに対応するチャネル変換用保持メモリのデー
タを消せば循環路は障害集線装置、交換機を除いて構成
することができる。
合にはそれに対応するチャネル変換用保持メモリのデー
タを消せば循環路は障害集線装置、交換機を除いて構成
することができる。
以上説明したように、本発明によるパイロットチャネル
の構成はメモリスイッチ形時分割交換機を有する交換方
式において単にパイロット信号送信器と同受信器を設け
るだけでパイロットチャネルを構成するための余分の装
置を付加する必要がなく簡単迅速に通信路の試験を行な
うことができ、かつ障害の切り分けも簡単に行なえると
いう利点をもつものである。
の構成はメモリスイッチ形時分割交換機を有する交換方
式において単にパイロット信号送信器と同受信器を設け
るだけでパイロットチャネルを構成するための余分の装
置を付加する必要がなく簡単迅速に通信路の試験を行な
うことができ、かつ障害の切り分けも簡単に行なえると
いう利点をもつものである。
第１図は本発明によるメモリスイッチ形交換方式の実施
例説明図、第２図は本発明によるパイロットチャネルを
作るためのメモリスイッチ方式の動作説明図、第３図は
本発明によるパイロット信号の流れを示す図面であり、
図中、１−１〜１−ｎは集線装置、２−１〜２− ｎは
他の時分割交換機、３はビット同期装置、４はフレーム
同期装置、５゜１２は高速多重装置、６１ ＋ ６２は
分岐挿入装置、７はパイロット信号送信器、８はパイロ
ット信号受信器、９はデータバスメモリ、１０はチャネ
ル変換用保持メモリ、１１はアドレスカウンタを示す。
例説明図、第２図は本発明によるパイロットチャネルを
作るためのメモリスイッチ方式の動作説明図、第３図は
本発明によるパイロット信号の流れを示す図面であり、
図中、１−１〜１−ｎは集線装置、２−１〜２− ｎは
他の時分割交換機、３はビット同期装置、４はフレーム
同期装置、５゜１２は高速多重装置、６１ ＋ ６２は
分岐挿入装置、７はパイロット信号送信器、８はパイロ
ット信号受信器、９はデータバスメモリ、１０はチャネ
ル変換用保持メモリ、１１はアドレスカウンタを示す。
Claims (1)
- １ 時分割集線装置または多重化装置を含むメモリスイ
ッチ形時分割交換機において、チャネル番号とアドレス
番号が独立であるようなデータバスメモリを具えるとと
もに通話チャネル以外に前記集線装置または多重化装置
との間に折り返えしパイロットチャネルを設け、チャネ
ル変換用保持メモリの前記複数のパイロットチャネルに
当るアドレスに共通のデータバスメモリアドレス番号を
与えることにより複数のパイロットチャネル間の循環路
が構成され該循環路を通してパイロット信号を送受する
ことを特徴とする通話路のパイロット試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50131641A JPS5834076B2 (ja) | 1975-10-31 | 1975-10-31 | パイロツトシケンホウシキ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50131641A JPS5834076B2 (ja) | 1975-10-31 | 1975-10-31 | パイロツトシケンホウシキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5255405A JPS5255405A (en) | 1977-05-06 |
| JPS5834076B2 true JPS5834076B2 (ja) | 1983-07-23 |
Family
ID=15062795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50131641A Expired JPS5834076B2 (ja) | 1975-10-31 | 1975-10-31 | パイロツトシケンホウシキ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834076B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56149143A (en) * | 1980-04-21 | 1981-11-18 | Fujitsu Ltd | Circuit quality monitor system |
| JPS58141056A (ja) * | 1982-02-16 | 1983-08-22 | Mitsubishi Electric Corp | 交換システムのタイムスロツト試験方法 |
| JPS6077565A (ja) * | 1983-10-05 | 1985-05-02 | Fujitsu Ltd | デ−タ加入者回路の試験方法 |
| JP6154686B2 (ja) * | 2013-07-10 | 2017-06-28 | 日本電気通信システム株式会社 | 加入者振り分け装置およびその信号処理方法 |
-
1975
- 1975-10-31 JP JP50131641A patent/JPS5834076B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5255405A (en) | 1977-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048445A (en) | Method for through connection check in digital data system | |
| US4601028A (en) | Method of and apparatus for checking datapath failure in a communication muldem | |
| US5265089A (en) | Loopback test circuit | |
| JPH0552118B2 (ja) | ||
| JPH0476280B2 (ja) | ||
| US4484323A (en) | Communication arrangements for distributed control systems | |
| US4592044A (en) | Apparatus and method for checking time slot integrity of a switching system | |
| JPS5834076B2 (ja) | パイロツトシケンホウシキ | |
| CA1121894A (en) | Digital trunk supervisory decoder multiplexor for ground start or e&m signalling on a common t1 span | |
| US4493073A (en) | Maintenance of stored program controlled switching systems | |
| GB1300003A (en) | Telecommunication exchanges | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| US4532624A (en) | Parity checking arrangement for a remote switching unit network | |
| EP0321426B1 (en) | An error correction method in a switch and a switch provided with error correction means | |
| JP3013190B2 (ja) | クロスコネクト装置 | |
| GB2086191A (en) | Controlling space-time continuity in dynamic connections of buffer networks for time-division | |
| JPH0561815B2 (ja) | ||
| US4514842A (en) | T-S-T-S-T Digital switching network | |
| KR930006558B1 (ko) | 인터모듈 호연결이 가능한 타임스위치 장치 | |
| KR880002502B1 (ko) | 이중화 구내전자교환장치 | |
| AU2799289A (en) | An error correction method in a switch and a switch provided with error correction means | |
| JPS60172872A (ja) | デイジタルデ−タ交換機のフレ−ム同期試験方式 | |
| JPS60121862A (ja) | ネットワ−ク診断方式 | |
| JPH0455015B2 (ja) | ||
| JPH01120942A (ja) | 通話ルート折り返し試験方式 |