JPS583452A - 折返し試験方式 - Google Patents
折返し試験方式Info
- Publication number
- JPS583452A JPS583452A JP56102569A JP10256981A JPS583452A JP S583452 A JPS583452 A JP S583452A JP 56102569 A JP56102569 A JP 56102569A JP 10256981 A JP10256981 A JP 10256981A JP S583452 A JPS583452 A JP S583452A
- Authority
- JP
- Japan
- Prior art keywords
- switch module
- test
- highway
- test data
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は折返し試験方式、さらに詳しく言えば、２重化
されたスイッチ・モジュールと２重化されていない回線
対応部のインタフェース共通部とを真備するディジタル
交換機における折返し試験方式に関する。
されたスイッチ・モジュールと２重化されていない回線
対応部のインタフェース共通部とを真備するディジタル
交換機における折返し試験方式に関する。
ディジタル交換機において、スイッチ・モジュールの障
害に対処するため、これを２重化し、一方を現用、他方
を予備とし、現用のスイッチ・モジュールに障害が発生
すると直ちに予備のスイッチモジュールを現用に切換え
、交換機の動作に支障を生じないようにし、かつ交換機
の信頼性を高めることか行なわれている。
害に対処するため、これを２重化し、一方を現用、他方
を予備とし、現用のスイッチ・モジュールに障害が発生
すると直ちに予備のスイッチモジュールを現用に切換え
、交換機の動作に支障を生じないようにし、かつ交換機
の信頼性を高めることか行なわれている。
一方、ディジタル交換機において、対応するハイ９エイ
の特定のタイムスロットを試験用に割当て、対をなすハ
イウェイの下ｐ側に上記試験用タイムスロットに試験デ
ータを送出し、上シ側のハイウェイの試験用タイムスロ
ットに折返光し、送出した試験用データと折返光して受
信さｎたデータと照合して通話路の試験を行なうことが
行なわれている。
の特定のタイムスロットを試験用に割当て、対をなすハ
イウェイの下ｐ側に上記試験用タイムスロットに試験デ
ータを送出し、上シ側のハイウェイの試験用タイムスロ
ットに折返光し、送出した試験用データと折返光して受
信さｎたデータと照合して通話路の試験を行なうことが
行なわれている。
上記のようにスイッチモジュールを２重化した交換機に
、従来の考え方に従って上記のような折返し試験を行な
う場合、現用系側の試験のみなので、予備系の正常性、
あるいは障害切分は等で問題がある。
、従来の考え方に従って上記のような折返し試験を行な
う場合、現用系側の試験のみなので、予備系の正常性、
あるいは障害切分は等で問題がある。
第１図は、２重化したスイッチ・モジュールと２重化さ
れない回線対応部のインタフェース共通部を有するディ
ジタル交換機の構成を示す図である。
れない回線対応部のインタフェース共通部を有するディ
ジタル交換機の構成を示す図である。
図において、ｓＨｃ◎〜５ＨＣ１〜 は七ｎぞれ回線対
応部のインタフェース共通部、８Ｍｏｅ ＳＭｌはそれ
ぞれスイッチモジュールであシ、両者は同一の構成を有
し、２重化されておシ、一方が現用として使用され、他
方は予備として待機し、現用スイッチ・モジュールが障
害となれば、予備用が現用に切替えられる。
応部のインタフェース共通部、８Ｍｏｅ ＳＭｌはそれ
ぞれスイッチモジュールであシ、両者は同一の構成を有
し、２重化されておシ、一方が現用として使用され、他
方は予備として待機し、現用スイッチ・モジュールが障
害となれば、予備用が現用に切替えられる。
回線対、応部のインタフェース共通部８ＨＣｏ−５Ｈ（
４等はそれぞれスイッチモジュール”０ ＊ ８Ｍ１と
インタフェース・ハイウェイによシ接続される。インタ
フェース共通部は同様に構成され同様に動作するので５
ＨＣＱについて説明する。
４等はそれぞれスイッチモジュール”０ ＊ ８Ｍ１と
インタフェース・ハイウェイによシ接続される。インタ
フェース共通部は同様に構成され同様に動作するので５
ＨＣＱについて説明する。
電話機あるいは回線から送られてくるディジタル化さｎ
た信号は、回線対応部ＬＩＮＥＯ〜ＬＩＮ堀において多
重化されてインタフェース共通部１１ＨｃＱに入り、さ
らにマルチプレクサＭＰＸにおいて上シハイウエイＦＷ
−ＨＷＯに多重化され、２つに分流し、それぞｎドライ
バＤを経てインタフェース・ハイウェイである上りハイ
ウェイＦＷ−ＨＷＯｏおよび■−Ｈｗ１ｏを経て、 そ
れぞれスイッチ・モジュール８ＭＱおよび８Ｍ、に達す
る。
た信号は、回線対応部ＬＩＮＥＯ〜ＬＩＮ堀において多
重化されてインタフェース共通部１１ＨｃＱに入り、さ
らにマルチプレクサＭＰＸにおいて上シハイウエイＦＷ
−ＨＷＯに多重化され、２つに分流し、それぞｎドライ
バＤを経てインタフェース・ハイウェイである上りハイ
ウェイＦＷ−ＨＷＯｏおよび■−Ｈｗ１ｏを経て、 そ
れぞれスイッチ・モジュール８ＭＱおよび８Ｍ、に達す
る。
スイッチ・モジュール８Ｍ（１ｅ ８Ｍ１において、後
述するように、そｎぞれ交換が行なわｎｌそｎぞれから
インタフェース・〕１イワエイである下ジノ１イウエイ
ＢＷ−ＨＷｏｏおよびＢＷ−ＨＷｌｏを経て出力され、
この出力は、インタフェース共通部８ＨＣＱにシいて、
そｎぞれレシーバ８で受信さｎ、ルート・セレクタＲ８
ＥＬに入る。
述するように、そｎぞれ交換が行なわｎｌそｎぞれから
インタフェース・〕１イワエイである下ジノ１イウエイ
ＢＷ−ＨＷｏｏおよびＢＷ−ＨＷｌｏを経て出力され、
この出力は、インタフェース共通部８ＨＣＱにシいて、
そｎぞれレシーバ８で受信さｎ、ルート・セレクタＲ８
ＥＬに入る。
ルート・セレクタＲ８ＥＬは、現用のスイッチ・モジュ
ールの信号受信分配装置８ＲＤの出力によシ制御される
ルート・フリップフロップＲ−ＦＦにより制御さｎる。
ールの信号受信分配装置８ＲＤの出力によシ制御される
ルート・フリップフロップＲ−ＦＦにより制御さｎる。
すなわち、スイッチ・七ジュール８Ｍ、が現用ならば、
ルート・フリップフロップＲ−ＦＦｄ、現用スイッチ・
モジュール８ＭＯの信号受信分配装置８ＲＤの出力によ
リセットされ、＠１′を出力し、これによシルート・セ
レクタＲ８ＥＬを制御して、現用スイッチ・モジュール
８Ｍｏよシの下りハイウェイＢＷ−ＨＷＯＯを選択して
、これをインタフェース共通部８ＨＣＯの下ジノ１イウ
エイＢＷ−ＨＷＯに接続する。この際、予備用のスイッ
チ・モジュール８Ｍ１からの下ジノ・イウエイＢＷ−Ｈ
Ｗ Ｉ Ｑのデータは捨てらｎる。
ルート・フリップフロップＲ−ＦＦｄ、現用スイッチ・
モジュール８ＭＯの信号受信分配装置８ＲＤの出力によ
リセットされ、＠１′を出力し、これによシルート・セ
レクタＲ８ＥＬを制御して、現用スイッチ・モジュール
８Ｍｏよシの下りハイウェイＢＷ−ＨＷＯＯを選択して
、これをインタフェース共通部８ＨＣＯの下ジノ１イウ
エイＢＷ−ＨＷＯに接続する。この際、予備用のスイッ
チ・モジュール８Ｍ１からの下ジノ・イウエイＢＷ−Ｈ
Ｗ Ｉ Ｑのデータは捨てらｎる。
なお、この際、スイッチ・モジュール８Ｍ１が現用、ス
イッチ・モジュール８ＭＱが予備用に切替えられると、
現用となつ九スイッチ・モジュール８Ｍ。
イッチ・モジュール８ＭＱが予備用に切替えられると、
現用となつ九スイッチ・モジュール８Ｍ。
の信号受信分配装置ｇＲＤから上記ルート・７リツプ・
フロップＲ−ＦＦに信号が与えられ、これをリセットす
る。そうするとルート・フリップフロップＲ−ＦＦの出
力は１０”となシ、この出力１０”によりルート・セレ
クタＲＥＥＬは入力を切替え現用となったスイッチ・モ
ジュール８Ｍ、よりｏ下ジノ１イウエイＢＷ−ＨＷｌｏ
を選択して、インタフェース共通部５ＨＣＱＯ下シハイ
ウエイＢＷ−ＨＷＱに接続する。
フロップＲ−ＦＦに信号が与えられ、これをリセットす
る。そうするとルート・フリップフロップＲ−ＦＦの出
力は１０”となシ、この出力１０”によりルート・セレ
クタＲＥＥＬは入力を切替え現用となったスイッチ・モ
ジュール８Ｍ、よりｏ下ジノ１イウエイＢＷ−ＨＷｌｏ
を選択して、インタフェース共通部５ＨＣＱＯ下シハイ
ウエイＢＷ−ＨＷＱに接続する。
インタフェース共通部８ＨＣＯにおいては、その下シハ
イクエイＢＷ−ＨＷＱの信号をデマルチプレクサＤＭＰ
Ｘによシ対応する回線対応部（ＬＩＮＫｏ−ＬＩＮＫｎ
ｌ）に到るハイ９エイに分離し、各回線対応部（ＬＩＮ
ＩＱ〜ＬＩＮＥ、 ）において、さらに着信電話機ある
い拡回線に分離する。
イクエイＢＷ−ＨＷＱの信号をデマルチプレクサＤＭＰ
Ｘによシ対応する回線対応部（ＬＩＮＫｏ−ＬＩＮＫｎ
ｌ）に到るハイ９エイに分離し、各回線対応部（ＬＩＮ
ＩＱ〜ＬＩＮＥ、 ）において、さらに着信電話機ある
い拡回線に分離する。
スイッチ・モジュール８Ｍｏおよび８Ｍ１ 嬬七ｎぞれ
同一の構成を有するので、スイッチ・モジュール８ＭＯ
Ｋついて説明する。
同一の構成を有するので、スイッチ・モジュール８ＭＯ
Ｋついて説明する。
スイッチ・モジュールＳＭｏ Ｉｄ、マルチプレクサＭ
ＰＸＯ〜ＭＰｘｎ１デマルチプレクサＤＭＰｘＯ〜ＤＭ
ＰＸｎ１ フォワード時間スイッチＴＳＷＦ、〜’ｒ
ｓｗｎ 、 バックワード時間スイッチＴ８ＷＢ、〜
ＴＳＷＢｎ、空間スイッチＳＳＷ、信号受信分配装置８
ＲＤ等を＾偏する。２個のスイッチ・モジュールＳＭＯ
および８Ｍ、は共通のプロセッサＭＰＨによって制御さ
れる。
ＰＸＯ〜ＭＰｘｎ１デマルチプレクサＤＭＰｘＯ〜ＤＭ
ＰＸｎ１ フォワード時間スイッチＴＳＷＦ、〜’ｒ
ｓｗｎ 、 バックワード時間スイッチＴ８ＷＢ、〜
ＴＳＷＢｎ、空間スイッチＳＳＷ、信号受信分配装置８
ＲＤ等を＾偏する。２個のスイッチ・モジュールＳＭＯ
および８Ｍ、は共通のプロセッサＭＰＨによって制御さ
れる。
なお、公知のようＫ、時間スイッチＴ＃Ｑ 〜ＴＳＷＦ
ｎ。
ｎ。
’ｒｓｗｎＯ−ＴＥｉＷＢ、における通話路保持メモリ
および空間スイッチＳＳＷのゲート制御メモリは信号受
信分配装置８ＲＤよシの信号によυ制御され、必要とす
る通話路（通話チャネル）が設定される。
および空間スイッチＳＳＷのゲート制御メモリは信号受
信分配装置８ＲＤよシの信号によυ制御され、必要とす
る通話路（通話チャネル）が設定される。
インタフェース共通部８ＨＣＱ〜５ＥＩＣ１よシの上シ
ハイウエイｆｆ−ＨＷａＱ〜ＦＷ−ＨＷＱｌはマルチプ
レクサＭＰＸＯで一多重化されフォワード時間スイッチ
ＴＳＷＦ（１に入力する。上記以外のインタフェース共
通部においても、８ＨＣＯ−８Ｈ（４と同様に、適当数
例えば１＋１個づつ纒められ、その上ジノ・イウエイが
マルチプレクサＭＰＸ、〜ＭＰＸｎに入力する。マルチ
プレクサＭＰＸＯにおいて多重化さｎた信号はアオキワ
ード時間スイッチＴＳＷＦｏにおいて必要なタイム・ス
ロット変換が行なわれジャンフタ・ハイウェイを経て空
間スイッチＳＳＷに入力し、ここでハイウェイ間の変換
が行なわｎ、バックワード時間スイッチ’ｒｓＷＢ（１
−Ｔ８ｗＢｎに入力し、さらにタイム・スロットの変換
が行な、われで、デマルチプレクサＤＭ−ＰＸｏ〜ＩＭ
ＰＸｎＫ送らｎｌここで所要のインタフェース共通部５
ＨＣｏ ＝ ５Ｈ（４に到る下シハイウエイＢＷ−ＨＷ
ｏｏ −ＢＷ−ＨＷｇｉに分離さｎる。
ハイウエイｆｆ−ＨＷａＱ〜ＦＷ−ＨＷＱｌはマルチプ
レクサＭＰＸＯで一多重化されフォワード時間スイッチ
ＴＳＷＦ（１に入力する。上記以外のインタフェース共
通部においても、８ＨＣＯ−８Ｈ（４と同様に、適当数
例えば１＋１個づつ纒められ、その上ジノ・イウエイが
マルチプレクサＭＰＸ、〜ＭＰＸｎに入力する。マルチ
プレクサＭＰＸＯにおいて多重化さｎた信号はアオキワ
ード時間スイッチＴＳＷＦｏにおいて必要なタイム・ス
ロット変換が行なわれジャンフタ・ハイウェイを経て空
間スイッチＳＳＷに入力し、ここでハイウェイ間の変換
が行なわｎ、バックワード時間スイッチ’ｒｓＷＢ（１
−Ｔ８ｗＢｎに入力し、さらにタイム・スロットの変換
が行な、われで、デマルチプレクサＤＭ−ＰＸｏ〜ＩＭ
ＰＸｎＫ送らｎｌここで所要のインタフェース共通部５
ＨＣｏ ＝ ５Ｈ（４に到る下シハイウエイＢＷ−ＨＷ
ｏｏ −ＢＷ−ＨＷｇｉに分離さｎる。
他のマルチプレクサ（ＭＰＸ１〜ＭＰＸｎ）への入゛力
も上記と同様に処理される。
も上記と同様に処理される。
既に述べたように、インタフェース・ノ１イウエイ（上
記のｆｆ−Ｈ％ｖｏｏ〜等およびＢＷ−Ｈ％”００〜等
）の特定のタイム・スロットを試験用に割当て、上記試
験用タイム・スロットに挿入した試験データを折返し、
送出し九データと折返し受信したデータとを比較照合し
て試験を行なうが、この場合、第１図にお−て、従来の
一見方によジインタフエース共通部５ＨＣＯＫおける上
シおよび下シハイウエイＦＷ−ＨＷＱおよびＢＷ→ＩＷ
Ｑを選び、試験用タイム・スロットにのせて下９ノ・イ
ウエイに送出され九試験用データと上りノ・イワエイに
折返光された試験データとの−！ｋｔ−検出して試験デ
ータカ監伝送され九径路の正常性を試験する場合、現用
系力為らの試験しかできないため、予備系の正常性、特
にインターフェイス部の試験が行なえないので、障害切
分け、まえ系の再構成等に問題があった。
記のｆｆ−Ｈ％ｖｏｏ〜等およびＢＷ−Ｈ％”００〜等
）の特定のタイム・スロットを試験用に割当て、上記試
験用タイム・スロットに挿入した試験データを折返し、
送出し九データと折返し受信したデータとを比較照合し
て試験を行なうが、この場合、第１図にお−て、従来の
一見方によジインタフエース共通部５ＨＣＯＫおける上
シおよび下シハイウエイＦＷ−ＨＷＱおよびＢＷ→ＩＷ
Ｑを選び、試験用タイム・スロットにのせて下９ノ・イ
ウエイに送出され九試験用データと上りノ・イワエイに
折返光された試験データとの−！ｋｔ−検出して試験デ
ータカ監伝送され九径路の正常性を試験する場合、現用
系力為らの試験しかできないため、予備系の正常性、特
にインターフェイス部の試験が行なえないので、障害切
分け、まえ系の再構成等に問題があった。
さらに、この点について詳しく説明する。第１図に示す
ように、インタフェース共通部５ＨＣｏにおいて、試験
用データは下りノ１イウエイＢＷ−ＨＷ。
ように、インタフェース共通部５ＨＣｏにおいて、試験
用データは下りノ１イウエイＢＷ−ＨＷ。
より上ジノ・イクエイＦＷ−ＨＷｏへ折返しルート匹を
経て折返えすものとする。スイッチ・モジュール８ＭＱ
およびＳＭｌにおいて、そｎＺＴｌ−、空間スイッチＳ
ｓｗよりバックワード時間スイッチＴ８ＷＢＱに到るジ
ャンクタフ）イウエイにインサータＩを、またフォワー
ド時間スイッチＴ８ＷＦｏよシ空間スイッチ８謂に至る
ジャンフタ・ノーイウエイにト°ロツノくｐを設置し、
信号受信分配装置ＳＲＤ力島ら送らｎる試験用データを
インサータエよυノ（ツクワード時間スイッチＴＳＷＢ
Ｑへ送出し、フォワード０時間スイッチＴＳＷＦＱから
の上記折返光された試験データを同じくドロツバＤを経
て信号受信分配装置８１Ｄ Ｋ取出して、両者を比較照
合し得るよう構成する。
経て折返えすものとする。スイッチ・モジュール８ＭＱ
およびＳＭｌにおいて、そｎＺＴｌ−、空間スイッチＳ
ｓｗよりバックワード時間スイッチＴ８ＷＢＱに到るジ
ャンクタフ）イウエイにインサータＩを、またフォワー
ド時間スイッチＴ８ＷＦｏよシ空間スイッチ８謂に至る
ジャンフタ・ノーイウエイにト°ロツノくｐを設置し、
信号受信分配装置ＳＲＤ力島ら送らｎる試験用データを
インサータエよυノ（ツクワード時間スイッチＴＳＷＢ
Ｑへ送出し、フォワード０時間スイッチＴＳＷＦＱから
の上記折返光された試験データを同じくドロツバＤを経
て信号受信分配装置８１Ｄ Ｋ取出して、両者を比較照
合し得るよう構成する。
折返し試験に当っては、現用スイッチ・モジュール、例
えば８ＭＱにおいて、特定のバターンムのＥ験用データ
Ａ（ハイウェイの１つのタイムスロットには普通８ビツ
トをのせるので、この試験用データも８ビツト構成であ
る。）を信号受信分配装置８ＲＤからインサータＩに送
出して、あるタイム・スロットに挿入し、バックワード
時間スイッチ’ｒ腑勧に入力させる。該時間スイッチ’
ｒｓｗｎｏにおいてタイムスロットの入れ替えを行なっ
て、上記挿入さｔＬ九試験データをインタフェース・ノ
・イウエイである下ジノ・イウエイＢＷ−Ｈｗ００の試
験用に割当てられ九特定のタイムスロットＴ８ｏＫのせ
るようにする。
えば８ＭＱにおいて、特定のバターンムのＥ験用データ
Ａ（ハイウェイの１つのタイムスロットには普通８ビツ
トをのせるので、この試験用データも８ビツト構成であ
る。）を信号受信分配装置８ＲＤからインサータＩに送
出して、あるタイム・スロットに挿入し、バックワード
時間スイッチ’ｒ腑勧に入力させる。該時間スイッチ’
ｒｓｗｎｏにおいてタイムスロットの入れ替えを行なっ
て、上記挿入さｔＬ九試験データをインタフェース・ノ
・イウエイである下ジノ・イウエイＢＷ−Ｈｗ００の試
験用に割当てられ九特定のタイムスロットＴ８ｏＫのせ
るようにする。
この試験用データ絋、ルート・セレクタＲ８１Ｌを経て
、下ジノ〜イウエイＢＷ−ＨＷＱの試験用タイムスロッ
ト’ｒｓｇ Ｋ現詐る。この試験データ拡試験用タイム
・スロット’ｒｓＱ において有効となる折返しルー）
ＲＲを経て上りハイウェイＦＷ−ＨＷＱに折返見すレ
、タイム・スロットＴＳｏにのせらｎｓ ２分岐し、そ
の一方は、現用のスイッチ・モジュール８ＭＱに至る上
シハイウエイｆｆ−ＨＷＱＱよ、９ 、ｆｆルチプレク
サＭＰＸｏ、フオワーｆ時間スイッチＴＳＷＴｏ ｓジ
ャンク７ョン・ハイウェイを経てドロッパＤＫ達し、こ
こで抽出さｎて信号受信分配装置８ＲＤ Ｋ受信される
。それからさらにプロセッサＭＰＲに送らｎｌここで試
験用データとして先に送出さｎた特定のパターン人と比
較照合さ扛る。
、下ジノ〜イウエイＢＷ−ＨＷＱの試験用タイムスロッ
ト’ｒｓｇ Ｋ現詐る。この試験データ拡試験用タイム
・スロット’ｒｓＱ において有効となる折返しルー）
ＲＲを経て上りハイウェイＦＷ−ＨＷＱに折返見すレ
、タイム・スロットＴＳｏにのせらｎｓ ２分岐し、そ
の一方は、現用のスイッチ・モジュール８ＭＱに至る上
シハイウエイｆｆ−ＨＷＱＱよ、９ 、ｆｆルチプレク
サＭＰＸｏ、フオワーｆ時間スイッチＴＳＷＴｏ ｓジ
ャンク７ョン・ハイウェイを経てドロッパＤＫ達し、こ
こで抽出さｎて信号受信分配装置８ＲＤ Ｋ受信される
。それからさらにプロセッサＭＰＲに送らｎｌここで試
験用データとして先に送出さｎた特定のパターン人と比
較照合さ扛る。
なお、他方は予備のスイッチ・モジュールｓＭ１に至る
上りハイウェイＦＷ−ＨＷ １０よシ予備のスイッチ・
モジュール８Ｍ、 Ｋ入力し、現用のスイッチ。
上りハイウェイＦＷ−ＨＷ １０よシ予備のスイッチ・
モジュール８Ｍ、 Ｋ入力し、現用のスイッチ。
モジュール８ＭＱにおけると全く同様な比較照合が行な
わｎる。
わｎる。
上記の従来の折返し試験方式では、試験用データの伝送
される現用系および予備系の径路はそれ七ｎその正常性
が試験さｎるが、異常を検出しても異常個所がどのイン
タフェース・ノ１イ９エイにあるのか、インタフェース
共通部（５ＨＣＯ−８ＨＣ１＊）にあるのか、何れのス
イッチ・モジュール（ａＭＱ 。
される現用系および予備系の径路はそれ七ｎその正常性
が試験さｎるが、異常を検出しても異常個所がどのイン
タフェース・ノ１イ９エイにあるのか、インタフェース
共通部（５ＨＣＯ−８ＨＣ１＊）にあるのか、何れのス
イッチ・モジュール（ａＭＱ 。
８Ｍ１）にあるのか、およその見当はつくとしても高い
確度で判定及び確認することは困難であった。
確度で判定及び確認することは困難であった。
従来の方式においては、現用スイッチ・モジュールよシ
の下９ノ）イウエイ（ＢＷ−ＨＷｏｏ〜等）上に送らｎ
る試験データのみを、下ジノ・イウエイＢＷ−ＨＷｏ〜
等において現用および予備スイッチ・モジュールの両方
に折返した。これは、交換機の稼動中に、試験のためと
はいえ、動作が安定しているとは必ずしも言えない予備
機を現用に切替えることを避けたこと、および予備スイ
ッチ・モジュールよりの下りハイウェイ（ＢＷ−ＨＷ１
０〜等）上に送られるデータは総べてルート・セレクタ
Ｒ８ＫＬ において阻止されるため、下りノーイクエイ
ＢＷ−ＨＷＯ〜等から折返えすことが困難であったこと
によるものである。
の下９ノ）イウエイ（ＢＷ−ＨＷｏｏ〜等）上に送らｎ
る試験データのみを、下ジノ・イウエイＢＷ−ＨＷｏ〜
等において現用および予備スイッチ・モジュールの両方
に折返した。これは、交換機の稼動中に、試験のためと
はいえ、動作が安定しているとは必ずしも言えない予備
機を現用に切替えることを避けたこと、および予備スイ
ッチ・モジュールよりの下りハイウェイ（ＢＷ−ＨＷ１
０〜等）上に送られるデータは総べてルート・セレクタ
Ｒ８ＫＬ において阻止されるため、下りノーイクエイ
ＢＷ−ＨＷＯ〜等から折返えすことが困難であったこと
によるものである。
本発明は、従来の方式の上記の欠点を除き、かつ、折返
し試験の゛ために予備機を現用に切替えることなく、シ
かも上記の困難に打克って、上記した現用および予備と
して切替可能な２重化されたスイッチ−モジュールを持
つディジタル交換機において、現用および予備のスイッ
チ・モジュールの両方から送られる試験データをともに
折返し可能に構成し、多くの障害情報を得ることを可能
とし、これ等から従来に比してさらに高い確度を以って
障害個所を判定し、保守の簡単化、容易化を図ることを
目的とする。
し試験の゛ために予備機を現用に切替えることなく、シ
かも上記の困難に打克って、上記した現用および予備と
して切替可能な２重化されたスイッチ−モジュールを持
つディジタル交換機において、現用および予備のスイッ
チ・モジュールの両方から送られる試験データをともに
折返し可能に構成し、多くの障害情報を得ることを可能
とし、これ等から従来に比してさらに高い確度を以って
障害個所を判定し、保守の簡単化、容易化を図ることを
目的とする。
次に本発明を図面について説明する。
本発明は第１図に示す回線対応部のインタフェース共通
部８ＨＣ（１−５ＨＣ１〜が２重化されておらずスイッ
チ・モジュール８Ｍ０ 、８Ｍｌが２重化構成のディジ
タル交換機に実施するものであって、第２図に本発明を
実施することが可能な回線対応部のインタフェース共通
部の構成の一例を示す。
部８ＨＣ（１−５ＨＣ１〜が２重化されておらずスイッ
チ・モジュール８Ｍ０ 、８Ｍｌが２重化構成のディジ
タル交換機に実施するものであって、第２図に本発明を
実施することが可能な回線対応部のインタフェース共通
部の構成の一例を示す。
＃Ｉ２図において、ＭＰＸ 、 ＤＭＰＸ 、 Ｒ８Ｅ
Ｌ 、 Ｒ−ＦＦ。
Ｌ 、 Ｒ−ＦＦ。
Ｄ、Ｒは第１図と同一のものを示す。なお、ＳＥＬはセ
レクタ、Ｇはゲー）、ＰＭはパターン・マツチャ、ＲＫ
Ｇａレジスタ、Ｒもレジスタ、Ｒ８はルート・セレクタ
である。ＴＳ口は試験用タイム・スロットＴ８０中入力
が与えられ、こｎによシ、セレクタＳＥＬが制御さｎル
ジスタＲおよびＲＥＧが活性化さｎる。
レクタ、Ｇはゲー）、ＰＭはパターン・マツチャ、ＲＫ
Ｇａレジスタ、Ｒもレジスタ、Ｒ８はルート・セレクタ
である。ＴＳ口は試験用タイム・スロットＴ８０中入力
が与えられ、こｎによシ、セレクタＳＥＬが制御さｎル
ジスタＲおよびＲＥＧが活性化さｎる。
いま、スイツ讐・モジュール８Ｍ、が現用とすれば、前
記のようにルート・フリップフロップＲ−ＦＦはセット
され、ルート・セレクタＲ８ＥＬは現用ス１ツチ・モジ
ュールＳＭＱよシの下シハイウエイＢＷ−ＨＷＱＱを選
択し、 下りノ＼イウエイＢＷ−ＨＷ、に接続さｎた状
態にある。試験用タイム・スロットＴＢＯ以外の時点に
おいては大端ＴＳＯに入力が与えらｎていないので、セ
レクタＳＥＬはマルチプレクサＭＰＸよシの上シハイワ
エイＦＷ−ＨＷ、を選択して、２個のドライバＤに接続
する。
記のようにルート・フリップフロップＲ−ＦＦはセット
され、ルート・セレクタＲ８ＥＬは現用ス１ツチ・モジ
ュールＳＭＱよシの下シハイウエイＢＷ−ＨＷＱＱを選
択し、 下りノ＼イウエイＢＷ−ＨＷ、に接続さｎた状
態にある。試験用タイム・スロットＴＢＯ以外の時点に
おいては大端ＴＳＯに入力が与えらｎていないので、セ
レクタＳＥＬはマルチプレクサＭＰＸよシの上シハイワ
エイＦＷ−ＨＷ、を選択して、２個のドライバＤに接続
する。
従って、回線対応部（ＬＩｆｌＯ〜Ｉ、ＩＮＦｇ ）か
ら送られてくる信号は、前記と同様に、マルチプレクサ
ＭＰＸで下シハイウエイＦＷ−ＨＷＱに多重化され、セ
レクタＳＥＬを経て現用および予備スイッチ・モジュー
ルＳＭＯ＋ ８Ｍ１へ至る上υノ１イウエイＦＷ−ＨＷ
Ｏ。
ら送られてくる信号は、前記と同様に、マルチプレクサ
ＭＰＸで下シハイウエイＦＷ−ＨＷＱに多重化され、セ
レクタＳＥＬを経て現用および予備スイッチ・モジュー
ルＳＭＯ＋ ８Ｍ１へ至る上υノ１イウエイＦＷ−ＨＷ
Ｏ。
およびｆｆ−ＨＷＩ Ｑに分岐して各スイッチ・モジュ
ールＳＭＯ＊ ８Ｍ１に入力する。
ールＳＭＯ＊ ８Ｍ１に入力する。
現用および予備スイッチ・モジュールＢｍ（、、ＳＭ１
において交換された出方は、下シハイウェイＢＷ−ＨＷ
ＱＱおよびＢＷ−ＨＷｌｏに出力するが、ルート・セレ
クタＲＳＥＬは、現用スイッチ・モジュールＳＭＱよシ
の下シハイウェイＢＷ−Ｈ％ＶＱＱよシの信号のみを通
過させ、予備スイッチ・モジュール８Ｍ、よ）の下シハ
イウェイＢＷ−ＨＷ１Ｇは阻止する。
において交換された出方は、下シハイウェイＢＷ−ＨＷ
ＱＱおよびＢＷ−ＨＷｌｏに出力するが、ルート・セレ
クタＲＳＥＬは、現用スイッチ・モジュールＳＭＱよシ
の下シハイウェイＢＷ−Ｈ％ＶＱＱよシの信号のみを通
過させ、予備スイッチ・モジュール８Ｍ、よ）の下シハ
イウェイＢＷ−ＨＷ１Ｇは阻止する。
上記のようＫして、ルート・セレクタＲＳＥＬの出側に
ある下シハイウェイＢＷ−ＨＷＱに送られた信号は、デ
ｉルチプレクｔ ＤＭＰＸで分離さｎ１所定の回線対応
部（ＬｘＮｇ、） −ＬＩＮ堀）に送られる。
ある下シハイウェイＢＷ−ＨＷＱに送られた信号は、デ
ｉルチプレクｔ ＤＭＰＸで分離さｎ１所定の回線対応
部（ＬｘＮｇ、） −ＬＩＮ堀）に送られる。
ここに、現用スイッチ・モジュールからの指示によ）予
備スイッチ・モジュールから送られる試験用データを現
用および予備スイッチ°モジュールに折返すよう切替可
能な折返し手段としては、ルート・セレクタＲＢ、レジ
スタＲ、ＲＩＧ 、パターン・マツ−チャＰＭおよびゲ
ートＧから構成さｎる。
備スイッチ・モジュールから送られる試験用データを現
用および予備スイッチ°モジュールに折返すよう切替可
能な折返し手段としては、ルート・セレクタＲＢ、レジ
スタＲ、ＲＩＧ 、パターン・マツ−チャＰＭおよびゲ
ートＧから構成さｎる。
前述の現用スイッチ・モジニールＳＭＯかう送うれた試
験用データ（パターンλ）の折返しは、次のようＫして
行わｎる。
験用データ（パターンλ）の折返しは、次のようＫして
行わｎる。
前記したように、現用スイッチ・モジュール８ＭＱよシ
の下シハイウエイＢＷ−ＨＷＯＯの試験用タイムスロツ
） ’ｒｓｏにのって送られた試験データはルート・セ
レクタＲＧＥＬを通シ、下りハイウェイＢＷ−ＨＷ。
の下シハイウエイＢＷ−ＨＷＯＯの試験用タイムスロツ
） ’ｒｓｏにのって送られた試験データはルート・セ
レクタＲＧＥＬを通シ、下りハイウェイＢＷ−ＨＷ。
に送られる。試験用タイム・スロッ） ’ｒｓｏの時刻
において、入力ＴＳｏに信号が与えらｎると、レジスタ
ＲＥＧが活性化され、下シハイウエイＢＷ−Ｈ％ＶＯ上
の、当該時−（タイム・スロット’ｒｓｇ ）の試験デ
ータ（パターン人〕がレジスタＲＥＧに格納される。こ
のときは、レジスタＲＩＧの内容社、パターン・マツチ
ャＰＭの比較対象と異るので、パターン・マツチャＰＭ
はｂ力を送出せず、ゲートＧはレジスタＲＩＧの内容を
通過させて出力するよう制御される。次のタイム・スロ
ット’ｒｓｏ において、セレクタＳＥＬが活性化さｎ
ると、レジスタＢＥＧの内容、すなわち、試験データ（
パターン人）がゲートＧおよびセレクタＳＥＬを経て、
現用および予備スイッチ・モジュールＳＭｏ、８Ｍ１ヘ
ノ上〕ハイウエイｆｆ−ＨＷＱＱおよびＦＷ−ＨＷｌＱ
にそれぞれ送出される。
において、入力ＴＳｏに信号が与えらｎると、レジスタ
ＲＥＧが活性化され、下シハイウエイＢＷ−Ｈ％ＶＯ上
の、当該時−（タイム・スロット’ｒｓｇ ）の試験デ
ータ（パターン人〕がレジスタＲＥＧに格納される。こ
のときは、レジスタＲＩＧの内容社、パターン・マツチ
ャＰＭの比較対象と異るので、パターン・マツチャＰＭ
はｂ力を送出せず、ゲートＧはレジスタＲＩＧの内容を
通過させて出力するよう制御される。次のタイム・スロ
ット’ｒｓｏ において、セレクタＳＥＬが活性化さｎ
ると、レジスタＢＥＧの内容、すなわち、試験データ（
パターン人）がゲートＧおよびセレクタＳＥＬを経て、
現用および予備スイッチ・モジュールＳＭｏ、８Ｍ１ヘ
ノ上〕ハイウエイｆｆ−ＨＷＱＱおよびＦＷ−ＨＷｌＱ
にそれぞれ送出される。
このようにして、既に第１図について説明した試験デー
タの折返しが行なわれる。
タの折返しが行なわれる。
上記折返し試験におｉて異常が検出されれば、本発明に
よシ、上記と蝶代って予備スイッチ・モジュール８Ｍ、
より、その下シハイクエイＢＷ−Ｈ％ｖ１゜に試験デー
タを送り、この試験データ管現用および予備スイッチ・
七ジュール８ＭＱおよびＢＭｌに折返すことによシ試験
を行なう。
よシ、上記と蝶代って予備スイッチ・モジュール８Ｍ、
より、その下シハイクエイＢＷ−Ｈ％ｖ１゜に試験デー
タを送り、この試験データ管現用および予備スイッチ・
七ジュール８ＭＱおよびＢＭｌに折返すことによシ試験
を行なう。
菖１図について説明したように、上記の従来の折返し試
験において、プロセッサＭＰＲが異常を検出すれば、プ
ロセッサＭＰＲは、予備スイッチ・モジュール８Ｍ１に
対して、試験用、タイムスロット’ｒｓ。
験において、プロセッサＭＰＲが異常を検出すれば、プ
ロセッサＭＰＲは、予備スイッチ・モジュール８Ｍ１に
対して、試験用、タイムスロット’ｒｓ。
Ｋ試験データの送出を指示し、遣え現用スイッチ・毫ジ
ュールＢＭＯに同じく試験用タイムスロットＴ８ＱＫ４
１）定パターーンの指示用データ（パターンＢ）の送出
を指示する。こｎによシ、第１図において説明したのと
同様に上記試験用および指示用データが下りハイウェイ
ＨＷ−ＢＷＩＱおよび副−ＢＱＯＫ送出される。
ュールＢＭＯに同じく試験用タイムスロットＴ８ＱＫ４
１）定パターーンの指示用データ（パターンＢ）の送出
を指示する。こｎによシ、第１図において説明したのと
同様に上記試験用および指示用データが下りハイウェイ
ＨＷ−ＢＷＩＱおよび副−ＢＱＯＫ送出される。
さて、第２図において、ルート・セレクタＲ８は、ルー
ト・フリップ７ｏツブＲ−ＦＦの出力によシ制御され、
ルート・セレクタＲ８１Ｌとは逆に、現用スイッチ・モ
ジュールよシの下シハイクエイ上の信号を阻止し、予備
スイッチ・モジュールよシの下シハイクエイ上の信号を
通過させる。すなわち、こ、の場合、予備スイッチ・篭
ジュール８Ｍ１よシの下シハイクエイＢＷ−〒’１０の
信号を通過させ、レジスタＢに送る。
ト・フリップ７ｏツブＲ−ＦＦの出力によシ制御され、
ルート・セレクタＲ８１Ｌとは逆に、現用スイッチ・モ
ジュールよシの下シハイクエイ上の信号を阻止し、予備
スイッチ・モジュールよシの下シハイクエイ上の信号を
通過させる。すなわち、こ、の場合、予備スイッチ・篭
ジュール８Ｍ１よシの下シハイクエイＢＷ−〒’１０の
信号を通過させ、レジスタＢに送る。
試験用タイムスロツ） ’ｒｓ（、の時刻において、太
端ＴＳｏに入力が与えられるとレジスタＲが活性化さｎ
１予備スイツチ・モジュールＳＭ１よシの下υハイウェ
イＢＷ−ＨＷＩＱの試験用タイム・スロットＴｓ。
端ＴＳｏに入力が与えられるとレジスタＲが活性化さｎ
１予備スイツチ・モジュールＳＭ１よシの下υハイウェ
イＢＷ−ＨＷＩＱの試験用タイム・スロットＴｓ。
にのせられている試験用データがレジスタＢにラッチさ
れる。
れる。
このとき、現用スイッチ・モジュールＳＭＱ カｂの下
りハイクエイＢＷ−ＨＷＱＱの試験用タイム・スロッ）
’ｒｓｏ Ｋのせらｎて送出され九特定パ゛ターンの
指示用データ（パターンＢ）は前記と同様にレジスタＲ
ＩＧ Ｋラッチさｎる。この内容（パターンＢのデータ
）はパターン・マツチャＰＭＫ４、ら３・パターン・マ
ツチャＰＭにおいて比較照合され、パターンＢであるこ
とが識別さｎるとゲートＧに信号が送られ、これによｐ
ゲートＧはレジスタＲ］１ｌｉＧの内容の信号を阻止し
、レジスタ凡の内容の信号を通過させるよう切替えられ
る。次の試験用タイム・スロツ） ＴＳｏにおいてセレ
クタＳＥＬが切替えられると、レジスタＲの内容、すな
わち予備スイッチ・モジュール８Ｍ１よシの下シハイウ
エイＢＷ−Ｈｗ１ｏかも送られた試験用データが、セレ
クタＳＥＬ を経て現用および予備スイッチ・モジュー
ル８Ｍ、 、 ８Ｍ。
りハイクエイＢＷ−ＨＷＱＱの試験用タイム・スロッ）
’ｒｓｏ Ｋのせらｎて送出され九特定パ゛ターンの
指示用データ（パターンＢ）は前記と同様にレジスタＲ
ＩＧ Ｋラッチさｎる。この内容（パターンＢのデータ
）はパターン・マツチャＰＭＫ４、ら３・パターン・マ
ツチャＰＭにおいて比較照合され、パターンＢであるこ
とが識別さｎるとゲートＧに信号が送られ、これによｐ
ゲートＧはレジスタＲ］１ｌｉＧの内容の信号を阻止し
、レジスタ凡の内容の信号を通過させるよう切替えられ
る。次の試験用タイム・スロツ） ＴＳｏにおいてセレ
クタＳＥＬが切替えられると、レジスタＲの内容、すな
わち予備スイッチ・モジュール８Ｍ１よシの下シハイウ
エイＢＷ−Ｈｗ１ｏかも送られた試験用データが、セレ
クタＳＥＬ を経て現用および予備スイッチ・モジュー
ル８Ｍ、 、 ８Ｍ。
への上）ハイウェイｆｆ−ＭＷ、、およびＦＷ−ＭＷｌ
ｏに送られる。指示用データは試験用データとは異るパ
ターンとする。なお、指示用データは特定パターンのも
のに限らない。例えば特定のビット位置のビットを刻歯
てておいてもよい。
ｏに送られる。指示用データは試験用データとは異るパ
ターンとする。なお、指示用データは特定パターンのも
のに限らない。例えば特定のビット位置のビットを刻歯
てておいてもよい。
この折返された試験用データは、上記と同様に、現用お
よび予備スイッチ・モジニール８Ｍｏ 、 ８Ｍｉのそ
れぞれにおいて、ドロッパＤで抽出され信号受信分配装
置１ｉ１ＲＤ Ｋ達し、さらにプロセッサ１ｆＲＫ送ら
れ、送出した試験用データと受信したデータとの照合が
行なわれ、上記試験用データの伝送され九１！！路の正
常性が検出される。
よび予備スイッチ・モジニール８Ｍｏ 、 ８Ｍｉのそ
れぞれにおいて、ドロッパＤで抽出され信号受信分配装
置１ｉ１ＲＤ Ｋ達し、さらにプロセッサ１ｆＲＫ送ら
れ、送出した試験用データと受信したデータとの照合が
行なわれ、上記試験用データの伝送され九１！！路の正
常性が検出される。
上記の折返し試験方式を要約すれば、まず、現用スイッ
チ・モジュール（ＳＭｏ）よシの下シハイウエイ（ＢＷ
−ＨＷｏｏ ）を経て送られた試験データをインク７工
−ス共通部（１ｉ１ＨＣＱ）において、現用スイッチ・
モジュール（ＳＭｏ ） および予備スイッチ・モジ
ュール（８Ｎｈ ）への上シハイウェイ（ＦＷ−１ｆｆ
ＱＱ ）および（Ｆ′ｗ−Ｈ％ＦＩＯ） の両方に折
返えして、それぞｋ （８Ｍ１） ヨｊ） ノ下’）
” （９Ｚ イ（ＢＷ−ＨＷ’１ａ ）を経て試験用デ
ータを送り、これを上記と同様に現用スイッチ・モジュ
ール（８Ｍ、 ）および予備スイッチ・モジュール（Ｂ
Ｍｌ ） ヘの上〕ハイ９ エイ（Ｆ’Ｗ−ｍｌｏｏ）
および（へＮ傳１ａ）の両方ＫＦｒ返し、それぞれの径
路の正常性を検出する。
チ・モジュール（ＳＭｏ）よシの下シハイウエイ（ＢＷ
−ＨＷｏｏ ）を経て送られた試験データをインク７工
−ス共通部（１ｉ１ＨＣＱ）において、現用スイッチ・
モジュール（ＳＭｏ ） および予備スイッチ・モジ
ュール（８Ｎｈ ）への上シハイウェイ（ＦＷ−１ｆｆ
ＱＱ ）および（Ｆ′ｗ−Ｈ％ＦＩＯ） の両方に折
返えして、それぞｋ （８Ｍ１） ヨｊ） ノ下’）
” （９Ｚ イ（ＢＷ−ＨＷ’１ａ ）を経て試験用デ
ータを送り、これを上記と同様に現用スイッチ・モジュ
ール（８Ｍ、 ）および予備スイッチ・モジュール（Ｂ
Ｍｌ ） ヘの上〕ハイ９ エイ（Ｆ’Ｗ−ｍｌｏｏ）
および（へＮ傳１ａ）の両方ＫＦｒ返し、それぞれの径
路の正常性を検出する。
さらに１プｑセッサＭＰＲは、上記の各径路の正常およ
び異常の情報をプログラムによ多処理し、えば、上・下
ハイウェイｌｌ’９ｊ／−ＨＷＱＱ 、 ＦＷ−ＥＷ、
Ｏ等お障害があるかを判別する。
び異常の情報をプログラムによ多処理し、えば、上・下
ハイウェイｌｌ’９ｊ／−ＨＷＱＱ 、 ＦＷ−ＥＷ、
Ｏ等お障害があるかを判別する。
本発明は、上記冥流側に限定されるものではなく、その
技術的範囲で種々の変形が可能である。
技術的範囲で種々の変形が可能である。
２重化されていない回線対応部のインタフェース共通部
と２重化されたスイッチ・モジエールを有するディジタ
ル交換機において、従来拡現用スイッチ・毫ジュールか
ら試験データを送出し、上記のインタフェース共通部で
現用および予備スイッチ・モジエールの両方に折返光し
、折返し試験を行なってい九が、上記イン、タフエース
共通部と２重化されたスイッチ・モジュールとの間のイ
ンタフェース部の正常、異常に関する情報は既述のよう
に少く、上記試験結果から障害個所の推定は行うことが
できたが高い確度を以って判別することは不可能であっ
た。本発ＥｌｌｉＫよれば、従来の上記折返し試験の外
に、さらに予備スイッチ・モジュールから試験用データ
を送出して上記と同様の折返し試験を行なうようにした
ので、上記インタフェース部その他における正常、異常
に関する情報が多く得られ、これにより従来方式に比し
て高−確度で障害個所を判別し得られ、この種の交換機
の保守を簡単化、容易化することができる効果がある。
と２重化されたスイッチ・モジエールを有するディジタ
ル交換機において、従来拡現用スイッチ・毫ジュールか
ら試験データを送出し、上記のインタフェース共通部で
現用および予備スイッチ・モジエールの両方に折返光し
、折返し試験を行なってい九が、上記イン、タフエース
共通部と２重化されたスイッチ・モジュールとの間のイ
ンタフェース部の正常、異常に関する情報は既述のよう
に少く、上記試験結果から障害個所の推定は行うことが
できたが高い確度を以って判別することは不可能であっ
た。本発ＥｌｌｉＫよれば、従来の上記折返し試験の外
に、さらに予備スイッチ・モジュールから試験用データ
を送出して上記と同様の折返し試験を行なうようにした
ので、上記インタフェース部その他における正常、異常
に関する情報が多く得られ、これにより従来方式に比し
て高−確度で障害個所を判別し得られ、この種の交換機
の保守を簡単化、容易化することができる効果がある。
さらに稼動中の交換機において、動作が安定していると
は必ずしも言えない予備スイッチ・モジュールを現用に
切替えずに試験が可能であるので、この試験に際し、交
換機の動作に悪影響を及はさなｉ利点がある。
は必ずしも言えない予備スイッチ・モジュールを現用に
切替えずに試験が可能であるので、この試験に際し、交
換機の動作に悪影響を及はさなｉ利点がある。
第１図は、本発明の実施が可能なスイッチ・毎ジュール
を２重化した従来のディジタル交換機の一例の接続構成
図、第２図は本発明を実施するための回線対応部のイン
タフェース共通部の一例の接続図である。 ５ＨＣｏ〜ＢＨＣ１・・・回線対応部のインタフェース
共通部、ＳＭＱ 、 ８Ｍ１・・・２重化されたスイッ
チ・七ジュール、ＭＰＲ−・・プロセッサ、ＭＩＩＬ
ＭＰＸ（、〜ＭＰＸｎ・ｗルチプレクサ、ＤＭＰＸ、Ｄ
ＭＰＸＯ〜ＤＭＰＸユ・・・デ！ルチプレクサ、Ｄ・・
・ドライバ、８・・・レシーバ、Ｒ８ＥＬ・・・ルート
・セレクタ、Ｒ−ＦＦ・・・ルート・７１Ｊツブ７０ツ
ブ、ＴＳＷＦｏ 〜Ｔ８ＷＦ、１ ・・・７ ｋ ’７
−ド時間スイッチ、ＴＳＷＢＱ〜ＴＳ■。・・・バック
ワード時間スイッチ、ＳＳＷ・・・空間スイッチ、８Ｒ
Ｄ・・・信号受信分配装置、Ｄ・・・ドロッパ、■・・
・インサータ、Ｒ，虹Ｇ−・・レジスタ、Ｒ８・・・ル
ート・セレクタ、ＳＥＬ・・・セレクタ、Ｇ・・・ゲー
ト、ＰＭ・・・パターン・マツチャ。 特詐出顧入 富士通株式会社
を２重化した従来のディジタル交換機の一例の接続構成
図、第２図は本発明を実施するための回線対応部のイン
タフェース共通部の一例の接続図である。 ５ＨＣｏ〜ＢＨＣ１・・・回線対応部のインタフェース
共通部、ＳＭＱ 、 ８Ｍ１・・・２重化されたスイッ
チ・七ジュール、ＭＰＲ−・・プロセッサ、ＭＩＩＬ
ＭＰＸ（、〜ＭＰＸｎ・ｗルチプレクサ、ＤＭＰＸ、Ｄ
ＭＰＸＯ〜ＤＭＰＸユ・・・デ！ルチプレクサ、Ｄ・・
・ドライバ、８・・・レシーバ、Ｒ８ＥＬ・・・ルート
・セレクタ、Ｒ−ＦＦ・・・ルート・７１Ｊツブ７０ツ
ブ、ＴＳＷＦｏ 〜Ｔ８ＷＦ、１ ・・・７ ｋ ’７
−ド時間スイッチ、ＴＳＷＢＱ〜ＴＳ■。・・・バック
ワード時間スイッチ、ＳＳＷ・・・空間スイッチ、８Ｒ
Ｄ・・・信号受信分配装置、Ｄ・・・ドロッパ、■・・
・インサータ、Ｒ，虹Ｇ−・・レジスタ、Ｒ８・・・ル
ート・セレクタ、ＳＥＬ・・・セレクタ、Ｇ・・・ゲー
ト、ＰＭ・・・パターン・マツチャ。 特詐出顧入 富士通株式会社
Claims (1)
- ２重化されたスイッチ・モジュールと、２重化さｎない
回線対応部のインタフェース共通部と、上記スイッチ・
モジュールのそれぞれと上記インタフェース共通部とを
接続するインタフェース・ハイウェイとを有し、上記イ
ンタフェース・ハイウェイの特定のタイム・スロットを
折返し試験用に割当て、スイッチ・モジュールから送ら
れた試験用データを上記インタフェース共通部において
折返して試験を行なうよ・う構成されたディジタル交換
機において、上記インタフェース共通部には返し手段を
有し、平常は現用スイッチモジュールから送られる試験
データを、上記折返し手段にょシ上記インタフェース・
ハイウェイを経て、現用および予備スイッチ・モジュー
ルの両、方に折返してそれぞれ照合試験を行なうが、上
記試験において異常を検出したときは、現用スイッチ・
モジュールの指示によシ上記折返し手段を切替えて予備
スイッチ・峰ジュールから送られる試験データを上記折
返し手段を経て現用および予備スイッチ・モジュールに
折返光して照合試験を行ない、上記の２つの試験の結果
から障害個所の判別を行なうことを特徴とする折返し試
験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102569A JPS583452A (ja) | 1981-06-30 | 1981-06-30 | 折返し試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102569A JPS583452A (ja) | 1981-06-30 | 1981-06-30 | 折返し試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583452A true JPS583452A (ja) | 1983-01-10 |
| JPH0435940B2 JPH0435940B2 (ja) | 1992-06-12 |
Family
ID=14330848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102569A Granted JPS583452A (ja) | 1981-06-30 | 1981-06-30 | 折返し試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583452A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251397A (ja) * | 1985-04-30 | 1986-11-08 | Fujitsu Ltd | 交換機の試験方法 |
| JPH0479594A (ja) * | 1990-07-20 | 1992-03-12 | Fujitsu Ltd | 通信チャネル試験装置及び通信チャネル試験システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS552113A (en) * | 1978-06-19 | 1980-01-09 | Japan Styrene Paper Corp | Method and metal member for securing heattinsulating board |
-
1981
- 1981-06-30 JP JP56102569A patent/JPS583452A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS552113A (en) * | 1978-06-19 | 1980-01-09 | Japan Styrene Paper Corp | Method and metal member for securing heattinsulating board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251397A (ja) * | 1985-04-30 | 1986-11-08 | Fujitsu Ltd | 交換機の試験方法 |
| JPH0479594A (ja) * | 1990-07-20 | 1992-03-12 | Fujitsu Ltd | 通信チャネル試験装置及び通信チャネル試験システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435940B2 (ja) | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2935528B2 (ja) | 供給線路へ伝送された情報パケットをパケット交換装置を介して転送する方法および回路装置 | |
| JPH09507982A (ja) | 信号保護及び監視システム | |
| JPH03504665A (ja) | 通信交換システム | |
| US6662308B1 (en) | Dual-homing select architecture | |
| US5146474A (en) | Circuit arrangement for the routine testing of an interface between line terminator groups and the switching matrix network of a PCM telecommunication switching system | |
| EP0093523A1 (en) | Digital switching network for telecommunications exchange | |
| JPS583452A (ja) | 折返し試験方式 | |
| US6940810B1 (en) | Protection switching of virtual connections at the data link layer | |
| JPH04351032A (ja) | ネットワーク切替制御方法 | |
| JPH04252538A (ja) | 非同期形時分割多重方式パケット交換のためのパケットオートルーチング及び多重経路方式交換ネットワーク | |
| US6590864B1 (en) | Protection switching using standby system for transmission of line status signals | |
| JP4855878B2 (ja) | マルチリング・ネットワーク・システム | |
| FI92893B (fi) | Tiedonsiirtotien varmennus | |
| JPS61295800A (ja) | 遠隔局制御方式 | |
| JP2881185B2 (ja) | メッセージ切換装置 | |
| JPH08265343A (ja) | 通信信号伝送用の通信ネットワーク | |
| JP3063870B2 (ja) | 通話路装置 | |
| JP3156465B2 (ja) | 自動診断機能付多重化装置 | |
| JPH11220515A (ja) | バス二重化装置及びその試験方法 | |
| JPS6240897B2 (ja) | ||
| JPH04157842A (ja) | Ａｔｍスイッチのパス試験方式 | |
| JPS6229225A (ja) | 通信システムおよび方法 | |
| US7848644B2 (en) | Method and an apparatus to provide optical equipment protection | |
| JP2956385B2 (ja) | バスライン監視方式 | |
| JPH0813023B2 (ja) | 無線送受信装置 |